JP2007227752A - キャパシタおよびその製造方法 - Google Patents

キャパシタおよびその製造方法 Download PDF

Info

Publication number
JP2007227752A
JP2007227752A JP2006048442A JP2006048442A JP2007227752A JP 2007227752 A JP2007227752 A JP 2007227752A JP 2006048442 A JP2006048442 A JP 2006048442A JP 2006048442 A JP2006048442 A JP 2006048442A JP 2007227752 A JP2007227752 A JP 2007227752A
Authority
JP
Japan
Prior art keywords
layer
capacitor
lno
dielectric layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006048442A
Other languages
English (en)
Other versions
JP4596167B2 (ja
Inventor
Masao Nakayama
雅夫 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006048442A priority Critical patent/JP4596167B2/ja
Priority to US11/626,555 priority patent/US7548408B2/en
Publication of JP2007227752A publication Critical patent/JP2007227752A/ja
Application granted granted Critical
Publication of JP4596167B2 publication Critical patent/JP4596167B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】微細加工ができるキャパシタの製造方法を提供する。
【解決手段】本発明に係るキャパシタ100の製造方法は,基体1の上方に導電層40を形成する工程と、導電層40の上方に誘電体層5を形成する工程と、誘電体層5の上方にニッケル酸ランタン層62を形成する工程と、少なくともニッケル酸ランタン層62をマスクとして、少なくとも誘電体層5をエッチングするパターニング工程と,を含む。
【選択図】図6

Description

本発明は、キャパシタおよびその製造方法に関する。
インクジェット式記録ヘッドや強誘電体メモリなどに用いられるキャパシタを形成する際には、PZTなどの誘電体材料や、Ptなどの電極材料が難エッチング材料であるために、微細加工が非常に困難な場合がある。例えば、レジストマスクを用いてエッチングを行うと、エッチング選択比が小さいため、急峻なエッチングを行うことができず、誘電体層や電極の側面がなだらかな斜面となる場合がある。
そこで、例えば特開平11−354510号公報には、レジストマスク以外のマスクとして、TiNなどからなるハードマスクを用いて、蝕刻ガスに酸素を加えて、Ptなどの電極材料をエッチングする技術が開示されている。一方、誘電体層を構成するPZTなどは酸化物であるため、蝕刻ガスに酸素を加えてエッチングを行うと、エッチングレートが低下したり、マイクロローディングが発生したりする場合がある。例えば、PZTのTiNマスクに対するエッチング選択比は、1程度になる場合がある。
特開平11−354510号公報
本発明の目的は、微細加工ができるキャパシタの製造方法、および、該製造方法によって得られるキャパシタを提供することにある。
本発明に係るキャパシタの製造方法は、
基体の上方に導電層を形成する工程と、
前記導電層の上方に誘電体層を形成する工程と、
前記誘電体層の上方にニッケル酸ランタン層を形成する工程と、
少なくとも前記ニッケル酸ランタン層をマスクとして、少なくとも前記誘電体層をエッチングするパターニング工程と、を含む。
このキャパシタの製造方法によれば、前記ニッケル酸ランタン層は、前記誘電体層のエッチングを良好に行うことのできるエッチングガスに対して反応性が低く、物理的な作用によるエッチングにおいても、前記誘電体層よりもエッチングレートが遅いというエッチング特性を有する。従って、前記ニッケル酸ランタン層は、前記誘電体層のエッチングにおいて、良好なハードマスクとして機能することができる。これにより、急峻なエッチングを行うことができ、微細加工されたキャパシタを提供することができる。
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの(以下「A」という)の「上方」に他の特定のもの(以下「B」という)を形成する」などと用いている。本発明に係る記載では、この例のような場合に、A上に直接Bを形成するような場合と、A上に他のものを介してBを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
本発明に係るキャパシタの製造方法において、
前記誘電体層は、一般式ABOで示されるペロブスカイト酸化物からなるように形成され、
Aは、鉛(Pb)を含み、
Bは、ジルコニウム(Zr)およびチタン(Ti)のうちの少なくとも一方を含むように形成されることができる。
本発明に係るキャパシタの製造方法において、
前記パターニング工程の後、少なくとも前記ニッケル酸ランタン層に対してプラズマ処理を行う工程を有することができる。
本発明に係るキャパシタの製造方法において、
前記誘電体層を形成する工程前に、他のニッケル酸ランタン層を形成する工程を有し、
前記パターニング工程は、前記他のニッケル酸ランタン層が露出するまで行われることができる。
本発明に係るキャパシタの製造方法において、
前記パターニング工程の後、前記ニッケル酸ランタン層および前記他のニッケル酸ランタン層のうち、少なくとも一方の少なくとも一部を除去する工程を有することができる。
本発明に係るキャパシタは、
基体と、
前記基体の上方に形成された導電層と、
前記導電層の上方に形成された誘電体層と、
前記誘電体層の上方に形成されたニッケル酸ランタン層と、
少なくとも前記ニッケル酸ランタン層に接している酸化シリコン層と、を含む。
本発明に係るキャパシタにおいて、
前記酸化シリコン層は、少なくとも前記誘電体層を被覆していることができる。
本発明に係るキャパシタにおいて、
前記誘電体層の上方であって、前記ニッケル酸ランタン層の下方に形成された他の導電層を有し、
前記他の導電層は、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなることができる。
なお、本発明に係る記載では、「下方」という文言を、例えば、「特定のもの(以下「A」という)の「下方」に形成された他の特定のもの(以下「B」という)」などと用いている。本発明に係る記載では、この例のような場合に、Aの下に直接Bが形成されているような場合と、Aの下に他のものを介してBが形成されているような場合とが含まれるものとして、「下方」という文言を用いている。
本発明に係るキャパシタにおいて、
前記酸化シリコン層は、少なくとも前記ニッケル酸ランタン層の側面および上面に接していることができる。
本発明に係るキャパシタにおいて、
前記ニッケル酸ランタン層の上方に形成された他の導電層を有し、
前記他の導電層は、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなることができる。
本発明に係るキャパシタにおいて、
前記酸化シリコン層は、少なくとも前記ニッケル酸ランタン層の側面に接していることができる。
本発明に係るキャパシタにおいて、
前記誘電体層の下方に形成された他のニッケル酸ランタン層を有し、
前記酸化シリコン層は、前記他のニッケル酸ランタン層に接していることができる。
本発明に係るキャパシタにおいて、
前記導電層は、前記他のニッケル酸ランタン層の下方に形成され、かつ、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなることができる。
本発明に係るキャパシタにおいて、
前記導電層は、前記他のニッケル酸ランタン層の上方に形成され、かつ、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなることができる。
本発明に係るキャパシタにおいて、
前記酸化シリコン層は、少なくとも前記他のニッケル酸ランタン層の上面に接していることができる。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
1. まず、本実施形態に係るキャパシタの製造方法およびその製造方法により得られるキャパシタについて説明する。図1〜図6は、本実施形態に係るキャパシタの一製造工程を模式的に示す断面図である。
(1)まず、図1に示すように、基体1の上方に下部電極4、誘電体層5、上部電極6を順次積層する。下部電極4は、例えば、導電層(以下「第1導電層」ともいう)40、ニッケル酸ランタン(LaNiO)層(以下「第1LNO層」ともいう)42を順次積層して形成される。上部電極6は、例えば、他の導電層(以下「第2導電層」ともいう)60、他のニッケル酸ランタン(LaNiO)層(以下「第2LNO層」ともいう)62、を順次積層して形成される。なお、基体1ではなく、下部電極4の単体を準備して、下部電極4上に、誘電体層5、上部電極6を順次積層することもできる。また、上部電極6は、例えば、第2導電層60を形成せずに、第2LNO層62のみを積層して形成されることもできる。
基体1としては、例えば、半導体基板などを用いることができ、特に限定されない。基体1は、基板単体あるいは基板上に他の層が積層された積層体であってもよい。第1導電層40は、例えば、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなることができる。貴金属とは、例えば、Pt、Ir、Ruなどを挙げることができる。第1導電層40は、例えば、スパッタ法、蒸着法などにより形成されることができる。第1導電層40の膜厚は、例えば150nm程度とすることができる。
第1LNO層42は、例えば、スパッタ法、ゾルゲル法などにより形成されることができる。特に、第1LNO層42は、RFスパッタ法を用いて、その絶縁性ターゲット材料として、例えばケイ素(Si)の酸化物を含むLaおよびNiの酸化物を用いることによって形成されることが好ましい。この方法によって形成されたLaNiOは、(100)に配向しており、Siを含むことができる。なお、RFスパッタ法においては、スパッタガスとして、例えば、アルゴンと酸素、または、アルゴンのみを用いることができる。また、本発明に係る記載において、例えば、「(100)に配向」とは、(100)にすべての結晶が配向している場合と、(100)にほとんどの結晶が配向しており、(100)に配向していない残りの結晶が(110)等に配向している場合と、を含む。即ち、「(100)に配向」とは、「(100)に優先配向」ということもできる。このことは、本発明において、例えば、「(111)に配向」という場合も同様である。第1LNO層42の膜厚は、例えば80nm程度とすることができる。
誘電体層5は、強誘電体または圧電体からなることができる。誘電体層5は、一般式ABOで示されるペロブスカイト酸化物からなることができ、Aは、Pbを含み、Bは、ZrおよびTiのうちの少なくとも一方を含むことができる。前記Bは、例えば、さらに、ニオブ(Nb)を含むことができる。具体的には、誘電体層5としては、例えば、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O:PZT)、チタン酸鉛(PbTiO)、ニオブ酸チタン酸ジルコン酸鉛(Pb(Zr,Ti,Nb)O)(以下「PZTN」ともいう)などを用いることができる。なお、PZTNは、PZTにNbを添加した誘電体である。
また、前記一般式ABOにおけるAは、例えば、Pbに加えて、Bi、La、Sr、Ca、Baを含むことができる。これらの元素は、Aサイトに例えば20%以下の割合で含まれることができる。また、前記一般式ABOで示されるペロブスカイト酸化物には、Siを添加することができる。
また、誘電体層5としては、例えば、SrBiTa(SBT)などを用いることもできる。SBTには、SiおよびNbのうちの少なくとも一方を添加することができる。
誘電体層5は、例えば、ゾルゲル法、MOD(Metal Organic Decomposition)法などを用いて形成されることができる。誘電体層5の膜厚は、例えば1.1μm程度とすることができる。
第2導電層60は、第1導電層40と同様に、例えば、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなることができる。第2導電層60は、例えば、スパッタ法、蒸着法などにより形成されることができる。第2導電層60の膜厚は、例えば50nm程度とすることができる。
第2LNO層62は、例えば、スパッタ法、ゾルゲル法などにより形成されることができる。また、第2LNO層62は、第1LNO層42と同様に、RFスパッタ法を用いて、その絶縁性ターゲット材料として、例えばケイ素(Si)の酸化物を含むLaおよびNiの酸化物を用いることによって形成されることができる。この方法によって形成されたLaNiOは、(100)に配向しており、Siを含むことができる。なお、RFスパッタ法においては、スパッタガスとして、例えば、アルゴンと酸素、または、アルゴンのみを用いることができる。第2LNO層62の膜厚は、例えば100nm程度とすることができる。
次に、図1に示すように、公知の方法により、第2LNO層62の上の所望の領域にレジスト層22を形成する。レジスト層22の膜厚は、例えば2μm程度とすることができる。
(2)次に、図2に示すように、レジスト層22をマスクとして、第2LNO層62をエッチングする。この第2LNO層62のパターニングは、例えば、希硝酸やヘキサフルオロけい酸水溶液などを用いたウェットエッチングで行うことができる。また、第2LNO層62のパターニングは、例えば、ドライエッチングで行うこともできる。第2LNO層62は、図2に示すように、レジスト層22の内側に入り込むように、サイドエッチングされることができる。なお、図示しないが、本工程後、必要に応じて、レジスト層22を公知の方法により除去することもできる。
(3)次に、少なくとも第2LNO層62をマスクとして、少なくとも誘電体層5をエッチングするパターニング工程を行う。具体的には、以下の通りである。
まず、図3に示すように、レジスト層22および第2LNO層62をマスクとして、第2導電層60をドライエッチングする。第2導電層60のエッチングは、例えば、ClおよびArガスをICP(induction coupled plasma)などの高密度プラズマにしたものを用いて、高バイアスパワー(例えば600W程度)、低圧力(例えば1.0Pa以下)の条件で行うことができる。
次に、図3に示すように、レジスト層22および第2LNO層62をマスクとして、誘電体層5をドライエッチングする。誘電体層5のエッチングは、例えば、塩素系とフッ素系の混合ガスをICPなどの高密度プラズマにしたものを用いて、高バイアスパワー(例えば600W程度)、低圧力(例えば1.0Pa以下)の条件で行うことができる。該混合ガスには、塩素系のガスが流量比で60%以上入っていることが好ましい。また、該混合ガスにArなどの希ガスを添加することもできる。塩素系のガスとしては、例えば、BCl、Clなどが挙げられる。フッ素系のガスとしては、例えば、CF、Cなどが挙げられる。
上述した条件で誘電体層5をエッチングすることにより、高エッチングレート(例えば200nm/min以上)、かつ、マイクロローディングの少ないエッチングを行うことができる。特に、誘電体層5の膜厚が厚い場合(例えば1μm以上)には、エッチングレートが高いことは、スループットを向上させるうえで極めて有効である。
誘電体層5をエッチングする本工程において、第2LNO層62は、良好なエッチングマスクとして機能することができる。この理由は以下の通りである。
誘電体層5は、上述したように、一般式ABOで示されるペロブスカイト酸化物からなることができ、Aは、Pbを含み、Bは、ZrおよびTiのうちの少なくとも一方を含むことができる。表1に示すように、PbとZrの塩化物、および、Tiの塩化物とフッ化物の融点は、500℃以下である。これに対し、第2LNO層62の構成元素のLaとNiの塩化物とフッ化物の融点は、850℃以上である。このため、塩素系とフッ素系の混合ガスに対して、誘電体層5は化学反応的なエッチングをされ易く、第2LNO層62は化学反応的なエッチングをされ難い。例えば上述したエッチング条件では、誘電体層5の第2LNO層62に対するエッチング選択比(=誘電体層5のエッチングレート/第2LNO層62のエッチングレート)を、7.5程度にすることができる。このように、本実施形態によれば、誘電体層5の第2LNO層62に対するエッチング選択比を例えば7以上にすることができる。なお、エッチング条件を適宜変更する(例えば、バイアスパワーを下げる、圧力を上げる等)ことによって、エッチング選択比を制御することができる。
Figure 2007227752
また、上述したように、誘電体層5が一般式ABOで示されるペロブスカイト酸化物からなる場合に、前記Aは、例えば、Pbに加えて、Bi、La、Sr、Ca、Baを含むことができる。これらの元素のうちLa、Sr、Ca、Baは、表1から分かるように、塩素系やフッ素系のガスに対して化学反応性が低いが、Aサイトに20%以下の割合で添加されることにより、化学反応性が低いことによる影響を小さくすることができる。
また、上述したように、前記Bは、例えば、Nbを含むことができる。表1に示すように、Nbの塩化物やフッ化物の融点は低いため、Nbを含む誘電体層5の化学反応的なエッチングは容易に行われることができる。また、上述したように、前記一般式ABOで示されるペロブスカイト酸化物には、Siを添加することができる。表1に示すように、Siの塩化物やフッ化物の融点は低いため、Siを含む誘電体層5の化学反応的なエッチングは容易に行われることができる。
また、上述したように、誘電体層5としては、例えば、SrBiTa(SBT)を用いることもできる。表1に示すように、Srの塩化物やフッ化物の融点は高いが、他の元素(BiおよびTa)の塩化物やフッ化物の融点が低いため、SBTの化学反応的なエッチングは容易に行われることができる。また、上述したように、SBTには、SiおよびNbのうちの少なくとも一方を添加することができる。表1に示すように、SiやNbの塩化物やフッ化物の融点は低いため、SiおよびNbのうちの少なくとも一方を含むSBTの化学反応的なエッチングは容易に行われることができる。
このように、誘電体層5をエッチングする際に、第2LNO層62をマスクとして用いることにより、マスク後退の少ないエッチングを行うことができる。即ち、エッチング後の誘電体層5の側面と水平面(第1LNO層42の上面)との成す角(テーパ角)θを90度に近づけることが可能となる。
また、本実施形態のように、第2LNO層62をパターニングした際に用いたレジスト層22を第2LNO層62とともに誘電体層5のエッチングマスクとして用いることにより、より一層マスク後退の少ないエッチングを行うことができる。本実施形態によれば、テーパ角θを例えば75度程度にすることができる。
また、誘電体層5をエッチングする本工程において、上述したように、誘電体層5はエッチングされ易く、LaNiO層はエッチングされ難いため、第1LNO層42は、良好なエッチングストッパ層として機能することができる。これにより、第1導電層40および第1LNO層42から構成される下部電極4の残膜量(下部電極4の膜厚)をウェハ面内で均一にすることができる。本実施形態によれば、第1LNO層42が良好なエッチングストッパ層として働くため、例えば、誘電体層5の膜厚が1.1μm、下部電極4の成膜時の膜厚が200nm〜300nm、エッチングの均一性が±10%である場合に、下部電極4の残膜量のばらつきを±17nm程度の範囲で制御可能である。
なお、エッチング条件を上述した条件から適宜変更する(例えば、バイアスパワーを下げる、圧力を上げる等)ことによって、誘電体層5の第1LNO層42に対するエッチング選択比(=誘電体層5のエッチングレート/第1LNO層42のエッチングレート)を制御することができる。また、エッチング条件は、例えば、下部電極4がオーバーエッチングされる直前に、誘電体層5のエッチングに適した条件から、誘電体層5の第1LNO層42に対するエッチング選択比を向上させる条件に変更することも可能である。
(4)次に、図4に示すように、残存したレジスト層22を公知の方法により除去する。次に、必要に応じて、プラズマ処理を行い、上述したエッチング工程にて第1LNO層42および第2LNO層62の表面に付着した塩素やフッ素を除去することができる。これにより、第1LNO層42および第2LNO層62の電気的な特性を回復させることができる。プラズマ処理には、例えば、酸素プラズマ、酸素とフッ素を混合したプラズマなどを用いることができる。
(5)次に、図5に示すように、下部電極4、誘電体層5、および上部電極6を被覆するように、酸化シリコン(SiO)層16を形成する。酸化シリコン層16は、例えばトリメトキシシラン(TMS)を用いて形成されることができる。酸化シリコン層16は、例えば100nm〜200nmの膜厚となるように形成されることができる。
酸化シリコン層16は、例えば化学気相成長(CVD)法により形成されることができる。CVD法としては、例えば、プラズマソース側とバイアス側の両方にRF(radio frequency)を印加する2周波プラズマCVD法を用いることができる。また、CVD法としては、例えば、プラズマソース側のみにRFを印加する1周波プラズマCVD法を用いることができる。CVD法に用いられる酸化剤としては、例えば、酸素(O)、一酸化二窒素(NO)などを挙げることができる。
(6)次に、必要に応じて熱処理を行うことができる。これにより、キャパシタの電気的特性を向上させることができる。熱処理の温度としては、例えば450℃とすることができる。
(7)次に、上部電極6の上に、酸化シリコン層16を貫通するコンタクトホールを形成することができる。コンタクトホールは、酸化シリコン層の所望の領域をエッチングすることにより形成される。次に、図6に示すように、コンタクトホールを埋め込むように配線層20を形成することができる。配線層20は、例えばスパッタ法などにより形成されることができる。配線層20としては、例えばアルミニウムなどを用いることができる。
(8)以上の工程によって、図6に示すように、本実施形態に係るキャパシタ100を形成することができる。
2. 本実施形態によれば、第2LNO層62は、誘電体層5のエッチングを良好に行うことのできるエッチングガス(例えば塩素系とフッ素系の混合ガスなど)に対して反応性が低く、物理的な作用によるエッチングにおいても、誘電体層5よりもエッチングレートが遅いというエッチング特性を有する。従って、第2LNO層62は、誘電体層5のエッチングにおいて、良好なハードマスクとして機能することができる。これにより、急峻なエッチングを行うことができ、微細加工されたキャパシタ100を提供することができる。特に、誘電体層5の厚膜の加工が必要な場合のあるMEMS(micro electro mechanical systems)などにおいて、微細加工を行うために本発明は極めて有用である。
また、第2LNO層62を構成するLaNiOは導電性酸化物であるため、第2LNO層62は、エッチングマスクとして機能した後に、キャパシタ100における電極の一部として機能することができる。
また、本実施形態では、第1LNO層42の上に誘電体層5を形成している。第1LNO層42を構成するLaNiOは、容易に(100)に配向するため、その上に形成される誘電体層5も(100)に配向することができる。(100)に配向した誘電体層5は、良好な圧電特性を有することができる。
また、第1LNO層42は、誘電体層5のエッチングにおいて、良好なエッチングストッパ層として機能することができる。これにより、下部電極4の残膜量をウェハ面内で均一にすることができ、信頼性の高いキャパシタ100を提供することができる。特に、例えば、本実施形態に係るキャパシタ100をインクジェット式記録ヘッドなどにおける圧電アクチュエータとして適用するような場合に、本実施形態によれば、変位量のばらつきの少ないキャパシタを提供することができる。
また、第1LNO層42を構成するLaNiOは導電性酸化物であるため、第1LNO層42は、エッチングストッパ層として機能した後に、キャパシタ100における電極の一部として機能することができる。
また、本実施形態では、酸化シリコン層16は、第1LNO層42の上面、並びに、第2LNO層62の側面および上面に接している。第1LNO層42および第2LNO層62を構成するLaNiOと、酸化シリコン層16を構成するSiOとの密着性は良好であるため、本実施形態によれば、酸化シリコン層16の剥離を防ぐことができる。
3. 次に、本実施形態に係るキャパシタおよびその製造方法の変形例について、図面を参照しながら説明する。なお、上述したキャパシタ100およびその製造方法(以下「キャパシタ100の例」という)と異なる点について説明し、同様の点については説明を省略する。
(1)まず、第1の変形例について説明する。図7は、本変形例に係るキャパシタ110を模式的に示す断面図である。
本変形例では、キャパシタ100の例におけるレジスト層22の除去工程(図4参照)、または、該工程後に必要に応じて行われる酸素プラズマ処理工程の後に、露出している第1LNO層42(誘電体層5に覆われていない第1LNO層42)および第2LNO層62を除去することができる。露出している第1LNO層42および第2LNO層62の除去は、例えば硝酸系の薬液(希硝酸など)やヘキサフルオロけい酸水溶液を用いてウェットエッチングすることで行われることができる。この際、第1LNO層42は、第1導電層40に対して、選択的にエッチングされることができる。これにより、第1導電層40の残膜量(第1導電層40の膜厚)をウェハ面内で均一にすることができる。同様に、第2LNO層62は、第2導電層60に対して、選択的にエッチングされることができる。これにより、第2導電層60の残膜量(第2導電層60の膜厚)を均一にすることができる。なお、露出している第1LNO層42および第2LNO層62の除去は、例えば、ドライエッチングで行われることもできる。
このようにして、露出している第1LNO層42および第2LNO層62を除去した後、必要に応じて、酸素プラズマ処理や熱処理などを行い、特に誘電体層5の側面が受けたエッチングダメージを回復させることができる。その後、キャパシタ100の例と同様に、酸化シリコン層16および配線層20を形成して、図7に示すように、本変形例に係るキャパシタ110を形成することができる。キャパシタ100の例では、配線層20は、第2LNO層62と接触しているが、この変形例では、配線層20は、第2導電層60と接触している。例えば、配線層20が第2LNO層62と接触するよりも、第2導電層60と接触する方が、配線層20と上部電極6とを電気的に良好に接続できるような場合には、本変形例が有用である。また、図示しないが、例えば、配線層と下部電極4とを接続する場合であって、例えば、該配線層が第1LNO層42と接触するよりも、第1導電層40と接触する方が、該配線層と下部電極4とを電気的に良好に接続できるような場合にも、本変形例が有用である。
また、例えば、図8に示すキャパシタ120の例のように、第2LNO層62を部分的に除去して配線層20と第2導電層60とを接触させることもできる。この変形例も、図7に示す例と同様に、例えば、配線層20が第2LNO層62と接触するよりも、第2導電層60と接触する方が、配線層20と上部電極6とを電気的に良好に接続できるような場合に有用である。なお、第2LNO層62を部分的に除去する際には、例えばレジスト層などのマスクを用いて、第2LNO層62を部分的にエッチングすることができる。また、図示しないが、第1LNO層42を部分的に除去して、配線層と第1導電層40とを接触させることもできる。
(2)次に、第2の変形例について説明する。図9は、本変形例に係るキャパシタ130を模式的に示す断面図である。
キャパシタ100の例では、第1導電層40の上に第1LNO層42を形成する場合について説明したが、第1導電層40と第1LNO層42の成膜順序を入れ替えて、図9に示すように、第1LNO層42の上に第1導電層40を形成することができる。本変形例では、例えば、第1導電層40として(111)に配向し易いもの、例えば、白金(Pt)などを用いることにより、誘電体層5を(111)に配向させることができる。また、本変形例では、誘電体層5をドライエッチングする工程(図3参照)において、露出している第1導電層40(誘電体層5に覆われていない第1導電層40)をオーバーエッチングして、上述したように、第1LNO層42を良好なエッチングストッパ層として機能させることができる。これにより、第1LNO層42の残膜量をウェハ面内で均一にすることができる。
(3)次に、第3の変形例について説明する。図10は、本変形例に係るキャパシタ140を模式的に示す断面図である。
キャパシタ100の例では、第2導電層60の上に第2LNO層62を形成する場合について説明したが、第2導電層60と第2LNO層62の成膜順序を入れ替えて、図10に示すように、第2LNO層62の上に第2導電層60を形成することができる。この変形例において、酸化シリコン層16は、第1LNO層42の上面、および、第2LNO層62の側面に接している。
この変形例によれば、下部電極4の層構成と上部電極6の層構成を、誘電体層5に関してほぼ対称にすることができる。即ち、誘電体層5の両側にLaNiOからなる層(第1LNO層42および第2LNO層62)が配置され、さらにその両外側に導電層(第1導電層40および第2導電層60)が配置されることができる。これにより、キャパシタの対称性を良くすることができる。また、このような層構成とすることにより、下部電極4の上層から上部電極6の下層までのすべての層(第1LNO層42、誘電体層5、および第2LNO層62)をペロブスカイト構造にすることができる。この変形例では、図10に示すように、第2導電層60はドライエッチングにより少し後退する場合がある。しかしながら、その下層である第2LNO層62が良好なエッチングマスクとして機能することができるため、本変形例によれば、上部電極6全体としての後退を防ぐことができる。その結果、良好な形状のキャパシタ140を得ることができる。
(4)次に、第4の変形例について説明する。図11は、本変形例に係るキャパシタ160を模式的に示す断面図である。
キャパシタ100の例では、誘電体層5のエッチング工程(図3参照)において、第1LNO層42がエッチングストッパ層として機能する場合について説明した。これに対し、本変形例では、例えば、第1LNO層42を成膜することなく、誘電体層5のエッチング工程において、第1導電層40が露出するまでエッチングを行うことができる。このような工程を経て、図11に示すように、本変形例に係るキャパシタ160を形成することができる。本変形例においても、誘電体層5のエッチング工程において(図3参照)、第2LNO層62が良好なハードマスクとして機能することができる。
(5)次に、第5の変形例について説明する。図12は、本変形例に係るキャパシタ170を模式的に示す断面図である。
キャパシタ100の例では、酸化シリコン層16が上部電極6の上にも形成されている場合について説明したが、本変形例では、図12に示すように、酸化シリコン層16を上部電極6の上に形成しないことができる。即ち、酸化シリコン層16は、第1LNO層42の上であって、誘電体層5および上部電極6の側方に形成されている。この変形例において、酸化シリコン層16は、第1LNO層42の上面、および、第2LNO層62の側面に接している。第1LNO層42および第2LNO層62を構成するLaNiOと、酸化シリコン層16を構成するSiOとの密着性は良好であるため、本変形例によれば、酸化シリコン層16の剥離を防ぐことができる。また、本変形例では、酸化シリコン層16が上部電極6の上に形成されていないため、例えば、キャパシタ170を圧電素子に適用するような場合に、圧電素子を駆動させた際のたわみ量を増加させることができる。
また、キャパシタ100の例では、配線層20を形成する場合について説明したが、本変形例のように配線層20を形成せずに、上部電極6自体を配線層として用いることもできる。このことは、下部電極4についても同様である。
(6)なお、上述した変形例は一例であって、これらに限定されるわけではない。例えば、各変形例を適宜組み合わせることも可能である。
4. 上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
例えば、本発明に係るキャパシタは、種々の圧電素子(例えば、インクジェットプリンタ等に用いられるインクジェット式記録ヘッド、アクチュエータ等)や、種々の強誘電素子(例えば、強誘電体メモリ等)などに適用可能である。
本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。 本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。 本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。 本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。 本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。 本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。 本実施形態に係るキャパシタの変形例の一例を模式的に示す断面図。 本実施形態に係るキャパシタの変形例の一例を模式的に示す断面図。 本実施形態に係るキャパシタの変形例の一例を模式的に示す断面図。 本実施形態に係るキャパシタの変形例の一例を模式的に示す断面図。 本実施形態に係るキャパシタの変形例の一例を模式的に示す断面図。 本実施形態に係るキャパシタの変形例の一例を模式的に示す断面図。
符号の説明
1 基体、4 下部電極、5 誘電体層、6 上部電極、16 酸化シリコン層、20 配線層、22 レジスト層、40 第1導電層、42 第1LNO層、60 第2導電層、62 第2LNO層、100、110、120、130、140、160,170 キャパシタ

Claims (15)

  1. 基体の上方に導電層を形成する工程と、
    前記導電層の上方に誘電体層を形成する工程と、
    前記誘電体層の上方にニッケル酸ランタン層を形成する工程と、
    少なくとも前記ニッケル酸ランタン層をマスクとして、少なくとも前記誘電体層をエッチングするパターニング工程と、を含む、キャパシタの製造方法。
  2. 請求項1において、
    前記誘電体層は、一般式ABOで示されるペロブスカイト酸化物からなるように形成され、
    Aは、鉛(Pb)を含み、
    Bは、ジルコニウム(Zr)およびチタン(Ti)のうちの少なくとも一方を含むように形成される、キャパシタの製造方法。
  3. 請求項1または2において、
    前記パターニング工程後、少なくとも前記ニッケル酸ランタン層に対してプラズマ処理を行う工程を有する、キャパシタの製造方法。
  4. 請求項1乃至3のいずれかにおいて、
    前記誘電体層を形成する工程前に、他のニッケル酸ランタン層を形成する工程を有し、
    前記パターニング工程は、前記他のニッケル酸ランタン層が露出するまで行われる、キャパシタの製造方法。
  5. 請求項4において、
    前記パターニング工程の後、前記ニッケル酸ランタン層および前記他のニッケル酸ランタン層のうち、少なくとも一方の少なくとも一部を除去する工程を有する、キャパシタの製造方法。
  6. 基体と、
    前記基体の上方に形成された導電層と、
    前記導電層の上方に形成された誘電体層と、
    前記誘電体層の上方に形成されたニッケル酸ランタン層と、
    少なくとも前記ニッケル酸ランタン層に接している酸化シリコン層と、を含む、キャパシタ。
  7. 請求項6において、
    前記酸化シリコン層は、少なくとも前記誘電体層を被覆している、キャパシタ。
  8. 請求項6または7において、
    前記誘電体層の上方であって、前記ニッケル酸ランタン層の下方に形成された他の導電層を有し、
    前記他の導電層は、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなる、キャパシタ。
  9. 請求項8において、
    前記酸化シリコン層は、少なくとも前記ニッケル酸ランタン層の側面および上面に接している、キャパシタ。
  10. 請求項6または7において、
    前記ニッケル酸ランタン層の上方に形成された他の導電層を有し、
    前記他の導電層は、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなる、キャパシタ。
  11. 請求項10において、
    前記酸化シリコン層は、少なくとも前記ニッケル酸ランタン層の側面に接している、キャパシタ。
  12. 請求項6乃至11のいずれかにおいて、
    前記誘電体層の下方に形成された他のニッケル酸ランタン層を有し、
    前記酸化シリコン層は、前記他のニッケル酸ランタン層に接している、キャパシタ。
  13. 請求項12において、
    前記導電層は、前記他のニッケル酸ランタン層の下方に形成され、かつ、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなる、キャパシタ。
  14. 請求項12において、
    前記導電層は、前記他のニッケル酸ランタン層の上方に形成され、かつ、貴金属、該貴金属の酸化物、および該貴金属からなる合金のうちの少なくとも1種からなる、キャパシタ。
  15. 請求項12乃至14のいずれかにおいて、
    前記酸化シリコン層は、少なくとも前記他のニッケル酸ランタン層の上面に接している、キャパシタ。
JP2006048442A 2006-02-24 2006-02-24 キャパシタの製造方法 Expired - Fee Related JP4596167B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006048442A JP4596167B2 (ja) 2006-02-24 2006-02-24 キャパシタの製造方法
US11/626,555 US7548408B2 (en) 2006-02-24 2007-01-24 Capacitor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006048442A JP4596167B2 (ja) 2006-02-24 2006-02-24 キャパシタの製造方法

Publications (2)

Publication Number Publication Date
JP2007227752A true JP2007227752A (ja) 2007-09-06
JP4596167B2 JP4596167B2 (ja) 2010-12-08

Family

ID=38443745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006048442A Expired - Fee Related JP4596167B2 (ja) 2006-02-24 2006-02-24 キャパシタの製造方法

Country Status (2)

Country Link
US (1) US7548408B2 (ja)
JP (1) JP4596167B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089550A (ja) * 2010-10-15 2012-05-10 Ulvac Japan Ltd 誘電体デバイスの製造方法
US8264628B2 (en) 2008-10-21 2012-09-11 Seiko Epson Corporation Capacitor element, method for manufacturing the same, and electro-optic device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898974B1 (ko) * 2007-06-18 2009-05-25 삼성전기주식회사 박막 커패시터, 적층구조물 및 그 제조방법
JP2013118234A (ja) * 2011-12-02 2013-06-13 Taiyo Yuden Co Ltd 圧電アクチュエータ及びその製造方法
US10978548B2 (en) 2016-11-10 2021-04-13 Texas Instruments Incorporated Integrated capacitor with sidewall having reduced roughness

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110095A (ja) * 2001-08-08 2003-04-11 Agilent Technol Inc 集積回路およびその形成方法
JP2004274056A (ja) * 2003-03-06 2004-09-30 Texas Instruments Inc 強誘電体メモリキャパシタの形成方法
JP2005108876A (ja) * 2003-09-26 2005-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2005129852A (ja) * 2003-10-27 2005-05-19 Toshiba Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798903A (en) * 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
KR100319879B1 (ko) 1998-05-28 2002-08-24 삼성전자 주식회사 백금족금속막식각방법을이용한커패시터의하부전극형성방법
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
JP4011334B2 (ja) * 2001-12-04 2007-11-21 富士通株式会社 強誘電体キャパシタの製造方法およびターゲット
US6635498B2 (en) * 2001-12-20 2003-10-21 Texas Instruments Incorporated Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch
JP4344942B2 (ja) * 2004-12-28 2009-10-14 セイコーエプソン株式会社 インクジェット式記録ヘッドおよび圧電アクチュエーター
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110095A (ja) * 2001-08-08 2003-04-11 Agilent Technol Inc 集積回路およびその形成方法
JP2004274056A (ja) * 2003-03-06 2004-09-30 Texas Instruments Inc 強誘電体メモリキャパシタの形成方法
JP2005108876A (ja) * 2003-09-26 2005-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2005129852A (ja) * 2003-10-27 2005-05-19 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264628B2 (en) 2008-10-21 2012-09-11 Seiko Epson Corporation Capacitor element, method for manufacturing the same, and electro-optic device
JP2012089550A (ja) * 2010-10-15 2012-05-10 Ulvac Japan Ltd 誘電体デバイスの製造方法

Also Published As

Publication number Publication date
JP4596167B2 (ja) 2010-12-08
US7548408B2 (en) 2009-06-16
US20070201182A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
JP4553143B2 (ja) 圧電アクチュエータの製造方法、インクジェット式記録ヘッド
JP2007281028A (ja) 圧電素子およびその製造方法
JP4492821B2 (ja) 圧電素子
US9166142B2 (en) Manufacturing method of piezoelectric film element, piezoelectric film element and piezoelectric device
JP2010003971A (ja) 圧電素子およびその製造方法、圧電アクチュエータ、並びに、液体噴射ヘッド
JP4596167B2 (ja) キャパシタの製造方法
JP2007250572A (ja) 圧電素子
JP2009054785A (ja) 圧電素子およびその製造方法、アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリ
JP2009206329A (ja) 圧電素子およびその製造方法、圧電アクチュエータ、並びに、液体噴射ヘッド
JP2003347613A (ja) 圧電体薄膜素子
JP5733943B2 (ja) 誘電体デバイスの製造方法
JP5766027B2 (ja) ドライエッチング方法及びデバイス製造方法
JP3367600B2 (ja) 誘電体薄膜素子の製造方法
JP2009239016A (ja) アクチュエータの製造方法およびアクチュエータ、並びに、液体噴射ヘッド
JP2006332368A (ja) 圧電薄膜素子及びその製造方法
JP2005235796A (ja) 圧電薄膜素子の製造方法
JP2008251889A (ja) キャパシタの製造方法
JP2008205268A (ja) キャパシタおよびその製造方法
WO2012057127A1 (ja) 誘電体デバイスの製造方法
JP5385553B2 (ja) 半導体装置の製造方法
JP4678251B2 (ja) キャパシタの製造方法
CN102473840B (zh) 压电元件的制造方法
WO2022172672A1 (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
JP4457687B2 (ja) 圧電薄膜素子の製造方法
JP2005228838A (ja) 圧電薄膜素子

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees