JP2007220126A

JP2007220126A - 制御装置及びそれを用いた光ディスク装置

Info

Publication number: JP2007220126A
Application number: JP2007041667A
Authority: JP
Inventors: Yoshinori Ishikawa; 義典石川; Yukinobu Tada; 行伸多田; Kazuaki Soma; 万哲相馬; Dan Aoki; 暖青木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2007-02-22
Filing date: 2007-02-22
Publication date: 2007-08-30
Anticipated expiration: 2021-05-18
Also published as: JP4816498B2

Abstract

【課題】プログラムデータで動作する制御装置において、ＬＳＩに内蔵されたプログラムメモリのデータを制御回路の動作とは独立して容易にかつ低コストな方法で書き換えて制御回路の動作を変更可能にする。
【解決手段】ＲＯＭと、ＳＲＡＭと、前記ＳＲＡＭにデータを書き込む手段と、前記ＲＯＭとＳＲＡＭに供給されるアドレスに応じて前記ＲＯＭまたはＳＡＲＭの出力を選択する選択手段と、前記ＲＯＭとＳＲＡＭにアドレスを出力して前記選択手段の出力をプログラムデータとして動作する制御手段とを備える。
【選択図】図１

Description

本発明は、制御装置に関わり、特にプログラムデータで動作する制御装置において、制御シーケンスを容易かつ低コストに変更可能にする制御装置に関する。

一般的に、複雑なシーケンス制御を行う場合、これらのシーケンス制御を全てハードウェア構成で実現しようとすると各シーケンス専用の回路が必要となりコスト上昇の原因となる。そこで、汎用的な制御回路をソフトウェアにより動作させて、各シーケンス制御がこの制御回路を共通に用いることによりコストの上昇を防ぐことができる。

例えば、光ディスク装置を例にすると、特開平１０―１８８２９２においては、ディスクの記録層間でレーザ光の合焦点を移動させるフォーカスジャンプを行う場合、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）に格納されたプログラムによって動作するＤＳＰ（以下制御回路という）が光ピックアップの移動速度を検出して、前記光ピックアップの移動速度が０のときにフォーカスジャンプを行うことで安定したフォーカスジャンプを実現している。このように、光ディスク装置においては、フォーカスジャンプの他にトラック間で合焦点を移動させるトラックジャンプなど様々なシーケンス制御が必要であり、コスト低減をはかる必要がある。この例を図２に示すブロック図を用いて説明する。

図２は光ディスク装置の模式図であり、１は大規模集積回路（以下ＬＳＩという）、２は制御回路、３はＲＯＭ、４はパラメータメモリ、５はサーボ回路、６はシステムコントローラである。ＬＳＩ１は、制御回路２、ＲＯＭ３、パラメータメモリ４、サーボ回路５より構成される。

制御回路２は、アキュムレータやタイマーなどを内蔵し、ＲＯＭ３にプログラムアドレスを供給すると共に、ＲＯＭ３よりリードしたプログラムデータに応じて動作する。ＲＯＭ３は、プログラムデータが格納されたプログラムメモリであり、制御回路２より供給されるプログラムアドレスに応じたプログラムデータを制御回路２に供給する。パラメータメモリ４は、制御回路２によってリード／ライトされ、各種シーケンス制御に必要なパラメータが設定される。メモリとしてはＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）やフリップフロップ回路などを用いることができる。サーボ回路５は、図示せぬヘッドアンプから供給されるフォーカスエラー信号やトラッキングエラー信号をアナログ・デジタル変換するＡ／Ｄ変換部、前記Ａ／Ｄ変換部の出力に対して位相とゲインを補償する補償回路、前記補償回路の出力信号をデジタル・アナログ変換するＤ／Ａ変換部、ジャンプパルスを出力するジャンプ回路などを含むサーボブロックであり、図示せぬヘッドアンプ、ドライバが接続されている。システムコントローラ６は、制御回路２に対して処理要求を発行し、処理が終了したかどうかを示す信号を制御回路２より受け取る。

以上の構成の光ディスク装置において、制御回路２は、ＲＯＭ３が出力するプログラムデータに従って動作する構成であり、その動作はプログラマブルである。さらに、制御回路２は、システムコントローラ６からの処理要求を定常的に監視しており、システムコントローラ６から処理要求があった場合は、その要求に従って動作する。

以上に説明した光ディスク装置の例においては、ＲＯＭ３に格納されたソフトウェアによって動作する制御回路２によってサーボ回路５に対するシーケンス制御が行われるので、複数のシーケンス制御を行う場合でも共通のハードウェア構成を用いることができて低コストとなる。また、ＲＯＭ３は、マスクＲＯＭを用いることで製造コストを低減することができる。

一方、半導体技術の発達により、１つのＬＳＩに、アナログ回路、ディジタル回路、メモリ回路などを実装することができるようになり、ＬＳＩを用いた装置の部品点数の削減および低電力化が可能になっている。しかしながら、プログラムメモリであるＲＯＭ３をＬＳＩ内部に実装する場合、ソフトウェアの書き換えができないのでシーケンス制御に問題があった場合や機能を拡張したい場合に柔軟に対応することができない。もしもソフトウェアの変更が必須の場合は、ＬＳＩの試作を再び行わなければならず開発期間の増大につながる。

またプログラムメモリとしてＳＲＡＭを用いた場合、容易にソフトウェアを書き換え可能であるが、ＳＲＡＭの回路規模はＲＯＭに比べて大きいため、コスト上昇の原因となる。

その他の書き換え可能メモリとしては電気的に書き換え可能なＲＯＭ（以下ＥＥＰＲＯＭという）があるが、現在のＬＳＩ製造技術ではＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｒｙ）とＥＥＰＲＯＭを同じ製造プロセスで製造することが困難であるため、ＳＤＲＡＭを混載することが多い特定用途向けＬＳＩ（ＡＳＩＣ：ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩＣ）には不向きである。また、制御回路２に回路構成が簡単なＲＩＳＣ型マイコンを用いるとクロック毎にプログラムデータを読み出す必要がある。その場合、ＳＤＲＡＭはＳＲＡＭやＲＯＭに比べてアクセススピードが遅いため、プログラムメモリとしては不適切である。

以上に述べた理由により、ＬＳＩに内蔵されたプログラムメモリのデータを容易にかつ低コストな方法で書き換えることが困難であった。

一方、特開平７−１８２１５３に、外付けのＥＥＰＲＯＭに格納された修正プログラムを予めＲＡＭにダウンロードしておき、変更が必要なプログラムはＲＡＭに格納されたデータを、変更が不必要なプログラムはＲＯＭに格納されたデータを用いるようにして、プログラムの修正を容易に行える技術が開示されている。
特開平１０―１８８２９２公報特開平７−１８２１５３号公報

しかしながら、特開平７−１８２１５３においては下記の点について考慮されていなかった。すなわち、変更するサブルーチンが複数ある場合などは、ダウンロードするプログラムがＲＡＭのメモリサイズよりも大きくなることがあり、この場合は対応することができない。仮に１つの修正サブルーチンを変更してそれを実行し、次に修正するサブルーチンをダウンロードするよう構成にした場合、２つめ以降のサブルーチンをダウンロードする間は、制御回路はダウンロードに集中することになり他の処理を行うことができない。

光ディスク装置においては、制御回路はシステムコントローラからの処理要求を待っている間に各種定常処理を行う構成にしてハードウェア構成を少なくすることができる。たとえば、フォーカスサーボが定常的に動作している状態において、フォーカスエラー信号の絶対値が所定の電圧以内であるかを監視して所定の電圧以上になるとフォーカスが外れたと判断して、フォーカス外れを知らせる割り込み信号をシステムコントローラに出力する。この場合、フォーカスエラー信号と所定電圧を比較する別の比較回路が不要となるのでコストを低減することができる。

しかしながら、フォーカスサーボが定常的に動作している間にダウンロード処理を行う必要がある場合、制御回路は上記のフォーカス外れを検出することができない。

このように、光ディスク装置が動作している間に制御回路がダウンロードを行う構成の場合、定常処理に不都合が生じてしまう。

本発明は、以上の問題を解決するために、ＬＳＩに内蔵されたプログラムメモリのデータを制御回路の動作とは独立して容易にかつ低コストな方法で書き換えて制御シーケンスの動作を変更可能にする制御装置を提供するものである。

プログラムデータで動作する制御装置において、プログラムデータを読み出し可能な第１の記憶手段と、プログラムデータを読み書き可能な第２の記憶手段と、前記第２の記憶手段にデータを書き込む書き込み手段と、前記第１または第２の記憶手段の出力を選択して出力する選択手段と、前記第１または第２の記憶手段にアドレスを出力して前記選択手段の出力をプログラムデータとして動作する制御手段とを備え、前記選択手段は前記アドレスに応じて前記第１または第２の記憶手段の出力を選択し、前記第１の記憶手段からのプログラムデータにより制御動作を行なっている間に、前記書き込み手段は前記第２の記憶手段へのデータ書き込みを実行可能とする。

なお、前記制御装置において、前記制御手段は前記第１または第２の記憶手段を読み出すためのアドレスを生成するリードアドレス生成手段を備え、前記リードアドレス生成手段はプログラムデータに応じて前記第１または第２の記憶手段の出力を選択するようアドレスを生成する。

または、プログラムデータで動作する制御装置において、プログラムデータを読み出し可能な第１の記憶手段と、プログラムデータを読み書き可能な第２の記憶手段と、前記第２の記憶手段にデータを書き込む書き込み手段と、前記第１または第２の記憶手段の出力を選択して出力する選択手段と、前記第１または第２の記憶手段にアドレスを出力して前記選択手段の出力をプログラムデータとして動作する制御手段と、パラメータを記憶可能なパラメータ記憶手段とを備え、前記選択手段は前記パラメータに応じて前記第１または第２の記憶手段の出力を選択し、前記第１の記憶手段からのプログラムデータにより制御動作を行なっている間に、前記書き込み手段は前記第２の記憶手段へのデータ書き込みを実行可能とする。

前記制御装置において、前記第１または第２の記憶手段を読み出すためのアドレスを生成するリードアドレス生成手段を備え、前記リードアドレス生成手段は前記パラメータ記憶手段に記憶されたパラメータに応じて前記第１または第２の記憶手段の出力を選択するようアドレスを生成する。

なお、これらの制御装置において、前記書き込み手段は、前記第２の記憶手段に書き込むためのアドレスを生成するライトアドレス生成手段を備え、前記書き込み手段は、前記リードアドレス生成手段の出力に応じて、前記リードアドレス生成手段の出力と前記ライトアドレス生成手段の出力とを切り換えて前記第２の記憶手段に出力する。

さらに、これらの制御装置において、プログラムデータとして、前記第１の記憶手段の出力と前記第２の記憶手段の出力とを任意に切り換えるようにプログラムを構成する。

また、これらの第１または第２の記憶手段は１チップの半導体素子で構成される。

さらに、第２の記憶手段はＳＲＡＭで構成される。

また、プログラムデータで動作する制御装置において、プログラムデータが書き込まれた読み出し専用の第１の記憶手段と、プログラムデータを読み書き可能な第２の記憶手段と、前記第２の記憶手段にデータを書き込む書き込み手段と、前記第１または第２の記憶手段の出力を選択して出力する選択手段と、該選択手段の出力プログラムにより制御動作を行なう制御回路とが１チップの半導体素子に収められた構成を有し、前記選択手段により前記第１の記憶手段からのプログラムデータにより制御動作を行なっている間に、前記第２の記憶手段へのデータ書き込みが可能な構成とする。

さらに、上記の制御装置を用いた光ディスク装置であって、前記制御装置への制御命令を出力するシステムコントローラと、光ディスクを所定の速度で回転させるスピンドルモータと、レーザ光を光ディスクの記録面上に集光させる対物レンズと、レーザ光源や対物レンズを動かすアクチュエータを備えると共に光ディスクからの反射光量に応じた信号を出力する光ピックアップと、該光ピックアップの出力信号を用いて、サーボエラー信号を生成して前記制御装置に供給するサーボエラー信号生成回路とを有し、前記システムコントローラから前記制御装置へプログラムデータをダウンロードして、前記サーボエラー信号に対してサーボ制御を行なう構成とした。

本発明に依れば、ＬＳＩに内蔵されたプログラムメモリのデータを制御回路の動作とは独立して容易にかつ低コストな方法で書き換えて制御シーケンスの動作を変更可能にする制御装置を提供することができる。

以下、この発明における制御装置と制御方法の第１の実施例について図１のブロック図を用いて説明する。

図１において、１はＬＳＩ、２は制御回路、３はＲＯＭ、４はパラメータメモリ、５はサーボ回路、６はシステムコントローラ、７はＳＲＡＭ、８と９は切換え回路である。なお、ＬＳＩ１，制御回路２、ＲＯＭ３、パラメータメモリ４、サーボ回路５、システムコントローラ６は図２と同様なものであり、制御回路２とサーボ回路５との間の接続、制御回路２とシステムコントローラ６との間の接続、制御回路２とパラメータメモリ４との間の接続は図２と同様である。

ＲＯＭ３はプログラムデータが格納されており、制御回路２から供給されるプログラムアドレスに応じたプログラムデータを切換え回路８のａ側の入力端子に供給する。本実施例では制御回路２が出力するプログラムアドレスは１４ビットであるものとし、ＲＯＭ３にはプログラムアドレスのうち下位１３ビットが入力されるものとする。つまりＲＯＭ３のメモリ空間は２¹³ワード＝８１９２ワードである。

ＳＲＡＭ７は、切換え回路９からアドレス信号が供給され、システムコントローラ６から入力データ（以下ＤＩＮと呼ぶ）、ライトイネーブル信号（以下ＷＥと呼ぶ）が供給される。また、ＳＲＡＭ７の出力は切換え回路８のｂ側の入力端子に供給される。

切換え回路８は、制御回路２が出力するプログラムアドレスの最上位ビットが制御信号として入力され、最上位ビットがＬｏｗのときはａ側に切り換わり、ＲＯＭ３からの入力データを出力する。一方、最上位ビットがＨｉのときはｂ側に切り換わり、ＳＲＡＭ７からの入力データを出力する。なお、切換え回路８の出力は制御回路２に供給される。

切換え回路９は、制御回路２が出力するプログラムアドレスの最上位ビットが制御信号として入力され、最上位ビットがＬｏｗのときはａ側に切り換わり、システムコントローラ６から供給されるダウンロードアドレス信号を出力する。一方、最上位ビットがＨｉのときはｂ側に切り換わり、制御回路２から供給されるプログラムアドレスを出力する。切換え回路９の出力はＳＲＡＭ７のアドレス端子に供給される。本実施例では、入力端子ｂに制御回路２が出力するプログラムアドレスの下位９ｂｉｔが入力されるものとする。また入力端子ａに入力されるダウンロードアドレスも９ｂｉｔであるとする。よって、切換え回路９の出力も９ｂｉｔであり、ＳＲＡＭ７のメモリ空間は２⁹ワード＝５１２ワードである。

以上に述べた構成では、１４ｂｉｔあるプログラムアドレスの最上位ｂｉｔにより、ＲＯＭ３の出力データとＳＲＡＭ７の出力データが切換え回路８で切り換えられて制御回路２に供給される。そのため、プログラムメモリ空間は図３で示すように、１０進アドレスが０〜８１９１のときにＲＯＭ３の出力がプログラムデータとなり、１０進アドレスが８１９２〜８７０３（５１２ワード）のときにＳＲＡＭ７の出力がプログラムデータとなる。

電源投入、システムリセット後における制御回路２のメインルーチンのフローチャートを図４に示す。制御回路２はプログラムアドレスを０からスタートさせてＲＯＭ３に格納されたプログラムデータにより動作し、最初にパラメータメモリの初期化を行う（図４のステップＳ１）。続いてシステムコントローラ６から処理要求があるかどうかを判別する（図４のステップＳ２）。ここまでの処理において、制御回路２が出力するプログラムアドレスが０〜８１９１となるようにＲＯＭに格納するプログラムデータを構成しておくものとし、このときのプログラムアドレスは１６進数で表記すると００００（ＨＥＸ）〜１ＦＦＦ（ＨＥＸ）であるので、１４ｂｉｔあるプログラムアドレスの最上位ｂｉｔはＬｏｗとなる。そのため、切換え回路８はａ側に切り換わっており、ＲＯＭ３の出力データを制御回路２に供給する。またプログラムアドレスの最上位ｂｉｔがＬｏｗのため、切換え回路９もａ側に切り換わっており、システムコントローラ６から供給されるダウンロードアドレスがＳＲＡＭ７のアドレス端子に供給される。そのため、ＳＲＡＭ７の入出力信号は制御回路２から完全に切り離された状態となっており、この点が本発明のハードウェア的な大きな特徴である。

上記状態で、システムコントローラ６はダウンロードアドレス、ＤＩＮ信号、ＷＥ信号を制御してＳＲＡＭ７への書き込みを行い、プログラムデータの８１９２〜８７０３ワードをＳＲＡＭ７へダウンロードする。本発明の特徴としては、上記に述べたとおり制御回路２がＲＯＭ３のプログラムデータで動作している間は、ＳＲＡＭ７はサーボ制御回路から完全に切り離される構成となっており、システムコントローラ６からＳＲＡＭ７へのダウンロードが自由に行えることである。

システムコントローラ６はＳＲＡＭ７へのダウンロードが終了したら、フォーカスジャンプなどのシーケンス処理要求の番号を制御回路２に発行する。制御回路２は、図４のステップＳ２において処理要求があった場合は処理要求番号を判別する（図４のステップＳ３）。例えば、システムコントローラ６からの処理要求番号が０の場合はピックアップを上下に動作させてレーザー光の合焦点が光ディスク１の記録面に合うところでフォーカスサーボループを閉じるシーケンス処理（以下フォーカスサーチ）を行う（図４のステップＳ４）。また処理要求番号が１の場合はフォーカスジャンプを行う（図４のステップＳ５）。そして、制御回路２はこれらのシーケンス処理を終えると終了処理としてシステムコントローラ６にシーケンス処理の終了を伝えて（図４のステップＳ７）、再びシステムコントローラ６からの処理要求判別に戻る（図４のステップＳ２）。

以上に述べたメインルーチンおよび各シーケンス処理のプログラムはＲＯＭ３に格納されており、そのプログラムの動作により、制御回路２はシステムコントローラ６から要求されたシーケンス制御を行うことができる。

ここで、例えばフォーカスジャンプ処理（図４のステップＳ５）のルーチンを変更する場合、その変更方法について説明する。

例えば通常、フォーカスジャンプを行う場合、先に述べたようにシステムコントローラ６は制御回路２に対して処理番号１を出し、制御回路２は図４のステップＳ５においてフォーカスジャンプを行う。ここで、例えばシステムコントローラ６からの要求番号が８の場合は、拡張命令としてＳＲＡＭ７に格納されたプログラムデータを用いて処理を行うようにメインルーチンを構成しておく。そして、システムコントローラ６はあらかじめ変更したフォーカスジャンプのプログラムをＳＲＡＭ７にダウンロードしておき、処理番号８を制御回路２に出す。このため、制御回路２は図４のステップＳ６において、ＳＲＡＭ７に格納された変更済みのフォーカスジャンプルーチンを用いてフォーカスジャンプを行う。

つまり、上記方法は変更したシーケンス制御プログラムをあらかじめＳＲＡＭ７にダウンロードしておき、拡張命令となる処理番号を制御回路２に与えることによってＳＲＡＭ７に格納されたプログラムでサーボ制御回路を動作させるという方法である。

以上に述べた第１の実施例においては、システムコントローラ６が変更の必要なプログラムをＳＲＡＭ７へダウンロードして拡張命令番号を発行することにより、任意のシーケンス制御ルーチンを容易に変更できる。また、全てのプログラムはＲＯＭ３に格納されており、変更が必要なシーケンス制御ルーチンだけをＳＲＡＭ７にダウンロードするので容量の小さいＳＲＡＭを用いることができて低コストとなる。

次に、この発明における制御方法の第２の実施例について説明する。なお第２の実施例の構成手段は第１の実施例と同様であるので説明を省略する。

第１の実施例においては変更するシーケンス制御ルーチンをあらかじめＳＲＡＭ７にダウンロードする方法を用いたが、仮にダウンロードするプログラムデータがＳＲＡＭ７のメモリ空間（本実施例では５１２ワード）より大きい場合は全てのプログラムデータをＳＲＡＭ７にダウンロードすることができない。なお、ＳＲＡＭ７のメモリ空間が各シーケンス制御ルーチンに対して十分な大きさであれば上記のような問題は起こらないが、ＳＲＡＭ７をメモリ空間の大きなものにするとコスト上昇を招く。

そこで、例えばフォーカスジャンプを例にすると、ＲＯＭ３に格納されているフォーカスジャンプルーチンは図５に示すようにいくつかの小さな処理に区分することができる。これらの処理とは、サーボループを開く（図５のステップＳ８）、加速ジャンプパルスを印加（図５のステップＳ９）、サーボループを閉じる（図５のステップ１０）などである。ここで、例えばこれらの一部の処理に関してのみ変更が必要であるならば、ＳＲＡＭ７にダウンロードする必要があるプログラムデータは小さい容量であるのでＳＲＡＭ７は小さいメモリ空間でよい。

本実施例では、図５に示したルーチンを図６に示すルーチンに変更するものとする。図６に示したルーチンが図５のルーチンと異なる点は、各処理を行う前にフラグ判定を行う点である。なお、このフラグは、システムコントローラ６が制御回路２を介してパラメータメモリ４に設定するものである。

図６において、フォーカスジャンプルーチンではパラメータメモリ４に設定されているｃｈｇ１フラグをリードして処理１をＳＲＡＭ７のプログラムデータを用いて行うかどうかを判別する（図６のステップＳ１１）。ここでｃｈｇ１フラグがＬｏｗならばＲＯＭ３のプログラムデータを用いてサーボループを開く処理を行い（図６のステップＳ８）、ｃｈｇ１フラグがＨｉならばＳＲＡＭ７のプログラムデータを用いてサーボループを開く処理を行う（図６のステップＳ１２）。同様に、加速ジャンプパルス印加の前にはｃｈｇ２フラグを、サーボループを閉じる前にはｃｈｇＮフラグを判別して、ＲＯＭ３またはＳＲＡＭ７のプログラムデータを切り換えて処理を行う。

以上に述べたフォーカスジャンプルーチンをＲＯＭ３のプログラムデータとして構成しておき、システムコントローラ６は第１の実施例と同様に、制御回路２がＲＯＭ３のプログラムデータで動作している間にＳＲＡＭ７に変更するプログラムデータをダウンロードする。さらに、変更が必要な処理の前に判別を行うフラグをＨｉに設定する。例えば、加速ジャンプパルス印加の処理（図６のステップＳ９）を変更したい場合は、パラメータメモリのｃｈｇ２フラグをＨｉに設定してからフォーカスジャンプ命令を制御回路２に出す。その場合、制御回路２は図６に示したルーチンに従って動作し、加速ジャンプパルス印加の前の判定（図６のステップＳ１３）でｃｈｇ２フラグがＨｉであるので、ＳＲＡＭ７のプログラムデータを用いて加速ジャンプパルス印加の処理を行う（図６のステップＳ１４）。この方法により、フォーカスジャンプのジャンプパルス印加処理をＳＲＡＭ７に格納されたプログラムデータに変更することができる。

以上に述べた第２の実施例においては、シーケンス処理を複数の処理に分割して、各処理を行う前に処理に変更が必要かどうかを判別して、ＲＯＭ３またはＳＲＡＭ７のプログラムデータを切り換えるので、容易にシーケンス制御の一部を変更することができる。また、シーケンス制御の全ルーチンをダウンロードする必要がないので小容量のＳＲＡＭを用いることができて低コストとなる。

以上に述べた第１、第２の実施例は共に、ＳＲＡＭに変更が必要なプログラムをダウンロードして、変更の必要ないプログラムはＲＯＭのデータを、変更が必要なプログラムはＳＲＡＭにダウンロードしたプログラムデータを用いるものである。また、ＳＲＡＭへのプログラムのダウンロードは制御回路の動作とは独立して行うことができるので、任意のタイミングでＳＲＡＭへプログラムをダウンロードすることができる。

本発明によると、プログラムアドレスに応じて切換え回路がＲＯＭとＳＲＡＭに格納されたプログラムデータを切り換えるので、プログラムの一部をＳＲＡＭにダウンロードしたプログラムデータに変更して、シーケンス処理の動作を容易にかつ低コストに変更することができる。

図７に光ディスク装置の全体構成図を示す。図７において、１及び６は、図１で説明したＬＳＩ及びシステムコントローラであり、１０は光ディスク、１１はスピンドルモータ、１２は対物レンズ、１３は光ピックアップ、１４はサーボエラー信号生成回路、２３はドライバ回路である。

光ディスク１０は、凹凸や相変化による光の反射率の差を用いてデジタル的に情報が記録されている。スピンドルモータ１１は、光ディスク１０を所定の速度で回転させる。対物レンズ１２は、レーザ光を光ディスク１０の記録面上に集光させる。光ピックアップ１３は、レーザ光源や対物レンズ１２を動かすアクチュエータを備えると共に光ディスク１０からの反射光量に応じた信号を出力する。またアクチュエータはドライバ回路２３の出力信号に応じて対物レンズの位置を動かす。

サーボエラー信号生成回路１４は、光ピックアップ１３の出力信号を用いて、フォーカスエラー信号やトラッキングエラー信号などのサーボエラー信号を生成してＬＳＩ１内部のサーボ回路５に供給する。また、ドライバ回路２３は、ＬＳＩ１が出力するサーボ回路５の出力信号を増幅して光ピックアップ１３内のアクチュエータを駆動する。

このように、図７においては、前述した、ＲＯＭとＳＲＡＭに格納されたプログラムデータを切り換えて、プログラムの一部をＳＲＡＭにダウンロードしたプログラムデータに変更して、そのプログラムに従ったシーケンス処理を光ディスク装置として実行出来、シーケンス処理の動作を容易にかつ低コストに変更することができる。なお、図７において、ＬＳＩ１とシステムコントローラ６を別チップとして説明したが、本発明はこれに限定されるものではなく、これらが１チップであってもかまわない。

また、本発明の実施例では、制御回路の制御対象をサーボ回路としたが、本発明はサーボ回路のみならず他の回路を制御する場合にも用いることができる。

本発明の実施例を示すブロック図従来例のブロック図メモリ空間図制御回路メインルーチンのフローチャートフォーカスジャンプの動作フローチャート例フォーカスジャンプの動作フローチャート例本発明を光ディスクへ応用した場合のブロック図

符号の説明

１ＬＳＩ
２制御回路
３ＲＯＭ
４パラメータメモリ
５サーボ回路
６システムコントローラ
７ＳＲＡＭ
８，９切換え回路
１０光ディスク
１１スピンドルモータ
１２対物レンズ
１３光ピックアップ
１４サーボエラー信号生成回路
２３ドライバ回路

Claims

プログラムデータで動作する制御装置において、プログラムデータを読み出し可能な第１の記憶手段と、プログラムデータを読み書き可能な第２の記憶手段と、前記第２の記憶手段にデータを書き込む書き込み手段と、前記第１または第２の記憶手段の出力を選択して出力する選択手段と、前記第１または第２の記憶手段にアドレスを出力して前記選択手段の出力をプログラムデータとして動作する制御手段とを備え、前記選択手段は前記アドレスに応じて前記第１または第２の記憶手段の出力を選択し、前記第１の記憶手段からのプログラムデータにより制御動作を行なっている間に、前記書き込み手段は前記第２の記憶手段へのデータ書き込みを実行可能としたことを特徴とする制御装置。
請求項１に記載の制御装置において、前記制御手段は前記第１または第２の記憶手段を読み出すためのアドレスを生成するリードアドレス生成手段を備え、前記リードアドレス生成手段はプログラムデータに応じて前記第１または第２の記憶手段の出力を選択するようアドレスを生成することを特徴とする制御装置。
プログラムデータで動作する制御装置において、プログラムデータを読み出し可能な第１の記憶手段と、プログラムデータを読み書き可能な第２の記憶手段と、前記第２の記憶手段にデータを書き込む書き込み手段と、前記第１または第２の記憶手段の出力を選択して出力する選択手段と、前記第１または第２の記憶手段にアドレスを出力して前記選択手段の出力をプログラムデータとして動作する制御手段と、パラメータを記憶可能なパラメータ記憶手段とを備え、前記選択手段は前記パラメータに応じて前記第１または第２の記憶手段の出力を選択し、前記第１の記憶手段からのプログラムデータにより制御動作を行なっている間に、前記書き込み手段は前記第２の記憶手段へのデータ書き込みを実行可能としたことを特徴とする制御装置。
請求項３に記載の制御装置において、前記第１または第２の記憶手段を読み出すためのアドレスを生成するリードアドレス生成手段を備え、前記リードアドレス生成手段は前記パラメータ記憶手段に記憶されたパラメータに応じて前記第１または第２の記憶手段の出力を選択するようアドレスを生成することを特徴とする制御装置。
請求項２または４に記載の制御装置において、前記書き込み手段は、前記第２の記憶手段に書き込むためのアドレスを生成するライトアドレス生成手段を備え、前記書き込み手段は、前記リードアドレス生成手段の出力に応じて、前記リードアドレス生成手段の出力と前記ライトアドレス生成手段の出力とを切り換えて前記第２の記憶手段に出力することを特徴とする制御装置。
請求項１乃至５の何れかに記載の制御装置において、プログラムデータとして、前記第１の記憶手段の出力と前記第２の記憶手段の出力とを任意に切り換えるようにプログラムを構成することを特徴とする制御装置。
請求項１乃至６の何れかに記載の制御装置において、前記第１または第２の記憶手段は１チップの半導体素子で構成されることを特徴とする制御装置。
請求項１乃至７の何れかに記載の制御装置において、前記第２の記憶手段はＳＲＡＭであることを特徴とする制御装置。
プログラムデータで動作する制御装置において、プログラムデータが書き込まれた読み出し専用の第１の記憶手段と、プログラムデータを読み書き可能な第２の記憶手段と、前記第２の記憶手段にデータを書き込む書き込み手段と、前記第１または第２の記憶手段の出力を選択して出力する選択手段と、該選択手段の出力プログラムにより制御動作を行なう制御回路とが１チップの半導体素子に収められた構成を有し、前記選択手段により前記第１の記憶手段からのプログラムデータにより制御動作を行なっている間に、前記第２の記憶手段へのデータ書き込みが可能な構成としたことを特徴とする制御装置。
請求項１乃至９の何れかに記載の制御装置を用いた光ディスク装置であって、前記制御装置への制御命令を出力するシステムコントローラと、光ディスクを所定の速度で回転させるスピンドルモータと、レーザ光を光ディスクの記録面上に集光させる対物レンズと、レーザ光源や対物レンズを動かすアクチュエータを備えると共に光ディスクからの反射光量に応じた信号を出力する光ピックアップと、該光ピックアップの出力信号を用いて、サーボエラー信号を生成して前記制御装置に供給するサーボエラー信号生成回路とを有し、前記システムコントローラから前記制御装置へプログラムデータをダウンロードして、前記サーボエラー信号に対してサーボ制御を行なうことを特徴とする光ディスク装置。