JP2007208041A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007208041A
JP2007208041A JP2006025649A JP2006025649A JP2007208041A JP 2007208041 A JP2007208041 A JP 2007208041A JP 2006025649 A JP2006025649 A JP 2006025649A JP 2006025649 A JP2006025649 A JP 2006025649A JP 2007208041 A JP2007208041 A JP 2007208041A
Authority
JP
Japan
Prior art keywords
light
emitting element
semiconductor device
cover
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006025649A
Other languages
English (en)
Other versions
JP2007208041A5 (ja
JP4996101B2 (ja
Inventor
Akinori Shiraishi
晶紀 白石
Yuichi Taguchi
裕一 田口
Masahiro Haruhara
昌宏 春原
Hideaki Sakaguchi
秀明 坂口
Naoyuki Koizumi
直幸 小泉
Hiroshi Murayama
啓 村山
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006025649A priority Critical patent/JP4996101B2/ja
Priority to EP07002224A priority patent/EP1816687A2/en
Priority to US11/700,761 priority patent/US7825423B2/en
Priority to TW096103824A priority patent/TW200805707A/zh
Publication of JP2007208041A publication Critical patent/JP2007208041A/ja
Publication of JP2007208041A5 publication Critical patent/JP2007208041A5/ja
Application granted granted Critical
Publication of JP4996101B2 publication Critical patent/JP4996101B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

【課題】本発明は屈折率の異なる境界面における光の全反射を防止することを課題とする。
【解決手段】半導体装置１００は、基板１０１に発光素子１０２が実装されている。発光素子１０２は、上面に光の反射を防止する光反射防止膜１３０が形成されている。そのため、発光素子１０２の内部から外部に放射された光が発光素子１０２の上面（屈折率の境界面）を通過して進行する際に、屈折率の差によって光の全反射が起きることが防止される。また、発光素子１０２上には、光透過性を有するガラスよりなる平板状のカバー１０３が設置され、当該カバー１０３の上面にも光の反射を防止する光反射防止膜１４０が形成されている。そのため、発光素子１０２からの光がカバー１０３を透過して屈折率の大きいガラス製のカバー１０３から屈折率の小さい空気へ進行する過程で全反射することが防止される。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に係り、特に基板に発光素子または受光素子よりなる光機能素子が実装されてなる半導体装置及びその製造方法に関する。
発光素子が基板に実装されてなる半導体装置には、様々な形状のものが提案されているが、例えば発光素子がＬＥＤ（light emitting diode）などの場合、その発光色の種類は限られている。そのため、所望の発光色を得るために、ＬＥＤの発光に対応して発光する蛍光体を用いて、ＬＥＤの発光と蛍光体の発光の混色を用いる場合がある。
従来の発光素子が実装された半導体装置としては、例えば、基板の凹部に発光素子を実装し、凹部の上部開口をガラスなどの光学部材（ガラス）により封止し、光学部材の下面に形成された蛍光部材が発光素子からの光を受けて発光することで光学部材から出射される光強度を高めるように構成されたものがある（例えば、特許文献１を参照）。
特開２００３−１１０１４６号公報
しかしながら、上記従来の半導体装置では、発光素子からの光が基板の凹部を覆う光学部材を透過して出射される過程で屈折率の異なる境界面を通過する際、例えば、屈折率の大きい光学部材（屈折率＝１．５）から屈折率の小さい空気（屈折率＝１．０）に進行する場合に境界面に対する光の入射角によって全反射が発生してしまい、光学部材を透過する光量が減少して光強度が低下するという問題があった。
また、光の全反射は、光が屈折率の大きい媒質から屈折率の小さい媒質へ進行する際に発生する現象であるので、発光素子の内部から外部に光が放射される際にも発生するおそれがある。このような場合には、発光素子の上面に向けて光を放射させる構成であるのに、発光素子の内部に全反射した光が発光素子の側面から放射されてしまい、本来の発光面である発光素子の上面からの光強度が低下するという問題もあった。
そこで、本発明では、上記の点に鑑み、上記問題を解決した半導体装置を提供することを統括的課題としている。
上記課題を解決するため、本発明は以下のような手段を有する。
本発明は、基板に光機能素子が実装されてなる半導体装置であって、前記光機能素子上には光透過性を有するカバーが設置され、少なくとも前記カバーまたは前記光機能素子の何れかに光の反射を防止する光反射防止膜が形成されていることを特徴とする。
前記カバーは、少なくともおもて面及び裏面の何れかに前記光反射防止膜が形成されていることを特徴とする。
前記光反射防止膜は、誘電体膜を多層コーティングして形成された透明膜であることを特徴とする。
前記光機能素子は、光を発光する発光素子であり、前記発光素子の側面を囲むように光を反射するリフレクタが配置されていることを特徴とする。
前記光機能素子は、前記基板の凹部に実装され、前記凹部が前記カバーと前記基板が接合されて封止されていることを特徴とする。
また、本発明は、基板上に光機能素子を実装する工程と、前記基板上に設置された前記光機能素子を、光透過性を有するカバーを用いて封止する工程と、少なくとも前記カバーまたは前記光機能素子の何れかに光反射防止膜を形成する工程と、を有することを特徴とする。
前記基板は、前記光機能素子を実装する凹部が形成され、前記凹部の開口は、前記カバーを用いて封止されていることを特徴とする。
前記光機能素子は、光を発光する発光素子であり、前記発光素子の側面を囲むように光を反射するリフレクタを配置する工程を有することを特徴とする。
前記リフレクタの上端を前記カバーに接合する工程と、前記リフレクタの下端を前記光機能素子が載置された領域の周囲に接合して前記光機能素子が実装された空間を封止する工程と、を有することを特徴とする。
本発明によれば、光機能素子上には光透過性を有するカバーが設置され、少なくともカバーまたは光機能素子の何れかに光の反射を防止する光反射防止膜が形成されているため、光機能素子から放射された光、または外部から入射された光の入射角が臨界角より大きい場合でも光を反射せずに光機能素子またはカバーを透過して進行することができるので、光機能素子から出射される光量、または外部から入射される光量が増大して発光、受光の光強度をより高めることが可能になる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
図１は、本発明の実施例１による半導体装置１００を模式的に示した断面図である。図１を参照するに、半導体装置１００は、例えばＳｉよりなる基板１０１に、光機能素子として、例えばＬＥＤよりなる発光素子１０２が実装されてなる半導体装置である。発光素子１０２は、サファイア（Ａｌ２Ｏ３）を基材としてＰ層、Ｎ層、電極などが形成されており、その上面には、光の反射を防止する光反射防止膜１３０が形成されている。この光反射防止膜１３０は、例えば、誘電体膜を積層した多層反射防止膜（ＥＢＣ：electron beam coating）、あるいはＡＲコ−ティング（anti-reflective coating）と呼ばれる反射防止処理が施され、真空蒸着等により形成された透明な薄膜である。
そのため、発光素子１０２の内部から外部に放射された光が発光素子１０２の上面（屈折率の境界面）を通過して空気中を進行する際に、屈折率の差によって光の全反射が起きることが防止される。
尚、本実施例では、発光素子１０２が基板１０１に実装される構成について説明しているが、発光素子のみではなく、例えば、受光素子を実装した構成の半導体装置にも本発明を適用することができるのは、勿論である。その場合、光反射防止膜１３０は、外部から入射された光の反射を防止して受光される光強度を高めることができる。
ここで、光の全反射が発生する原理について説明する。例えば、屈折率の異なる物質Ａと物質Ｂとの境界では、光の屈折が発生することが知られている。そして、物質Ａ中を進行する光が、境界面の入射点に到達した場合、当該入射点における境界面に対する法線と、入射光線が形成する角度を入射角と呼ぶ。この入射角を、ある角度以上とした場合には、光が透過せず、いわゆる全反射が生じる。このとき、全反射が生じる入射角は、臨界角または全反射の臨界角と呼ばれている。この臨界角は、物質Ａ，Ｂの屈折率の比によって決まる角度である。
物質Ａの屈折率ｎ１、物質Ｂの屈折率ｎ２、臨界角θｆとした場合、屈折率と臨界角との関係は、次式（１）のように表される。
Ｓｉｎθｆ＝ｎ２／ｎ１・・・（１）
この場合、全反射が生じるためには、物質Ａの屈折率ｎ１、物質Ｂの屈折率ｎ２は、次式（２）の条件を満たしていることが必要になる。
ｎ１>ｎ２・・・（２）
従って、サファイア基板の屈折率（＝１．８）に対して空気の屈折率（＝１．０）が小さいので、発光素子１０２の内部から外部に放射された光は、境界面に対する入射角が上記臨界角θｆより大きい角度である場合には、全反射となり、発光された光が入射角によって発光素子１０２の外部に進行することができなくなる。
本実施例では、発光素子１０２の発光面（屈折率の境界面）となる上面に光反射防止膜１３０が形成されているので、発光素子１０２の内部から外部に進行する光は、入射角が上記臨界角以上になった場合でも、光反射防止膜１３０によって反射が防止されるため、上方に透過することができる。これにより、発光素子１０２自体の発光量が増加して発光面からの光強度が向上している。
また、発光素子１０２上には光透過性の、例えばガラスよりなる平板状のカバー１０３が設置され、当該カバー１０３の上面にも光の反射を防止する光反射防止膜１４０が形成されている。この光反射防止膜１４０は、前述した光反射防止膜１３０と同様に、多層反射防止膜（ＥＢＣ：electron beam coating）などからなり、光の反射を防止してカバー１０３を透過する光量を相対的に増大させることができる。そのため、発光素子１０２からの光がカバー１０３を透過して屈折率の大きいガラス製のカバー１０３から屈折率の小さい空気へ進行する過程で全反射することが防止される。これにより、カバー１０３の上方に進行する光の光強度を向上させることができる。
本実施例においては、半導体装置１００から放射される光の強度を高めるために、発光素子１０２の上面に光反射防止膜１３０に形成し、且つカバー１０３の上面にも光反射防止膜１４０を形成した構成例を説明しているが、本発明では、光反射防止膜１３０，１４０の両方でも良いし、あるいは光反射防止膜１３０，１４０の何れか一方のみを形成した構成として良い。また、カバー１０３の上面だけでなく下面にも光反射防止膜を形成する構成とすることにより、例えば、後述する蛍光体膜１０４がガラスよりも屈折率の大きい物質からなる場合には、光の透過率を高めて光強度を向上させることができる。
尚、本実施例では、発光素子１０２が基板１０１に実装される構成について説明しているが、発光素子のみではなく、例えば、受光素子を実装した構成の半導体装置にも本発明を適用することができるのは、勿論である。その場合、光反射防止膜１３０，１４０は、外部から入射された光の反射を防止して受光される光強度を高められる。
さらに、カバー１０３の下面には、蛍光体膜１０４が形成されている。このため、本実施例による半導体装置１００では、蛍光体膜または蛍光体を含む樹脂などが直接発光素子（ＬＥＤ）上に塗布されることがないため、前記発光素子１０２の放熱が良好となり、発光素子の発熱による品質低下の影響が抑制されている。
また、前記蛍光体膜１０４が、前記発光素子１０２からの放熱や紫外線の照射などにより劣化する影響が抑制され、半導体装置を高品質とするとともに長寿命化をはかることが可能となっている。
また、基板１０１には、発光素子１０２を実装する凹部１０１Ｂが形成され、凹部１０１Ｂの周囲がカバー１０３と接合されることで発光素子１０２が基板１０１上に封止される構造となっている。すなわち、基板１０１と前記カバー１０３によって、発光素子１０２が封止される空間が画成される構成となっている。このため、発光素子１０２が封止される空間を、例えば減圧状態としたり、または不活性ガスで満たすことが可能となり、発光素子１０２の品質の維持と長寿命化を図ることが可能となる。
また、基板１０１とカバー１０３とが陽極接合により接続されていると、例えば樹脂などの有機材料により接合される場合にくらべて発光素子１０２が封止される空間が清浄に保持されるため、発光素子１０２の品質が良好となり、好ましい。
また、発光素子１０２が封止される空間（前記凹部１０１Ｂ）には、発光素子１０２とともに発光素子１０２からの発光を反射するリフレクタ１０５が設置されている。このため本実施例による半導体装置１００の発光効率が良好となるように構成されている。
また、発光素子１０２は、例えばＡｕよりなるバンプ（Ａｕスタッドバンプ）１０６上に設置され、当該発光素子１０２は、当該バンプ１０６を介して基板１０１の底面を貫通するように形成されるビアプラグ（貫通配線）１０７と電気的に接続されている。
ビアプラグ１０７の、発光素子１０２が接続される側の反対側には、例えばＮｉ／Ａｕメッキ層よりなる接続層１０８Ａが形成され、さらに当該接続層１０８Ａに半田バンプ１０８が形成されている。すなわち、ビアプラグ１０７が形成されることによって、発光素子１０２と、当該発光素子１０２が封止される空間の外側の接続対象とを、容易に接続することが可能になっている。また、バンプ１０７とビアプラグ１０７の間にも、例えばＮｉ／Ａｕメッキ層よりなる接続層が形成されていてもよいが、本図では図示を省略している。
また、リフレクタ１０５は、基板１０１を貫通するビアプラグ（放熱配線）１１０に接続されているため、当該リフレクタ１０５の放熱性が良好になっている。この場合、当該ビアプラグ１１０は、ビアプラグ１０７と同様の構造で構成される。
例えば、前記ビアプラグ１１０は、バンプ（Ａｕスタッドバンプ）１０９を介して基板１０１の底面を貫通するように形成されるビアプラグ１１０と接続されている。ビアプラグ１１０の、リフレクタ１０５が接続される側の反対側には、例えばＮｉ／Ａｕメッキ層よりなる接続層１１１Ａが形成され、さらに当該接続層１１１Ａに半田バンプ１１１が形成されている。この場合、リフレクタ１０５は、ビアプラグ１１０を介して冷却（放熱）が行われる。また、ビアプラグ１１０（半田バンプ１１１）が、例えばマザーボードなどに接続されて放熱性が良好となるように構成されるとさらに好適である。
また、基板１０１が、例えばＳｉよりなると、基板１０１を微細な形状に加工することが容易となり、好ましい。例えば、Ｓｉはセラミックなどの材料に比べて微細加工が容易である特徴を有している。また、基板１０１がＳｉよりなると、ガラス（ホウケイ酸ガラス）よりなるカバー１０４との間で陽極接合を行うことも可能となる。
また、基板１０１の表面は、酸化膜（シリコン酸化膜）１０１Ａが形成され、例えば当該基板１０１と、ビアプラグ１０７、１１０との間や、バンプ１０６、１０９との間は絶縁されている。
ここで、図２を参照して、発光素子１０２の製造方法の手順について説明する。図２に示されるように、まず、手順１において、所定の厚さを有するサファイアのウェーハを作成する。サファイアは、光の透過性及び耐熱性に優れており、特に青色の発光体に対しては、光が熱に変換されて高温に加熱されても劣化しにくいといった耐久性も有しているのでＬＥＤ基板に適している。
次の手順２において、気相成長法などの成膜形成法を用いてサファイア基板に窒素ガリウム（ＮＧａ）などの化合物による薄膜をエピタキシャル成長させてＰ型半導体、Ｎ型半導体を形成する。
さらに、手順３において、Ｐ型半導体、Ｎ型半導体の夫々に電極を形成する。
次の手順４において、サファイア基板の電極形成面と反対側の面（裏面）に光反射防止膜をコーティングする。例えば、光透過率の良い誘電体膜を多層コーティングした多層反射防止膜（ＥＢＣ：electron beam coating）、あるいはＡＲコ−ティング（anti-reflective coating）と呼ばれる反射防止処理を施して光反射防止膜を形成する。
そして、手順５において、ダイシングによりサファイア基板上に形成された各発光素子毎に切断して個片化する。これで、光反射防止膜１３０が形成された発光素子１０２が得られる。尚、この発光素子１０２は、光反射防止膜１３０の形成面を上面として実装される。
次に、上記の半導体装置１００を製造する製造方法の一例について、図３Ａ〜図３Ｌに基づき、手順を追って説明する。ただし以下の図中、先に説明した部分には同一の参照符号を付し、説明を省略する場合がある。
まず、図３Ａに示す工程において、例えばＳｉよりなる基板１０１をエッチングしてパターニングし、発光素子を設置するための凹部１０１Ｂと、ビアプラグ１０７、１１０を形成するための、基板１０１を貫通するビアホール１０７Ａ，１１０Ａを形成する。
次に、図３Ｂに示す工程において、凹部１０１Ｂの内壁面やビアホール１０７Ａ，１１０Ａの内壁面を含む前記基板１０１の表面に、例えば熱ＣＶＤ法などにより、酸化膜（シリコン酸化膜、または熱酸化膜と呼ぶ場合もある）１０１Ａを形成する。
次に、図３Ｃに示す工程において、例えばＣｕのメッキ法（例えばセミアディティブ法）により、ビアホール１０７Ａ、１１０Ａに、それぞれビアプラグ１０７、１１０を形成する。
次に、図３Ｄに示す工程において、例えばメッキ法により、例えばＮｉ／Ａｕよりなる接続層１０６Ａ，１０９Ａ，１０８Ａ，１１１Ａを形成する。この場合、接続層１０６Ａ，１０９Ａは、それぞれビアプラグ１０７，１１０の凹部１０１Ｂの側に、接続層１０８Ａ，１１１Ａは、それぞれビアプラグ１０７，１１０の凹部１０１Ｂの反対側に形成される。
次に、図３Ｅに示す工程において、接続層１０６Ａ，１０９Ａ上に、それぞれバンプ（Ａｕスタッドバンプ）１０６，１０９を形成する。なお、本図以降では、接続層１０６Ａ，１０９Ａの図示を省略している。
次に、図３Ｆに示す工程において、凹部１０１Ｂの周囲の凸部１０１Ｃの表面の酸化膜１０１Ａを、例えばマスクエッチにより剥離する。本工程によって酸化膜が剥離された部分には後の工程においてガラスよりなるカバーが接合される。
次に、図３Ｇに示す工程において、前述した手順１〜５により光反射防止膜１３０が形成された発光素子１０２を、光反射防止膜１３０の形成面を上面として凹部１０１Ｂに設置する。この場合、例えば熱圧着、または超音波接合などを用いて、発光素子１０２とバンプ１０６を電気的に接合し、バンプ１０６を介して発光素子１０２とビアプラグ１０７が電気的に接続されるように構成する。
次に、図３Ｈに示す工程において、例えばＦｅ、Ｎｉ、Ｃｏなどの合金の表面にＡｇまたはＡｌの反射膜が形成されてなるリフレクタ１０５を、凹部１０１Ｂに設置する。この場合、例えば熱圧着、または超音波接合などを用いて、リフレクタ１０５とバンプ１０９を接合し、バンプ１０９を介してリフレクタ１０５とビアプラグ１１０が接続されるように構成する。
次に、図３Ｉに示す工程において、例えばホウケイ酸ガラスよりなる、透過性を有する平板状のカバー１０３の上面に真空蒸着法などにより光透過率の良い誘電体膜を多層コーティングして光反射防止膜１４０を形成する。さらに、カバー１０３の下面に、蛍光体膜１０４をパターニングして形成する。本実施例による半導体装置の製造方法では、上記のように、平板状のカバー１０３の上下面の夫々に光反射防止膜１４０、蛍光体膜１０４を形成しているため、光反射防止膜１４０、蛍光体膜１０４の膜厚の均一性を良好に保つことができる。そのために半導体装置の発光の強度や発光色の均一性を高めることができる。
また、この場合、カバー１０３と基板１０１とが接合される部分には、蛍光体膜１０４を形成せず、カバー１０３と基板１０１が直接接触するように蛍光体膜がパターニングされることが好ましい。
次に、図３Ｊに示す工程において、カバー１０３と基板１０１を、例えば陽極接合により接合し、発光素子１０２を基板１０１上で封止する構造が形成される。この場合、陽極接合は、カバー１０３と基板１０１との間に高電圧を印加し、カバー１０３と基板１０１を昇温して行う。
上記の陽極接合が行われると、基板を構成するＳｉと、カバーを構成するガラス中の酸素が結合し、接合力が良好で安定した接合が行われる。また、樹脂材料を用いた接合と異なり、発光素子１０２が封止される空間を汚染するようなガス、不純物などが殆ど発生することがない。
次に、図３Ｋに示す工程において、接続層１０８Ａ，１１１Ａにそれぞれ半田バンプ１０８，１１１を形成する。
次に、図３Ｌに示す工程において、基板１０１とカバー１０３をダイシングにより切断し、個片化することで、先に説明した半導体装置１００(図２を参照)が完成する。
上記説明では、発光素子１０２上の光反射防止膜１３０は、個片化の前に形成した場合について説明したが、発光素子１０２を基板１０１に実装後に形成し、パターニングする方法を用いても良い。
また、カバー１０３上の光反射防止膜１４０は、ウェーハレベルパッケージの場合、パッケージ個片化の前に形成してもよいし、個片化後に形成する方法を用いても良い。
また、カバー１０３の上面だけでなく側壁にも光反射防止膜を形成するようにしても良い。その場合は、カバー１０３を切断する際にカバー１０３のみハーフダイシングした後、カバー１０３の側面に誘電体膜を多層コーティングして光反射防止膜を形成するようにしても良い。
また、本発明による半導体装置は、実施例１に記載した構造に限定されず、例えば以下に説明するように、様々に構成することが可能である。
図４は、本発明の実施例２による半導体装置２００を模式的に示した断面図である。図２を参照するに、半導体装置２００は、例えばＳｉよりなる基板２０１に、例えばＬＥＤよりなる発光素子２０２が実装されてなる半導体装置である。発光素子２０２は、サファイア（Ａｌ２Ｏ３）を基材としてＰ層、Ｎ層、電極などが形成されており、その上面には、光の反射を防止する光反射防止膜２３０が形成されている。この光反射防止膜２３０は、例えば、多層反射防止膜（ＥＢＣ：electron beam coating）、あるいはＡＲコ−ティング（anti-reflective coating）と呼ばれる反射防止処理が施され、例えば真空蒸着等により形成された透明な薄膜である。
また、発光素子２０２上には光透過性の、例えばガラスよりなる平板状のカバー２０３が設置され、当該カバー２０３の上面にも光の反射を防止する光反射防止膜２４０が形成されている。この光反射防止膜２４０は、前述した光反射防止膜２３０と同様に、多層反射防止膜（ＥＢＣ：electron beam coating）などからなり、光の反射を防止してカバー１０３を透過する光量を相対的に増大させることができる。そのため、発光素子２０２からの光がカバー２０３を透過して屈折率の大きいガラス製のカバー２０３から屈折率の小さい空気へ進行する過程で全反射することが防止される。これにより、カバー２０３の上方に進行する光の光強度を向上させることができる。
本実施例においては、半導体装置２００から放射される光の強度を高めるために、発光素子２０２の上面に光反射防止膜２３０に形成し、且つカバー２０３の上面にも光反射防止膜２４０を形成した構成例を説明しているが、本発明では、光反射防止膜２３０，２４０の両方でも良いし、あるいは光反射防止膜２３０，２４０の何れか一方のみを形成した構成として良い。また、カバー２０３の上面だけでなく下面にも光反射防止膜を形成する構成とすることにより、例えば、後述する蛍光体膜２０４がガラスよりも屈折率の大きい物質からなる場合には、光の透過率を高めて光強度を向上させることができる。
尚、本実施例では、発光素子２０２が基板２０１に実装される構成について説明しているが、発光素子のみではなく、例えば、受光素子を実装した構成の半導体装置にも本発明を適用することができるのは、勿論である。その場合、光反射防止膜２３０，２４０は、外部から入射された光の反射を防止して受光される光強度を高めることができる。
さらに、当該カバー２０３の下面には蛍光体膜２０４が形成されている。この場合、本実施例による、基板２０１、発光素子２０２、カバー２０３、および蛍光体膜２０４は、実施例１の場合の基板１０１、発光素子１０２、カバー１０３、および蛍光体膜１０４に相当し、本実施例による半導体装置２００は、実施例１の半導体装置１００と同様の効果を有する。
すなわち、半導体装置２００では、蛍光体膜または蛍光体を含む樹脂などが直接発光素子（ＬＥＤ）上に塗布されることがないため、発光素子２０２の放熱が良好となり、発光素子の発熱による品質低下の影響が抑制されている。
また、蛍光体膜２０４が、発光素子２０２からの放熱や紫外線の照射などにより劣化する影響が抑制され、半導体装置を高品質とするとともに長寿命化をはかることが可能となっている。
また、本実施例による半導体装置２００では、略平板状の前記カバー２０３に、前記蛍光体膜が、例えば印刷法により形成されているため、蛍光体膜の膜厚の均一性が良好である特徴を有している。すなわち、本実施例による半導体装置２００では、平板状の前記カバー２０３に蛍光体膜２０４を形成しているため、例えば印刷法などを用いて、蛍光体膜２０４を膜厚の均一性を良好に形成することができる。さらに、本実施例による半導体装置では、前記発光素子２０２の側面に蛍光体膜を形成する必要がなく、そのために発光の強度や発光色の均一性が良好である特徴を有する。
また、発光素子２０２は、例えばＡｕよりなるバンプ（Ａｕスタッドバンプ）２０６上に設置され、当該発光素子２０２は、当該バンプ２０６を介して基板２０１の底面を貫通するように形成されるビアプラグ（貫通配線）２０７と電気的に接続されている。
ビアプラグ２０７の、発光素子２０２が接続される側の反対側には、例えばＮｉ／Ａｕメッキ層よりなる接続層２０８Ａが形成され、さらに当該接続層２０８Ａに半田バンプ２０８が形成されている。すなわち、ビアプラグ２０７が形成されることによって、発光素子２０２と、当該発光素子２０２が封止される空間の外側の接続対象とを、容易に接続することが可能になっている。また、バンプ２０７とビアプラグ２０７の間にも、例えばＮｉ／Ａｕメッキ層よりなる接続層が形成されていてもよいが、本図では図示を省略している。
また、基板２０１の表面は、酸化膜（シリコン酸化膜）２０１Ａが形成され、例えば当該基板２０１と、ビアプラグ２０７との間や、バンプ２０６との間は絶縁されている。
本実施例による半導体装置２００の場合、実施例１の半導体装置１００と以下の点で相違しており、本実施例特有の効果を有している。
本実施例による半導体装置２００は、発光素子２０２からの発光を反射するリフレクタ２０５（前記リフレクタ１０５に相当）を有するとともに、当該リフレクタ２０５が、基板２０１およびカバー２０３とともに、発光素子２０２を封止する封止空間２０１Ｂを画成している。
この場合、リフレクタ２０５の一端は、基板２０１上に形成された、例えばＡｕよりなる接合層２１０により当該基板１０１に接合される。また、リフレクタ２０５の他の一端は、例えばＡｕよりなる接合層２０９により、カバー２０３に接合されている。すなわち、リフレクタ２０３が、基板１０１、およびカバー２０４の双方と接合されることで、発光素子２０２が封止される封止空間２０１Ｂが形成されている。
このため、封止空間２０１Ｂを、例えば減圧状態としたり、または不活性ガスで満たすことが可能となり、発光素子２０２の品質の維持と長寿命化を図ることが可能となっている。
また、基板２０１に、実施例１に記載したビアプラグ１１０に相当する放熱配線を形成し、リフレクタ２０５に接続することで、当該リフレクタ２０５の放熱性が良好となる構造（実施例１と同様の構造）としてもよい。
本実施例による半導体装置２００では、基板２０１の構造（形状）が基板１０１に比べて単純であり、当該基板２０１の加工が容易となる特徴を有している。また、リフレクタが外気に曝される構造であるため、半導体装置１００と比べるとさらに放熱性が良好であるメリットがある。
次に、上記の半導体装置２００を製造する製造方法の一例について、図５Ａ〜図５Ｍに基づき、手順を追って説明する。ただし以下の図中、先に説明した部分には同一の参照符号を付し、説明を省略する場合がある。
まず、図５Ａに示す工程において、例えばＳｉよりなる基板２０１をエッチングしてパターニングし、ビアプラグ２０７を形成するための、基板２０１を貫通するビアホール２０７Ａを形成する。
次に、図５Ｂに示す工程において、ビアホール２０７Ａの内壁面を含む基板２０１の表面に、例えば熱ＣＶＤ法などにより、酸化膜（シリコン酸化膜、または熱酸化膜とよぶ場合もある）２０１Ａを形成する。
次に、図５Ｃに示す工程において、例えばＣｕのメッキ法（例えばセミアディティブ法）により、ビアホール２０７Ａにビアプラグ２０７を形成する。
次に、図５Ｄに示す工程において、ビアプラグ２０７に対して、例えばメッキ法により、例えばＮｉ／Ａｕよりなる接続層２０６Ａ，２０８Ａを形成する。この場合、ビアプラグ２０７に対して、接続層２０６Ａは後の工程で発光素子が実装される第１の側に、接続層２０８Ａは当該第１の側の反対側の第２の側に形成される。また、基板２０１の第１の側には、後の工程においてリフレクタを接合するための、例えばＡｕよりなる接合層２１０をスパッタリング法またはメッキ法などにより、形成する。なお、本図以降では、接続層２０６Ａ，２０９Ａの図示を省略している。
次に、図５Ｅに示す工程において、前記接続層２０６Ａ上に、バンプ（Ａｕスタッドバンプ）２０６を形成する。
次に、図５Ｆに示す工程において、例えばＬＥＤよりなる発光素子２０２を、基板２０１上に設置する。この場合、例えば熱圧着、または超音波接合などを用いて、前述した手順１〜５により光反射防止膜２３０が形成された発光素子２０２とバンプ２０６を電気的に接合し、バンプ２０６を介して発光素子２０２とビアプラグ２０７が電気的に接続されるように構成する。
次に、図５Ｇに示す工程において、基板２０１をダイシングにより切断し、発光素子２０２が実装された基板２０１を個片化する。
次に、図５Ｈに示す工程において、例えばホウケイ酸ガラスよりなる、平板状のカバー２０３の上面に、例えば、真空蒸着法により光透過率の良い誘電体膜を多層コーティングして光反射防止膜２４０を形成する。さらに、カバー２０３の下面に、蛍光体膜２０４をパターニングして形成する。本実施例による半導体装置の製造方法では、上記のように、平板状のカバー２０３の上下面の夫々に光反射防止膜２４０、蛍光体膜２０４を形成しているため、光反射防止膜２４０、蛍光体膜２０４の膜厚の均一性を良好に保つことができる。そのために半導体装置２００の発光の強度や発光色の均一性を高めることができる。
次に、図５Ｉに示す工程において、カバー２０３に対して、後の工程においてリフレクタ２０９が接合されるための、例えばＡｕよりなる接合層２０９を、例えばスパッタリング法により、形成する。
次に、図５Ｊに示す工程において、例えばＦｅ、Ｎｉ、Ｃｏなどの合金の表面にＡｇまたはＡｌの反射膜が形成されてなるリフレクタ２０５の上端を、接合層２０９に接合する。この場合、例えば熱圧着、または超音波接合などを用いて、リフレクタ２０５と接合層２０９を接合する。
次に、図５Ｋに示す工程において、カバー２０３に接合されたリフレクタ２０５の下端と、発光素子２０２が実装された基板２０１とを接合する。この場合、例えば熱圧着、または超音波接合などを用いて、リフレクタ２０５と接合層２１０を接合する。このようにして、発光素子２０２が封止される封止空間２０１Ｂが形成され、基板２０１上で発光素子２０２が封止される。
次に、図５Ｌに示す工程において、接続層２０８Ａに半田バンプ２０８を形成する。
次に、図５Ｍに示す工程において、カバー２０３をダイシングにより切断し、個片化することで、先に説明した半導体装置２００（図４参照）を形成することができる。
本実施例より製造される半導体装置２００は、基板２０１の構造（形状）が実施例１の基板１０１に比べて単純であるとともに、リフレクタが外気に曝される構造であるため、実施例１の半導体装置１００と比べるとさらに放熱性が良好である特徴を有している。
図６は実施例３の半導体装置を示す図である。図６に示されるように、半導体装置３００は、基板３０１上に発光素子３０２が接着層３２０を介して固着される。発光素子３０２の上面には、光反射防止膜３３０が形成されている。
基板３０１は、上面から下面に貫通するビアプラグ３０７が形成されており、ビアプラグ３０７の下端が基板３０１の下面に形成された配線パターン３０８に電気的に接続されている。さらに、ビアプラグ３０７の上端は、発光素子３０２の電極（図示せず）にボンディングワイヤ３２２を介して接続される。
また、発光素子３０２が実装された基板３０１の上面には、例えばホウケイ酸ガラスよりなる、半球面形状のカバー３０３が接合層３１０を介して接合されている。このカバー３０３は、内側も半球面形状に形成されており、外周面には光反射防止膜３４０が形成され、内周面には蛍光体膜３０４が形成されている。
上記光反射防止膜３３０，３４０は、前述した実施例１，２と同様に、例えば、真空蒸着法などにより光透過率の良い誘電体膜を多層コーティングして形成された透明膜である。従って、この光反射防止膜３３０，３４０は、前述した実施例１，２と同様に、多層反射防止膜（ＥＢＣ：electron beam coating）などからなり、光の反射を防止して発光素子３０２、カバー３０３を透過する光量を相対的に増大させることができる。そのため、発光素子３０２からの光がカバー３０３を透過して屈折率の大きいガラス製のカバー３０３から屈折率の小さい空気へ進行する過程で全反射することが防止される。これにより、カバー３０３から外部に進行する光の光強度を向上させることができる。
本実施例においては、半導体装置３００から放射される光の強度を高めるために、発光素子３０２の上面に光反射防止膜３３０に形成し、且つカバー３０３の上面にも光反射防止膜３４０を形成した構成例を説明しているが、本発明では、光反射防止膜３３０，３４０の両方でも良いし、あるいは光反射防止膜３３０，３４０の何れか一方のみを形成した構成として良い。また、半球面形状とされたカバー３０３の外周面だけでなく内周面にも光反射防止膜を形成する構成とすることにより、例えば、蛍光体膜３０４がガラスよりも屈折率の大きい物質からなる場合には、光の透過率を高めて光強度を向上させることができる。
尚、本実施例では、発光素子３０２が基板３０１に実装される構成について説明しているが、発光素子のみではなく、例えば、受光素子を実装した構成の半導体装置にも本発明を適用することができるのは、勿論である。その場合、光反射防止膜３３０，３４０は、外部から入射された光の反射を防止して受光される光強度を高めることができる。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
尚、上記実施例では、ＬＥＤよりなる発光素子を例に挙げて説明したが、これに限らず、ＬＥＤ以外の発光素子が実装された半導体装置にも適用できるのは言うまでもない。
また、上記実施例では、真空蒸着法を用いた多層反射防止膜（ＥＢＣ：electron beam coating）やＡＲコ−ティング（anti-reflective coating）と呼ばれる反射防止処理により光反射防止膜が形成される場合について説明したが、これに以外の薄膜形成方法を用いて光反射防止膜を形成しても良いのは勿論である。
また、上記実施例では、発光素子を封止するカバーが平板状のものと半球形状のものを一例として挙げたが、カバーの形状は、これに限らず、例えば、凸レンズ状のものやあるいは有底円筒形状のもの等でも良いのは勿論である。
本発明の実施例１による半導体装置を示す図である。 発光素子１０２の製造方法の手順を示す図である。 図１の半導体装置の製造方法を示す図（その１）である。 図１の半導体装置の製造方法を示す図（その２）である。 図１の半導体装置の製造方法を示す図（その３）である。 図１の半導体装置の製造方法を示す図（その４）である。 図１の半導体装置の製造方法を示す図（その５）である。 図１の半導体装置の製造方法を示す図（その６）である。 図１の半導体装置の製造方法を示す図（その７）である。 図１の半導体装置の製造方法を示す図（その８）である。 図１の半導体装置の製造方法を示す図（その９）である。 図１の半導体装置の製造方法を示す図（その１０）である。 図１の半導体装置の製造方法を示す図（その１１）である。 図１の半導体装置の製造方法を示す図（その１２）である。 実施例２による半導体装置を示す図である。 図４の半導体装置の製造方法を示す図（その１）である。 図４の半導体装置の製造方法を示す図（その２）である。 図４の半導体装置の製造方法を示す図（その３）である。 図４の半導体装置の製造方法を示す図（その４）である。 図４の半導体装置の製造方法を示す図（その５）である。 図４の半導体装置の製造方法を示す図（その６）である。 図４の半導体装置の製造方法を示す図（その７）である。 図４の半導体装置の製造方法を示す図（その８）である。 図４の半導体装置の製造方法を示す図（その９）である。 図４の半導体装置の製造方法を示す図（その１０）である。 図４の半導体装置の製造方法を示す図（その１１）である。 図４の半導体装置の製造方法を示す図（その１２）である。 図４の半導体装置の製造方法を示す図（その１３）である。 実施例３による半導体装置を示す図である。
符号の説明
１００，２００，３００ 半導体装置
１０１，２０１，３０１ 基板
１０２，２０２，３０２ 発光素子
１０３，２０３，３０３ カバー
１０４，２０４，３０４ 蛍光体膜
１０５，２０５ リフレクタ
１３０，１４０，２３０，２４０，３３０，３４０ 光反射防止膜

Claims (10)

  1. 基板に光機能素子が実装されてなる半導体装置であって、
    前記光機能素子上には光透過性を有するカバーが設置され、
    少なくとも前記カバーまたは前記光機能素子の何れかに光の反射を防止する光反射防止膜が形成されていることを特徴とする半導体装置。
  2. 前記カバーは、少なくともおもて面及び裏面の何れかに前記光反射防止膜が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記光反射防止膜は、誘電体膜を多層コーティングして形成された透明膜であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記光機能素子は、光を発光する発光素子であり、
    前記発光素子の側面を囲むように光を反射するリフレクタが配置されていることを特徴とする請求項１乃至３の何れかに記載の半導体装置。
  5. 前記光機能素子は、前記基板の凹部に実装され、前記凹部が前記カバーと前記基板が接合されて封止されていることを特徴とする請求項４に記載の半導体装置。
  6. 基板上に光機能素子を実装する工程と、
    前記基板上に設置された前記光機能素子を、光透過性を有するカバーを用いて封止する工程と、
    少なくとも前記カバーまたは前記光機能素子の何れかに光反射防止膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 前記光反射防止膜は、誘電体膜を多層コーティングして形成された透明膜であることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記基板は、前記光機能素子を実装する凹部が形成され、
    前記凹部の開口は、前記カバーを用いて封止されていることを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記光機能素子は、光を発光する発光素子であり、
    前記発光素子の側面を囲むように光を反射するリフレクタを配置する工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
  10. 前記リフレクタの上端を前記カバーに接合する工程と、
    前記リフレクタの下端を前記光機能素子が載置された領域の周囲に接合して前記光機能素子が実装された空間を封止する工程と、
    を有することを特徴とする請求項９に記載の半導体装置の製造方法。
JP2006025649A 2006-02-02 2006-02-02 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP4996101B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006025649A JP4996101B2 (ja) 2006-02-02 2006-02-02 半導体装置及び半導体装置の製造方法
EP07002224A EP1816687A2 (en) 2006-02-02 2007-02-01 Semiconductor device and method of manufacturing semiconductor device
US11/700,761 US7825423B2 (en) 2006-02-02 2007-02-01 Semiconductor device and method of manufacturing semiconductor device
TW096103824A TW200805707A (en) 2006-02-02 2007-02-02 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006025649A JP4996101B2 (ja) 2006-02-02 2006-02-02 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007208041A true JP2007208041A (ja) 2007-08-16
JP2007208041A5 JP2007208041A5 (ja) 2008-12-25
JP4996101B2 JP4996101B2 (ja) 2012-08-08

Family

ID=38038555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006025649A Expired - Fee Related JP4996101B2 (ja) 2006-02-02 2006-02-02 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7825423B2 (ja)
EP (1) EP1816687A2 (ja)
JP (1) JP4996101B2 (ja)
TW (1) TW200805707A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2058872A2 (en) 2007-11-06 2009-05-13 Shinko Electric Industries Co., Ltd. Semiconductor package
JP2009111082A (ja) * 2007-10-29 2009-05-21 Shinko Electric Ind Co Ltd パッケージ用シリコン基板
JP2010539715A (ja) * 2007-09-21 2010-12-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射放出コンポーネント
KR20120013548A (ko) * 2010-08-05 2012-02-15 엘지이노텍 주식회사 발광 소자 패키지
WO2012124473A1 (ja) * 2011-03-15 2012-09-20 京セラ株式会社 発光装置
JP2012227268A (ja) * 2011-04-18 2012-11-15 Seiko Instruments Inc ガラス封止型パッケージの製造方法、及び光学デバイス
JP2012529185A (ja) * 2009-06-02 2012-11-15 ブリッジラックス インコーポレイテッド 屈折要素を有する光源
JP2013004901A (ja) * 2011-06-21 2013-01-07 Nippon Kasei Chem Co Ltd Ｌｅｄデバイス
KR20130124719A (ko) * 2012-05-07 2013-11-15 삼성전자주식회사 발광소자
JP2014027208A (ja) * 2012-07-30 2014-02-06 Nichia Chem Ind Ltd 発光装置とその製造方法
JP2015057826A (ja) * 2013-09-16 2015-03-26 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2021511040A (ja) * 2018-01-29 2021-05-06 フィリップ・モーリス・プロダクツ・ソシエテ・アノニム エアロゾル発生システム用照明ユニット
WO2023042461A1 (ja) * 2021-09-14 2023-03-23 ソニーグループ株式会社 半導体発光デバイス
US11758948B2 (en) 2018-01-29 2023-09-19 Altria Client Services Llc Lighting unit for aerosol-generating systems

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883075B1 (ko) * 2007-03-02 2009-02-10 엘지전자 주식회사 전계발광소자
EP2048717A1 (en) * 2007-10-10 2009-04-15 Unity Opto Technology Co., Ltd. Structure of light-emitting diode
JP2010074117A (ja) * 2007-12-07 2010-04-02 Panasonic Electric Works Co Ltd 発光装置
KR100998009B1 (ko) * 2008-03-12 2010-12-03 삼성엘이디 주식회사 발광 다이오드 패키지 및 그 제조 방법
JP5341915B2 (ja) * 2008-03-28 2013-11-13 パナソニック株式会社 樹脂成型品、半導体発光光源、照明装置及び樹脂成型品の製造方法
DE102008025491A1 (de) * 2008-05-28 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Leiterplatte
US8058669B2 (en) * 2008-08-28 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode integration scheme
JP2010135488A (ja) * 2008-12-03 2010-06-17 Toshiba Corp 発光装置及びその製造方法
DE102009005547A1 (de) * 2009-01-20 2010-07-29 R. Stahl Schaltgeräte GmbH Gekapselte Leuchtdiodenanordnung
KR101064026B1 (ko) * 2009-02-17 2011-09-08 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
JP5327042B2 (ja) * 2009-03-26 2013-10-30 豊田合成株式会社 Ｌｅｄランプの製造方法
US8624491B2 (en) * 2010-07-22 2014-01-07 Kyocera Corporation Light emitting device
TW201310126A (zh) * 2011-08-18 2013-03-01 Hon Hai Prec Ind Co Ltd 發光裝置
CN103050583A (zh) * 2011-10-14 2013-04-17 展晶科技(深圳)有限公司 发光二极管的封装方法
DE102013104240B4 (de) 2013-04-26 2015-10-22 R. Stahl Schaltgeräte GmbH Explosionsgeschützte Anordnung elektrischer und/oder elektronischer Bauelemente
DE102013111374A1 (de) * 2013-10-15 2015-04-16 R. Stahl Schaltgeräte GmbH Explosionsgeschützte Anordnung für elektrische und/oder elektronische Bauelemente
CN104124324B (zh) * 2014-08-06 2017-03-01 华中科技大学 一种led封装玻璃及其制备方法和应用
US10681777B2 (en) * 2016-04-01 2020-06-09 Infineon Technologies Ag Light emitter devices, optical filter structures and methods for forming light emitter devices and optical filter structures
US10347814B2 (en) 2016-04-01 2019-07-09 Infineon Technologies Ag MEMS heater or emitter structure for fast heating and cooling cycles
US10559723B2 (en) * 2017-08-25 2020-02-11 Rohm Co., Ltd. Optical device
US11178392B2 (en) * 2018-09-12 2021-11-16 Apple Inc. Integrated optical emitters and applications thereof
WO2020163139A2 (en) 2019-02-04 2020-08-13 Apple Inc. Vertical emitters with integral microlenses
JP7239840B2 (ja) 2020-08-31 2023-03-15 日亜化学工業株式会社 発光装置の製造方法
CN114864796A (zh) * 2022-07-05 2022-08-05 至芯半导体(杭州)有限公司 一种紫外器件封装结构及制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4846288A (ja) * 1971-10-13 1973-07-02
JPS62110995U (ja) * 1985-12-28 1987-07-15
JPH06350132A (ja) * 1993-06-08 1994-12-22 Victor Co Of Japan Ltd 半導体発光素子アレイ
JP2003110146A (ja) * 2001-07-26 2003-04-11 Matsushita Electric Works Ltd 発光装置
WO2004001862A1 (ja) * 2002-06-19 2003-12-31 Sanken Electric Co., Ltd. 半導体発光装置及びその製法並びに半導体発光装置用リフレクタ
WO2005106926A2 (en) * 2004-04-26 2005-11-10 Gelcore Llc Light emitting diode component
WO2006005062A2 (en) * 2004-06-30 2006-01-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
JP4280050B2 (ja) * 2002-10-07 2009-06-17 シチズン電子株式会社 白色発光装置
KR101280003B1 (ko) * 2002-12-25 2013-07-05 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 발광소자장치, 수광소자장치, 광학장치, 플루오르화물 결정, 플루오르화물 결정의 제조방법 및 도가니
KR20040092512A (ko) * 2003-04-24 2004-11-04 (주)그래픽테크노재팬 방열 기능을 갖는 반사판이 구비된 반도체 발광장치
EP1484802B1 (en) * 2003-06-06 2018-06-13 Stanley Electric Co., Ltd. Optical semiconductor device
JP4138586B2 (ja) * 2003-06-13 2008-08-27 スタンレー電気株式会社 光源用ｌｅｄランプおよびこれを用いた車両用前照灯
US7560820B2 (en) * 2004-04-15 2009-07-14 Saes Getters S.P.A. Integrated getter for vacuum or inert gas packaged LEDs
DE102005042778A1 (de) * 2004-09-09 2006-04-13 Toyoda Gosei Co., Ltd., Nishikasugai Optische Festkörpervorrichtung
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
US7798678B2 (en) * 2005-12-30 2010-09-21 3M Innovative Properties Company LED with compound encapsulant lens
US7521728B2 (en) * 2006-01-20 2009-04-21 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed reflectors and methods of forming the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4846288A (ja) * 1971-10-13 1973-07-02
JPS62110995U (ja) * 1985-12-28 1987-07-15
JPH06350132A (ja) * 1993-06-08 1994-12-22 Victor Co Of Japan Ltd 半導体発光素子アレイ
JP2003110146A (ja) * 2001-07-26 2003-04-11 Matsushita Electric Works Ltd 発光装置
WO2004001862A1 (ja) * 2002-06-19 2003-12-31 Sanken Electric Co., Ltd. 半導体発光装置及びその製法並びに半導体発光装置用リフレクタ
WO2005106926A2 (en) * 2004-04-26 2005-11-10 Gelcore Llc Light emitting diode component
WO2006005062A2 (en) * 2004-06-30 2006-01-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539715A (ja) * 2007-09-21 2010-12-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射放出コンポーネント
JP2009111082A (ja) * 2007-10-29 2009-05-21 Shinko Electric Ind Co Ltd パッケージ用シリコン基板
US7989927B2 (en) 2007-10-29 2011-08-02 Shinko Electric Industries Co., Ltd. Silicon substrate for package
US8106484B2 (en) 2007-10-29 2012-01-31 Shinko Electric Industries Co., Ltd. Silicon substrate for package
US7960820B2 (en) 2007-11-06 2011-06-14 Shinko Electric Industries Co., Ltd. Semiconductor package
EP2058872A2 (en) 2007-11-06 2009-05-13 Shinko Electric Industries Co., Ltd. Semiconductor package
JP2012529185A (ja) * 2009-06-02 2012-11-15 ブリッジラックス インコーポレイテッド 屈折要素を有する光源
KR101714042B1 (ko) * 2010-08-05 2017-03-08 엘지이노텍 주식회사 발광 소자 패키지
KR20120013548A (ko) * 2010-08-05 2012-02-15 엘지이노텍 주식회사 발광 소자 패키지
WO2012124473A1 (ja) * 2011-03-15 2012-09-20 京セラ株式会社 発光装置
JP2012227268A (ja) * 2011-04-18 2012-11-15 Seiko Instruments Inc ガラス封止型パッケージの製造方法、及び光学デバイス
JP2013004901A (ja) * 2011-06-21 2013-01-07 Nippon Kasei Chem Co Ltd Ｌｅｄデバイス
KR20130124719A (ko) * 2012-05-07 2013-11-15 삼성전자주식회사 발광소자
KR101887942B1 (ko) * 2012-05-07 2018-08-14 삼성전자주식회사 발광소자
US9324925B2 (en) 2012-07-30 2016-04-26 Nichia Corporation Light emitting device having a metal film extending from the first electrode
JP2014027208A (ja) * 2012-07-30 2014-02-06 Nichia Chem Ind Ltd 発光装置とその製造方法
JP2015057826A (ja) * 2013-09-16 2015-03-26 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2021511040A (ja) * 2018-01-29 2021-05-06 フィリップ・モーリス・プロダクツ・ソシエテ・アノニム エアロゾル発生システム用照明ユニット
US11758948B2 (en) 2018-01-29 2023-09-19 Altria Client Services Llc Lighting unit for aerosol-generating systems
JP7376484B2 (ja) 2018-01-29 2023-11-08 フィリップ・モーリス・プロダクツ・ソシエテ・アノニム エアロゾル発生システム用照明ユニット
WO2023042461A1 (ja) * 2021-09-14 2023-03-23 ソニーグループ株式会社 半導体発光デバイス

Also Published As

Publication number Publication date
JP4996101B2 (ja) 2012-08-08
EP1816687A2 (en) 2007-08-08
US7825423B2 (en) 2010-11-02
US20070194712A1 (en) 2007-08-23
TW200805707A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
JP4996101B2 (ja) 半導体装置及び半導体装置の製造方法
JP5209177B2 (ja) 半導体装置および半導体装置の製造方法
US10998479B2 (en) Light emitting diode
US8017956B2 (en) Semiconductor light emitting device
CN111129255B (zh) 发光二极管
JP2006253298A (ja) 半導体発光素子及び半導体発光装置
JP2009267418A (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
JP2005268323A (ja) 半導体発光装置
JP5034342B2 (ja) 発光装置
JP2008166661A (ja) 半導体発光装置
EP4141972A1 (en) Unit pixel having light-emitting devices, and display device
KR20190010988A (ko) 자동차 헤드램프용 발광 다이오드
KR20180095426A (ko) 측면 반사층을 갖는 발광 다이오드
KR20230018371A (ko) 유닛 픽셀 및 디스플레이 장치
KR20180059157A (ko) 복수의 파장변환기를 가지는 발광 다이오드
JP2010278316A (ja) 発光装置
JP2010278151A (ja) 発光装置
CN215896431U (zh) 单元像素及显示器装置
CN215933632U (zh) 单元像素及显示装置
CN116210094A (zh) 高效率发光元件、包括该发光元件的单元像素及包括该单元像素的显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4996101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees