JP2007158367A - マルチチップ実装法、接着剤付チップ連及び接着剤付チップの製造方法 - Google Patents

マルチチップ実装法、接着剤付チップ連及び接着剤付チップの製造方法 Download PDF

Info

Publication number
JP2007158367A
JP2007158367A JP2007012617A JP2007012617A JP2007158367A JP 2007158367 A JP2007158367 A JP 2007158367A JP 2007012617 A JP2007012617 A JP 2007012617A JP 2007012617 A JP2007012617 A JP 2007012617A JP 2007158367 A JP2007158367 A JP 2007158367A
Authority
JP
Japan
Prior art keywords
chip
adhesive
electrode
electrodes
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007012617A
Other languages
English (en)
Other versions
JP4574631B2 (ja
Inventor
Isao Tsukagoshi
功 塚越
Koji Kobayashi
宏治 小林
Kazuya Matsuda
和也 松田
Naoki Fukushima
直樹 福嶋
Nobukazu Koide
遵一 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2007012617A priority Critical patent/JP4574631B2/ja
Publication of JP2007158367A publication Critical patent/JP2007158367A/ja
Application granted granted Critical
Publication of JP4574631B2 publication Critical patent/JP4574631B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101Chamber
    • H01L2224/7511High pressure chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83209Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 サイズの異なるチップを基板の電極面に配置し、一度に実装することができる効率のよいMCM(マルチチップモジュール)の製造が可能なマルチチップ実装法、接着剤付チップ連及び接着剤付チップの製造方法を提供する。
【解決手段】下記工程よりなるチップサイズの異なるマルチチップ実装法、(1)セパレータ上に形成してなるチップサイズより大きな硬化性材料からなる接着剤層をチップの電極面に接触させ、チップの背面より硬化剤の活性温度以下で加熱してチップサイズに沿った接着剤層の凝集力低下ラインを形成し、チップと略同一大きさの接着剤層をセパレータより剥離してチップに転着させ複数の接着剤付チップを得る工程、(2)複数の接続すべき接着剤付チップの電極と基板の電極を対向させて位置合わせする工程、(3)複数の電極の位置合わせを終了したチップの電極と基板の電極を、接続すべき電極間で硬化剤の活性温度以上で加熱圧着し、同一基板に複数のチップの電気的接続を得る工程。
【選択図】 図1

Description

本発明は基板へのマルチチップ実装法、接着剤付チップ連及び接着剤付チップの製造方法に関する。
半導体チップや電子部品の小型薄型化に伴い、これらに用いる回路や電極は高密度、高精細化している。このような微細電極の接続は、半田による接続が難しいため、最近では接着剤を用いる方法が多用されるようになってきた。この場合、接着剤中に導電粒子を配合し圧着して接着剤の厚み方向に電気的接続を得るもの(例えば特開昭55−104007号公報)と、導電粒子を用いないで接続時に圧着して電極面の微細凹凸の直接接触により電気的接続を得るもの(例えば特開昭60−262430号公報)がある。これらの接着剤を用いた接続方式は、比較的低温で接続が可能であり、接続部はフレキシブルなことから信頼性に優れ、加えてフィルム状もしくはテープ状接着剤を用いた場合、一定厚みの長尺状で供給可能なことから実装ラインの自動化が図れ、あるいは加熱加圧といった簡単な工程でチップと基板の電極の電気的接続に加え両者を接着接合し機械的な固定が同時に得られること等から注目されている。近年、上記方式を発展させて多数のチップ類を、比較的小形の基板に高密度に実装するマルチチップモジュ−ル(MCM)が注目されている。この場合、まず接着剤層を基板に形成した後、セパレータのある場合にはこれを剥離し、次いで基板電極とチップ電極を対向配置して位置合わせし接着接合することが一般的である。接着剤層をチップ側に形成することは、基板に比べて小さなチップ面積に形成する必要性から装置的に複雑となるため検討が進んでいない。MCMに用いるチップ類としては、半導体チップ、能動素子、受動素子、抵抗、コンデンサなどの多種類(以下チップ類と称す)がある。
特開昭55−104007号公報 特開昭60−262430号公報 特公昭61−27902号公報 特公平4−30742号公報 特開昭63−276237号公報 特開平2−199847号公報
MCMに用いるチップ類は多種類であり、それに応じてチップサイズ(面積、高さ)は多くの種類となる。そのため基板への接続の際、接着剤層の基板への形成法や、基板との熱圧着法などで従来にない問題が生じている。すなわち接着剤がフィルム状の場合、接着剤の幅(テープ幅)はチップサイズ毎に異なるものが必要である。しかしながら、MCMは小形基板に高密度に複数のチップ類を実装するため、実装時のスペ−スが少なく多種類のテープ幅の採用は困難である。また、テープ幅が多品種となり材料管理が大変なことや、実装装置もテープ幅毎に駆動、圧着、巻取りなどの各装置が必要なため大掛かりとなり、設置スペ−スが大きくなることや高価となる等の不都合を生じる。そのため、接着剤層を基板の全面に形成した後、各種サイズのチップを実装することが試みられている(特公昭61−27902号公報)が、非接続部の残余接着剤の除去処理が面倒なことに加え、接着剤層を実装部以外に過剰に用いるため、コストアップを招く欠点がある。また、基板の全面に接着剤が形成されているので、接続時の熱が隣接するチップ搭載部に影響するため、例えば熱硬化型接着剤の反応が促進されて隣接部のチップ搭載前の接着剤が使用不能な状態になったり、チップ搭載後も接続温度による接着剤の軟化による隣接チップの接続不良を招きやすい。これはまた、チップ搭載後の不良チップの除去の際にもいえ、熱硬化型接着剤の反応により不良チップは剥がし難く接着剤の除去が困難である。他方、チップと略同一大きさの接着剤層を形成する試みとして、ウェハ状態で接着剤層を形成しフルダイシングする試みが、例えば特公平4−30742号公報に見られるが、この場合もチップの種類毎に異なる多種類のウェハを接着剤付で準備することは、接着剤の保存性に寿命があることや工程管理が複雑である等の欠点を有している。またチップの突起電極(バンプともいう)の頂上部の先端のみに接着剤を形成し接続可能なピッチを向上する試みが特開昭63−276237号公報や特開平2−199847号公報等に見られるが、これらはいずれも突起電極の頂上部のみに接着剤を形成するものであり、基板との接着面積が突起電極の近傍のみであり接着力が弱く接続信頼性も不十分である。この対策として突起電極の頂上部以外に接着剤を形成するには、アンダーフィル材を注入するなどの手段が別途必要なため工程が増加しコスト高となる。さらにチップ高さの異なる場合や基板の両面に実装する場合、従来一般的に行われていた平行設置された金型を圧締するプレス法や、平行設置された加圧ロール法などでは、加熱加圧が均一に行われず、微細電極の接続が不可能である。
本発明は上記欠点に鑑みなされたもので、新しいマルチチップ実装法、接着剤付チップ連及び接着剤付チップの製造方法を提供するものである。
本発明は、[1]下記工程よりなるチップサイズの異なるマルチチップ実装法
(1)セパレータ上に形成してなるチップサイズより大きな硬化性材料からなる接着剤層をチップの電極面に接触させ、チップの背面より硬化剤の活性温度以下で加熱してチップサイズに沿った接着剤層の凝集力低下ラインを形成し、チップと略同一大きさの接着剤層をセパレータより剥離してチップに転着させ複数の接着剤付チップを得る工程、
(2)複数の接続すべき接着剤付チップの電極と基板の電極を対向させて位置合わせする工程、
(3)複数の電極の位置合わせを終了したチップの電極と基板の電極を、接続すべき電極間で硬化剤の活性温度以上で加熱圧着し、同一基板に複数のチップの電気的接続を得る工程に関する。
また、本発明は、[2] 下記工程よりなるチップサイズの異なるマルチチップ実装法
(1)セパレータ上に形成してなるチップサイズより大きな硬化性材料からなる接着剤層をチップの電極面に接触させ、チップの背面より硬化剤の活性温度以下で加熱してチップサイズに沿った接着剤層の凝集力低下ラインを形成し、チップと略同一大きさの接着剤層をセパレータより剥離してチップに転着させ複数の接着剤付チップを得る工程、
(2)複数の接続すべき接着剤付チップの電極と基板の電極を対向させて位置合わせする工程、
(3)複数の電極の位置合わせを終了したチップの電極と基板の電極を、接着剤の反応率が30%以下となるよう接続すべき電極間で硬化剤の活性温度以上で加熱圧着し、電極間の電気的接続を検査する工程、
(4)検査し、不良の場合、チップを剥離し、新規のチップで同様の接続を行う工程、
(5)電気的接続を検査したチップの電極と基板の電極を、接続すべき電極間で硬化剤の活性温度以上で加熱圧着し、同一基板に複数のチップの電気的接続を得る工程に関する。
また、本発明は、[3] セパレータから剥離可能に形成されたフィルム状接着剤に、基板への搭載順にセパレータ上に間隔をおいて独立した複数のチップがその電極形成面の全面をチップサイズにほぼ等しい接着剤が形成された前記接着剤により貼着してなる接着剤付チップ連。
また、本発明は、[4] セパレータ上に形成してなるチップサイズより大きな硬化性材料からなる接着剤層とセパレータの接着剤層の反対面にクッション層を設け、前記接着剤層をチップの電極面に接触させ、チップの背面より硬化剤の活性温度以下で、加熱してチップサイズに沿った接着剤層の凝集力低下ラインを形成し、チップと略同一大きさの接着剤層をセパレータより剥離してチップに転着させることを特徴とする接着剤付チップの製造方法に関する。
本発明によれば、チップサイズの異なるチップの電極面に正確に接着剤を形成することが出来るとともに、サイズの異なる複数のチップを一度に実装することができるので、効率よくMCMの製造が可能になった。
以下本発明を、実施例を示した図面を参照しながら説明する。図1は、本発明の一実施例を説明する断面模式図である。図1(a)は熱圧着装置の一部であり、例えば吸着等でチップ1を固定可能な加熱ヘッド2と、定盤3の間に、接着剤層4とセパレータ5からなる接着テープ6が存在する。ここに接着剤層4はチップ1の電極形成面と相対するように配置する。また接着テープ6は定盤3に吸着等で密着され、あるいは定盤3の前後のロール等(図示してない)で張力をかけた状態で走行可能としてもよい。また接着剤層4はセパレータ5から剥離可能であり、セパレータ5の密着や張力による固定で一層容易となる。加熱ヘッド2と定盤3の間を加圧することで半導体チップ1の電極形成面に、これより大きな接着剤層4を接触させる。接着剤層4の大きさは、MCMに用いる複数のチップの中の最大チップのサイズを選択することが他のチップにも適用可能であり、また取り扱い易いことからも好ましい。このときチップの縦×横の小さい方を選択すると、テープ幅を小さくでき装置のスペ−スを小さくできるので好ましい。接着剤層4の幅(一般的にはテープ幅)は、図2(a)のようにチップサイズとほぼ同じ大きさや、図2(b)のようにチップサイズより若干大きめでもよいが不経済である。また、図2(c)のように2列以上に取り出すことも可能であり、これらは取り扱い性や量産性を考慮して選択する。図1(a)において、加熱ヘッド2は所定温度に加熱されているので、チップ1の電極形成面の背面より直接加熱され、チップサイズに沿った接着剤層が優先的に加熱される。この時チップ1の周辺接着剤は熱伝播が少なく、熱伝導性も低い接着剤のみなのでほとんど加熱されずにフィルム状を維持するが、チップ1に密着した接着剤層4は加熱により低粘度化しあるいは粘着性の増加によりチップ1に転着一体化しフィルム強度が向上する。したがってチップ1のサイズに沿った接着剤層4の凝集力低下ラインが形成される。この時ヘッド2の加熱温度は、接着剤層4が軟化流動し(好ましくは1000ポイズ以下、より好ましくは100〜10ポイズが目安)、かつ接着剤の硬化反応が開始しないか低位の状態(反応率20%以下が目安)とすることが好ましく、使用する接着剤系によって適宜選定する。ヘッド2の加熱温度は、後述する潜在性硬化剤の活性温度以下で行うことが、接着剤付チップの保存性が向上するのでさらに好ましい。
図1(b)は、加熱ヘッド2を定盤3から離した図であるが、チップ1のサイズに沿った接着剤層の凝集力低下ラインによりチップ1と略同一大きさの接着剤層4をチップ1に転着形成できる。定盤3上の接着剤層4は、チップ1に転着した接着剤層4が抜けた形で存在するが、残存する接着剤層4やセパレータ5によりフィルム形状を保っており、除去もしくは走行移動する事で新しい接着面を定盤3上に載置可能である。図1の場合、接着剤層4をセパレータ5から剥離した接着剤付チップが得られるので、そのまま基板に接続して連続的なMCM化が可能である。保存時には、接着剤面にセパレータを再度形成してもよい。図1において、あらかじめテープ上に各種チップを仮接続などにより載置しておくと、接着剤付チップとしてテープからチップを剥離する際にも有効に適用可能である。この場合、各種チップを順序だてて接着剤付チップとして連続的に供給できるので、生産性が高く有効である。
図3は、接着剤付チップを得る一参考例を説明する断面模式図である。図3は圧着装置の一部を示し、チップ1を吸着等で固定した加圧ヘッド8と定盤3の間を、接着剤層4とセパレータ5からなる接着テープ6が存在する。ここに接着テープ6は、定盤3に吸着等で密着され、あるいは定盤3の前後のロール等(図示してない)で張力をかけた状態で走行可能としてもよい。加圧ヘッド8には切断ジグ7が配設されている。切断ジグ7の刃は、チップ1のサイズに沿って周囲に形成するが、テープ幅とチップサイズが略同等な場合には2辺であってもよい。切断ジグ7により接着剤層4の少なくとも厚み方向の一部もしくは全層を切断し、チップ1と略同一大きさの接着剤層4をチップ1に付着形成する。この時加圧ヘッド8は、加熱しない状態でもよく、この場合室温作業が可能なことから熱による接着剤のトラブル防止ができる。また所定温度に加熱されていると図1の熱の場合との相乗効果により、作業条件幅の拡大が可能となることや、接着剤層4の粘着性の増加が得られるのでさらに好ましい。切断ジグ7は金属やセラミックス等の刃物や、熱、紫外線、レ−ザ等のエネルギ−線を用いることが可能である。切断ジグ7が刃物であり押し圧切断する場合の高さすなわちチップ1の接続面からの距離は、接着剤層4もしくはセパレータ5への切り込み深さを考慮して決定するが、接着剤層4を全層切断することが接着剤層4から接着剤付チップを分離しやすい事から好ましい。この場合、切断ジグ7を加圧ヘッド8に収納可能とし、上下動可能の機構とすることで、連続生産性が向上する。図1や3において、図4のように定盤3とセパレータ5の間にゴム等のクッション層11を載置することで、さらにチップサイズの外周エッヂに沿った大きさの接着剤付チップの入手が容易となりさらに好ましい。
以上により得られた接着剤付チップについて、図5〜6を用いて説明する。いずれもチップと略同一面積のフィルム状接着剤が、電極部(図示してない)を覆ってチップの電極面の全面に存在している。図5の(a)は、接着剤付チップの基本構成であり、半導体チップ1と接着剤層4が同一の大きさである。(b)〜(c)は半導体チップ1に比べ若干の大小がある場合で、基板との接続後の最適接着剤量の調節のために有効である。大小の範囲としては、チップサイズ±30%程度とすることが接着剤付チップの形状安定性から好ましく、同一の大きさとすることがより好ましい。本発明ではこれら(a)〜(c)を含めて、半導体チップと略同一大きさと表現する。(d)は接着剤層4にセパレータ5が形成されている場合であり、保存時に接着剤面に塵埃などの付着防止の点から好ましい。図6の(a)〜(b)は突起電極12のあるチップの場合であり、(c)は突起電極のないチップの場合である。また(a)、(b)は接着剤に導電粒子14を含有する場合であり、(c)は導電粒子を含有ない場合である。図6のこれら突起電極や導電粒子の有無は交互に組み合わせ可能である。図7(a)は、接着剤付チップの応用構成であり、チップと略同一大きさのフィルム状接着剤がチップの電極形成面の全面を覆って存在してなる接着剤付チップの複数個が独立して、セパレータ上に形成された接着剤付チップ連であり、連続したテープ状として巻き重ねることもできる。また、図7(b)のように、接着剤層4はチップサイズに沿った形で独立してセパレ−タ5上に形成することもできる。これらの場合、各種チップを例えば基板への搭載順に順序だててセパレータ上に形成しておくことで、接着剤付チップが連続的に供給できるので、生産性が高く有効である。以上よりなる接着剤付チップは、シングルチップ実装にも適用可能であるが、これを用いたマルチチップ実装法を以下に示す。まず、接続すべき接着剤付チップの電極と基板の電極を、顕微鏡や画像記憶装置を用いて位置合わせする。このとき位置合わせマークの併用も有効である。次いで、接続すべき電極間で加熱加圧し、同一基板に対し複数のチップの導電接続を得る。加熱加圧の条件としては、多数個同時に圧着すると、生産性の向上に有効である。加熱加圧の方法として通常のプレスによる他に、オートクレーブ等を用いた静水圧による方法も、特にチップの厚みや大きさが異なる場合の均一加熱加圧法として有効である。本発明でいう静水圧とは、物体の外部表面に垂直に一定の圧力が作用する状態をいう。ここで一般的にチップ面積が2〜20mm角であるのに対し接続部の厚みは1mm以下、多くは0.1mm以下と、圧倒的にチップ面積が大きく電極接続方向の圧力が得られる。加熱加圧時に、接続すべき電極間で導通検査を行うことも可能である。接着剤は、未硬化あるいは硬化反応の不十分な状態で導通検査可能なのでリペア作業が容易である。このとき接着剤の反応率は30%程度以下で検査を行うことが溶剤に対するリペア作業と両立しやすく好ましい。また接着剤の反応率が10%未満の場合は電極の固定が不十分なので加圧を併用することが好ましい。以上で図8に示すような、複数の各種形状やサイズのチップ類1を接着剤層4を用いて、比較的小形の基板9に高密度に実装するマルチチップモジュール(MCM)が得られる。本発明が適用できる基板9としては、ポリイミドやポリエステル等のプラスチックフィルム、ガラス繊維/エポキシ等の複合体、シリコン等の半導体、ガラスやセラミックス等の無機質基板等を例示できる。
本発明に用いる接着剤層4は、熱可塑性材料や、熱や光により硬化する材料が広く適用できる。これらは接続後の耐熱性や耐湿性に優れることから、硬化性材料の適用が好ましい。なかでも潜在性硬化剤を含有したエポキシ系接着剤や過酸化物などのラジカル系硬化剤を含有したアクリル系接着剤は、短時間硬化が可能で接続作業性がよく、分子構造上接着性に優れるので特に好ましい。潜在性硬化剤は、熱や圧力による反応開始の活性点が比較的明瞭であり、熱や圧力工程を伴う本発明に好適である。潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、アミンイミド、ポリアミンの塩、オニウム塩、ジシアンジアミドなど、及びこれらの変性物があり、これらは単独または2種以上の混合体として使用出来る。これらはアニオン又はカチオン重合型などのいわゆるイオン重合性の触媒型硬化剤であり、速硬化性を得やすく、また、化学当量的な考慮が少なくてよいことから好ましい。これらの中では、イミダゾール系のものが非金属系であり電食が発生しにくく、また、反応性や接続信頼性の点からとくに好ましい。硬化剤としてはその他に、ポリアミン類、ポリメルカプタン、ポリフェノール、酸無水物等の適用や前記触媒型硬化剤との併用も可能である。また硬化剤を核としその表面を高分子物質や、無機物で被覆したマイクロカプセル型硬化剤は、長期保存性と速硬化性という矛盾した特性の両立が可能である。本発明に用いられる接着剤の硬化剤の活性温度は、40〜200℃が好ましい。40℃未満であると室温との温度差が少なく保存に低温が必要であり、200℃を越すと接続時に他の部材に熱影響を与えるためであり、このような理由から50〜150℃がより好ましい。本発明でいう活性温度は、DSC(示差走査熱量計)を用いて、エポキシ樹脂と硬化剤の配合物を試料として、室温から10℃/分で昇温させた時の発熱ピーク温度で示す。活性温度は、低温側であると反応性に勝るが保存性が低下する傾向にあるので、これらを考慮して決定する。本発明において、硬化剤の活性温度以下の熱処理により接着剤付チップの保存性が向上し、活性温度以上で良好なマルチチップの接続が得られる。従って硬化剤の活性温度以下で、凝集力低下ラインが形成されるように、溶融粘度を調節することが好ましい。
これら接着剤層4には、導電粒子や少量の絶縁粒子を添加することが、接着剤付チップの製造時の加熱加圧時に厚み保持材として作用するので好ましい。この場合、導電粒子や絶縁粒子の割合は、0.1〜30体積%程度であり、異方導電性とするには0.5〜15体積%である。接着剤層4は、絶縁層と導電層を分離形成した複数層の構成品も適用可能である。この場合、分解能が向上するため高密度な電極接続が可能となる。導電粒子としては、Au、Ag、Pt、Co、Ni、Cu、W、Sb、Sn、はんだ等の金属粒子やカーボン、黒鉛等があり、またこれら導電粒子を核材とするか、あるいは非導電性のガラス、セラミックス、プラスチック等の高分子等からなる核材に前記したような材質からなる導電層を被覆形成したものでよい。さらに導電材料を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガラス、セラミックス、プラスチック等の絶縁粒子の併用等も分解能が向上するので適用可能である。導電粒子の粒径は、微小な電極上に1個以上、好ましくはなるべく多くの粒子数を確保するには、小粒径粒子が好適であり15μm以下、より好ましくは7〜1μmである。1μm未満では電極表面と接触し難い。また、導電材料は、均一粒子径であると電極間からの流出が少ないので好ましい。これら導電粒子の中では、プラスチック等の高分子核材に導電層を形成したものや、はんだ等の熱溶融金属が、加熱加圧もしくは加圧により変形性を有し、接続に回路との接触面積が増加し、信頼性が向上するので好ましい。特に高分子類を核とした場合、はんだのように融点を示さないので軟化の状態を接続温度で広く制御でき、電極の厚みや平坦性のばらつきに対応し易いので特に好ましい。また、例えばNiやW等の硬質金属粒子や、表面に多数の突起を有する粒子の場合、導電粒子が電極や配線パターンに食込むので、電極表面に酸化膜や汚染層の存在する場合にも低い接続抵抗が得られ、信頼性が向上するので好ましい。
本発明のマルチチップ実装法によれば、異なる大きさの必要サイズの接着剤付チップを基板に実装できるので小面積基板に多数のチップの実装が容易である。本発明によれば、各チップ毎に必要量の接着剤層が形成されたチップを用いることにより、チップサイズ毎に異なる接着テープを用いる場合に比べ、テープ幅は少ない種類ですみ、実装装置の簡略化が可能である。また、基板の全面に接着剤層を形成した場合に比べ、隣接するチップや接着剤への熱や圧力の影響がなく、不要な接着剤を使用しないので経済的である。本発明の好ましい実施態様によれば、接着剤に潜在性硬化剤を含有してなるので硬化剤の活性温度以下の熱処理により接着剤付チップが得られるので接着剤の保存性が向上し、活性温度以上でマルチチップの信頼性に優れた接続が得られる。本発明の静水圧によるマルチチップ実装法によれば、密閉容器内の圧力は一定であるので、多数枚のMCMを同時に処理可能なため量産効果が高い。また気体や液体での媒体加熱であるため高価な金型が不要であり、媒体の種類により、熱、湿気、嫌気性などの各種接着剤の適用が可能である。また接着剤の硬化に長時間が必要な場合も、一度の操作で多数作製可能である。本発明のマルチチップ実装法によれば、本格的に接着剤の硬化を行う前に導通検査を行うことが出来るので不良接続部を発見した時、接着剤は硬化反応の不十分な状態であり、チップの剥離や、その後のアセトン等の溶剤を用いた清浄化が極めて簡単であり、リペア作業が容易である。また、接着剤付チップをセパレータ上に形成した接着剤付チップ連は、基板への搭載順に形成可能であり、生産性の向上に有効である。接着剤付チップの製造法によれば、接着剤層がチップの加熱によりチップ近辺に凝集力低下ラインの形成が容易であり、また接着剤層をセパレータより剥離可能としたことにより、比較的容易にチップサイズの接着剤付チップが得られる。またこの温度を硬化剤の活性温度以下に設定することで、接着剤の保存性に影響を与えることなく安定して使用可能である。
以下実施例でさらに詳細に説明するが、本発明はこれに限定されない。
(実施例1)
(1)接着剤層の作製
フェノキシ樹脂(高分子量エポキシ樹脂)とマイクロカプセル型潜在性硬化剤を含有する液状エポキシ樹脂(エポキシ当量185)の比率を30/70とし、酢酸エチルの30重量%溶液を得た。この溶液に、粒径3±0.2μmのポリスチレン系粒子にNi/Auの厚さ0.2/0.02μmの金属被覆を形成した導電性粒子を2体積%添加し混合分散した。この分散液をセパレータ(シリコーン処理ポリエチレンテレフタレートフィルム、厚み40μm)にロールコータで塗布し、100℃で、20分乾燥し、厚み20μmの接着フィルムを得た。この接着フィルムのDSCによる活性温度は120℃であり、硬化剤を除去したモデル配合の粘度をデジタル粘度計HV−8(株式会社レスカ製)により測定したところ、100℃における粘度は800ポイズであった。この接着フィルムをセパレータと共に切断し2mm幅のテープ状物を得た。
(2)接着剤層付きチップの作製
チップ実装装置AC−SC450B(日立化成工業(株)製COB接続装置)に(1)で得たテープ状物を、接着面を上にして装着し、テープ状物を定盤の前後のロールで張力をかけ、定盤に密着状態で走行可能とした。評価用ICチップ(シリコン基板、2×10mm、厚さ0.5mm、長辺側2辺にバンプと呼ばれる50μmφ、高さ20μmの金電極が300個形成)を吸着により加熱ヘッドに固定した。上記構成で加熱ヘッドを110℃に設定し、テープ状物の接着剤面に5kg/cmで3秒間熱圧着後に、加熱ヘッドを上昇させて圧力を解放し、加熱ヘッドを定盤から離した。この時のICチップ先端のテープ状物の接着剤の実際の温度は最高102℃であった。以上により、チップサイズにほぼ等しい接着剤層をセパレータから剥離した接着剤付チップを得た。同様にして、ICチップサイズが5×5mm(テープ幅5.5mm)を2個、10mmφ(テープ幅10.5mm)1個の計4個の接着剤付チップを得た。これらのチップのバンプピッチは異なるが、バンプ高さやシリコン基板の厚みは同じである。
(3)接続
15mm×25mmで厚み0.8mmのガラスエポキシ基板(FR−4グレード)上に、高さ18μmの銅の回路を有し、回路端部が上記(2)のICチップのバンプピッチに対応した接続電極を有するガラスエポキシ基板に前記接着剤付チップを配置し、CCDカメラによる電極の位置合わせ後に、150℃、20kgf/mm、15秒で全体を一度に接続した。チップ高さがほぼ等しく、またチップと加熱ヘッド間に、厚み100μmのポリテトラフルオロエチレンシ−トを介在させて緩衝材としたので、4個の接着剤付チップを一度に接続したMCMを得た。
(4)評価
各チップの電極と基板電極は良好に接続が可能であった。接着剤はチップ近傍のみに存在しているので、基板表面に不要接着剤はほとんどなかった。
(参考例1)
実施例1と同様であるが、接着剤付チップの作製方法を変えた。すなわち、加圧ヘッドに切断ジグを有する方法であり、テープ幅を10mmとした。2×10mmチップの場合について説明すると、切断ジグはニクロム線よりなるヒータ線とし4辺に設けた。加圧ヘッドは加熱しないで室温とした。切断ジグをヒータ線としたのでセパレータへの切り込み深さを全層とすることが可能であり、接着剤面にセパレータ付きのチップが得られた。他のチップも、同様に接着剤を形成できた。10mmφチップの場合、切断ジグ内径を11mmφのヒータ線とした。この場合も、各チップの電極と基板電極は良好に接続が可能であった。接着剤はチップ近傍のみに存在しているので、基板表面に不要接着剤はほとんどなかった。
(参考例2)
参考例1と同様であるが、接着剤層付きチップの作製方法において、加熱ヘッドを70℃に設定した。また、切断ジグはカミソリ刃とした。この場合も、接着剤層付きチップが容易に得られた、切断ジグと加熱手段を併用することで、チップへの接着剤の密着が容易であった。実施例1に比べ加熱温度の低下が可能であった。
(実施例2)
実施例1と同様であるが、接着剤層付きチップの作製方法を変えた。すなわち、あらかじめテープ(幅10.5mm)上に各種チップを仮接続(100℃、5kg/cm、3秒間熱圧着)して形成し、図7(a)のように各種チップを順序だてて連続的に供給できるようにした後で、実施例1と同様にして、チップサイズにほぼ等しい接着剤層をセパレータから剥離した接着剤付チップを得た。この場合、セパレータからの剥離が容易であり、実装順にチップが得られるので、極めて生産性が高かった。各チップの電極と基板電極は良好に接続が可能であった。
(実施例3)
実施例2で得た接着剤付チップを、連続状のセパレータに隣接チップの間隔を1mmとして再度仮接続して図7(b)のような接着剤層付きチップ連をえた。実装順にセパレータからチップが取り出せるので極めて生産性が高かった。各チップの電極と基板電極は良好に接続が可能であった。また接着剤層付きチップ連は、外径55mmのリール芯に巻取可能であり、コンパクトに収納可能なため、作業後の冷蔵保管も容易であった。各チップの電極と基板電極は良好に接続が可能であった。
(実施例4)
実施例1と同様であるが、接着剤の種類を変えた。すなわち、導電粒子を未添加とした。この場合も各チップの電極と基板電極は良好に接続が可能であった。チップのバンプとガラスエポキシ基板の接続電極が直接接触し、接着剤で固定されているためと見られる。
(実施例5)
実施例1と同様であるが、接着剤付チップを得た後で電極間の電気的接続を検査する中間検査工程を設けた。まず、実施例4において150℃、20kgf/mmで2秒後に加圧しながら各接続点の接続抵抗をマルチメータで測定した。同様に、150℃、20kgf/mm、4秒の条件で接続後に接続装置から取外した。加熱加圧により接着剤の硬化がはじまっているので、各ICチップは基板側に仮固定されており無圧下で同様に検査したところ、両例ともに1個のICチップが異常であった。そこで、異常チップを機械的に剥離して新規チップで前記同様の接続を行ったところ、いずれも良好であった。両例とも接着剤は硬化反応が不十分な状態なので、チップの剥離や、その後の溶剤を用いた清浄化も極めて簡単であり、リペア作業が容易であった。接着剤の反応率をDSCによる発熱量で調べたところ、前者で7%、後者で20%であった。以上の通電検査工程およびリペア工程の後で、更に150℃、20kgf/mm、15秒で接続したところ、両例ともに良好な接続特性を示した。接着剤の硬化後であると、チップの剥離やその後の溶剤による清浄化がきわめて困難であるが、本実施例のように狭い基板上に多数のチップが存在する場合もリペア作業が容易であった。
(比較例)
実施例1と同様であるが、セパレータ付接着フィルムをチップサイズに合わせて裁断し電極形成面に貼り付けた。チップが小さいため正確に貼り付けるのに時間がかかり、1枚のMCMを作製するのに20分以上かかり、実施例1の場合の1分以内に比べ非効率であった。
(実施例6)
実施例1と同様であるが、接続時の加熱加圧の手段として静水圧による方法とした。ガラスエポキシ基板に接着剤付チップを配置し、CCDカメラによる電極の位置あわせ後のチップ仮付け基板を、圧力釜にいれて120℃、20kg/cm、30分間の空気圧処理後に室温に冷却しとりだした。本実施例では、各チップの高さに関係なく均等な圧力がかかるので、実施例1で用いたような緩衝材を用いる必要がない。また圧力釜の容量に応じて多数のMCMを同時に大量に処理することが可能である。
(実施例7)
実施例1と同様であるが、セパレータをポリテトラフルオロエチレン(厚さ80μm)にかえた。実施例1と同様な評価を行ったところ、チップ端部での接着剤のエッジがチップサイズにより近い形で鋭利に転着可能であった。セパレータが実施例1に比べて柔軟性を有しているため、チップのエッジに沿った接着剤の切断が可能になったためと考えられる。ここで、両者の弾性率は、ポリエチレンテレフタレートフィルムの200kgf/mmに対して、ポリテトラフルオロエチレン40kgf/mmである。
(実施例8)
実施例1と同様であるが、セパレータと定盤との間に厚みが0.5mmのシリコーンゴムを載置して接着剤付チップを作製した。この場合には実施例1に比べてチップ端部での接着剤のエッジがチップサイズにより近いサイズで鋭利に転着可能であった。シリコーンゴムがクッション材的に作用したためと見られる。セパレータの下に柔らかなゴム層が存在する場合にも、電極面に形成される接着剤の厚みはバンプの高さや導電粒子により制御されるので、バンプ上に4μm程度、バンプ以外は当初の接着剤厚みである20μm程度に形成されていた。
(a)、(b)は本発明の実施例の工程を説明する断面模式図。 (a)〜(c)は本発明の接着剤の幅とチップの配列例を示す平面図。 参考例を説明する断面模式図。 本発明の他の実施例を説明する断面模式図。 本発明における接着剤付チップの構成を示す断面模式図。 本発明における接着剤付チップの構成を示す断面模式図。 (a)、(b)は本発明における接着剤付チップ連の構成を示す断面模式図。 本発明の接着剤付チップを実装したMCMの斜視図。
符号の説明
1 チップ部品
2 加熱ヘッド
3 定盤
4 接着剤層
5 セパレータ
6 接着テープ
7 切断ジグ
8 加圧ヘッド
9 基板
10 絶縁層
11 クッション層
12 突起電極
13 配線層
14 導電粒子

Claims (4)

  1. 下記工程よりなるチップサイズの異なるマルチチップ実装法
    (1)セパレータ上に形成してなるチップサイズより大きな硬化性材料からなる接着剤層をチップの電極面に接触させ、チップの背面より硬化剤の活性温度以下で加熱してチップサイズに沿った接着剤層の凝集力低下ラインを形成し、チップと略同一大きさの接着剤層をセパレータより剥離してチップに転着させ複数の接着剤付チップを得る工程、
    (2)複数の接続すべき接着剤付チップの電極と基板の電極を対向させて位置合わせする工程、
    (3)複数の電極の位置合わせを終了したチップの電極と基板の電極を、接続すべき電極間で硬化剤の活性温度以上で加熱圧着し、同一基板に複数のチップの電気的接続を得る工程。
  2. 下記工程よりなるチップサイズの異なるマルチチップ実装法
    (1)セパレータ上に形成してなるチップサイズより大きな硬化性材料からなる接着剤層をチップの電極面に接触させ、チップの背面より硬化剤の活性温度以下で加熱してチップサイズに沿った接着剤層の凝集力低下ラインを形成し、チップと略同一大きさの接着剤層をセパレータより剥離してチップに転着させ複数の接着剤付チップを得る工程、
    (2)複数の接続すべき接着剤付チップの電極と基板の電極を対向させて位置合わせする工程、
    (3)複数の電極の位置合わせを終了したチップの電極と基板の電極を、接着剤の反応率が30%以下となるよう接続すべき電極間で硬化剤の活性温度以上で加熱圧着し、電極間の電気的接続を検査する工程、
    (4)検査し、不良の場合、チップを剥離し、新規のチップで同様の接続を行う工程、
    (5)電気的接続を検査したチップの電極と基板の電極を、接続すべき電極間で硬化剤の活性温度以上で加熱圧着し、同一基板に複数のチップの電気的接続を得る工程。
  3. セパレータから剥離可能に形成されたフィルム状接着剤に、基板への搭載順にセパレータ上に間隔をおいて独立した複数のチップがその電極形成面の全面をチップサイズにほぼ等しい接着剤が形成された前記接着剤により貼着してなる接着剤付チップ連。
  4. セパレータ上に形成してなるチップサイズより大きな硬化性材料からなる接着剤層とセパレータの接着剤層の反対面にクッション層を設け、前記接着剤層をチップの電極面に接触させ、チップの背面より硬化剤の活性温度以下で加熱してチップサイズに沿った接着剤層の凝集力低下ラインを形成し、チップと略同一大きさの接着剤層をセパレータより剥離してチップに転着させることを特徴とする接着剤付チップの製造方法。
JP2007012617A 1996-08-06 2007-01-23 マルチチップ実装法 Expired - Fee Related JP4574631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007012617A JP4574631B2 (ja) 1996-08-06 2007-01-23 マルチチップ実装法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20687496 1996-08-06
JP2007012617A JP4574631B2 (ja) 1996-08-06 2007-01-23 マルチチップ実装法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19568797A Division JP3928753B2 (ja) 1996-08-06 1997-07-22 マルチチップ実装法、および接着剤付チップの製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009170291A Division JP2009283961A (ja) 1996-08-06 2009-07-21 接着剤付チップ連
JP2009170295A Division JP2009283962A (ja) 1996-08-06 2009-07-21 接着剤付チップの製造方法

Publications (2)

Publication Number Publication Date
JP2007158367A true JP2007158367A (ja) 2007-06-21
JP4574631B2 JP4574631B2 (ja) 2010-11-04

Family

ID=38242206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007012617A Expired - Fee Related JP4574631B2 (ja) 1996-08-06 2007-01-23 マルチチップ実装法

Country Status (1)

Country Link
JP (1) JP4574631B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124056A (ja) * 2007-11-19 2009-06-04 Panasonic Corp 半導体チップ及び半導体チップ積層モジュールならびにそれらの製造方法
JP2011124349A (ja) * 2009-12-09 2011-06-23 Hitachi High-Technologies Corp フラットパネルディスプレイの実装装置および実装方法
KR101201981B1 (ko) 2010-05-25 2012-11-15 한국생산기술연구원 열가역적 수지를 포함하는 접착층을 사용한 플립 칩 접합방법
JP2015159333A (ja) * 2011-12-16 2015-09-03 旭化成イーマテリアルズ株式会社 異方導電性フィルム付き半導体チップの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124056A (ja) * 2007-11-19 2009-06-04 Panasonic Corp 半導体チップ及び半導体チップ積層モジュールならびにそれらの製造方法
JP2011124349A (ja) * 2009-12-09 2011-06-23 Hitachi High-Technologies Corp フラットパネルディスプレイの実装装置および実装方法
KR101201981B1 (ko) 2010-05-25 2012-11-15 한국생산기술연구원 열가역적 수지를 포함하는 접착층을 사용한 플립 칩 접합방법
JP2015159333A (ja) * 2011-12-16 2015-09-03 旭化成イーマテリアルズ株式会社 異方導電性フィルム付き半導体チップの製造方法

Also Published As

Publication number Publication date
JP4574631B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP3928753B2 (ja) マルチチップ実装法、および接着剤付チップの製造方法
EP0993039B1 (en) Substrate for mounting semiconductor chips
JPH1084014A (ja) 半導体装置の製造方法
JP4180206B2 (ja) 半導体装置の製造方法
JPH04501635A (ja) 再生修理可能エポキシダイ取り付け接着剤
JP2009059917A (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP2009029914A (ja) 接着フィルム
KR930001907B1 (ko) 전기 및 열전도성 접착 전이테이프
JP4574631B2 (ja) マルチチップ実装法
JPH1167699A (ja) 半導体装置の製造方法
JP3856233B2 (ja) 電極の接続方法
JP2006352166A (ja) マルチチップ実装法
JP4197026B2 (ja) マルチチップ実装方法
JP4193885B2 (ja) マルチチップ実装法
JP4223581B2 (ja) マルチチップ実装法
JP4780023B2 (ja) マルチチップモジュールの実装方法
JP4045471B2 (ja) 電子部品実装法
JP4337941B2 (ja) マルチチップ実装方法
JP2004031975A (ja) 接続装置
JP2003179101A (ja) 接合装置、半導体装置の製造方法および接合方法
KR100251673B1 (ko) 서로 마주보는 전극들을 상호접속하기 위한 접속시트, 및이 접속시트를 사용하는 전극접속구조 및 접속방법
JPH11354556A (ja) 樹脂封止チップ体の製造方法
JP4563362B2 (ja) チップ実装法
JPH1050927A (ja) マルチチップ実装法
JP2007243223A (ja) 電子部品実装構造体

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091110

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091201

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees