JP2007142532A - 静電容量型共振素子、静電容量型共振素子の製造方法および通信装置 - Google Patents

静電容量型共振素子、静電容量型共振素子の製造方法および通信装置 Download PDF

Info

Publication number
JP2007142532A
JP2007142532A JP2005329899A JP2005329899A JP2007142532A JP 2007142532 A JP2007142532 A JP 2007142532A JP 2005329899 A JP2005329899 A JP 2005329899A JP 2005329899 A JP2005329899 A JP 2005329899A JP 2007142532 A JP2007142532 A JP 2007142532A
Authority
JP
Japan
Prior art keywords
electrode
vibrator
substrate
space
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005329899A
Other languages
English (en)
Other versions
JP4736735B2 (ja
Inventor
Masahiro Tada
正裕 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005329899A priority Critical patent/JP4736735B2/ja
Publication of JP2007142532A publication Critical patent/JP2007142532A/ja
Application granted granted Critical
Publication of JP4736735B2 publication Critical patent/JP4736735B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】スティクションの発生しやすい位置から電極の配置位置を外すことで、スティクションの発生を防止することを可能とする。
【解決手段】基板10上に空間31を介して両端が基板10上に支持された振動子21と、振動子21下に空間31の一部を介して基板10上に形成された第1電極41と、振動子21下に空間31の一部を介して基板10上に第1電極41と並設された第2電極51とを備えた静電容量型共振素子1であって、振動子21は2次モードの振動を有し、第1電極41および第2電極51は、振動子21の支持端間の中心を挟んで一方側に第1電極41が配置され、他方側に第2電極51が配置されるとともに、第1電極41および第2電極51が対向する各電極側面には振動子の支持端間の中心よりも各電極側に突起部42、43、52が形成されているものである。
【選択図】図1

Description

本発明は、スティクションを防止するとともに大きな静電力を得ることが容易な静電容量型共振素子、静電容量型共振素子の製造方法および通信装置に関するものである。
半導体プロセスを用いて形成された微小振動子は、デバイスの占有面積が小さいこと、高いQ値を実現できること、他の半導体デバイスとの集積が可能であることという特徴により、無線通信デバイスの中でも高周波フィルタとしての利用がミシガン大学を始めとする研究機関から提案されている(例えば、非特許文献1参照。)。
例えば、図10に示すように、シリコン基板上に酸化シリコン膜および窒化シリコン膜の積層膜を形成した基板310上に、離間した状態で入力電極311と出力電極312とが平行に配設され、その上部に微小な隙間を形成する空間321を介して上記入力電極311および上記出力電極312を横切るように両端支持されたビーム型振動子313が配設されているものである。このような共振器では、上記入力電極311に高周波の入力信号が印加された場合、上記出力電極312上に形成された空間321を介して設けられた振動子電極313のビーム(振動部)313aが固有振動周波数に一致する高周波信号によって機械的な共振が励起され、出力電極312とビーム(振動部)313aとの間の空間321で構成されるキャパシタの容量が変化し、これが出力電極312からフィルタリングされた信号として出力される。上記振動子313は2次モードの振動となる。なお、図10の(1)図は平面レイアウト図であり、(2)図は(1)図中のC−C’線断面図である。
2次モードの振動を利用した振動子の特性は、寄生容量が小さくできることが最大の特徴である。またビーム長を長く形成することができるため、加工ばらつきを小さくすることができる特徴があり、並列に配置することに適している。
その反面、ビーム長が長いため低周波用(100MHz以下)の共振素子の場合は、振動子と電極との間に振動子を振動させるための空間を形成する犠牲膜エッチングの際に、溶液の表面張力によってビームが電極に接触する現象、すなわちスティクションが発生しやすい。
また、図11に示すように、シリコン基板上に酸化シリコン膜および窒化シリコン膜の積層膜を形成した基板410上に、電極(入出力電極)411が配設され、その上部に微小な隙間を形成する空間421を介して上記電極411を横切るように両端支持されたビーム型の振動子電極413が配設されているものである。この共振器では1次モードの振動を発現する。なお、図11の(1)図は平面レイアウト図であり、(2)図は(1)図中のD−D’線断面図である。
このような共振器でも、低周波用(100MHz以下)の共振素子とする場合には、ビーム(振動部)長を長く形成する必要があるため、振動子電極413と電極(入出力電極)411との間に振動子電極のビーム(振動部)413aを振動させるための空間を形成する犠牲膜エッチングの際に、溶液の表面張力によってビーム413aが電極411に接触する現象、すなわちスティクションが発生しやすい。
Clark T.-C.Nguyen著 「Microelectromechanical Components for Miniaturized Low-Power Communications」Proceedings,1999 IEEE MTT-S International Microwave Symposium RF MEMS Workshop, pp.48-77 1999年
解決しようとする問題点は、低周波用(100MHz以下)の振動モードを利用した微小振動子は、ビーム長が長いため、製造工程においてスティクションを防止することが困難な点である。
本発明は、ビーム長が長い場合でもスティクションの発生を防止することができる静電容量型共振素子およびその製造方法およびそれを用いた通信装置を提供することを課題とする。
本発明の静電容量型共振素子は、基板上に空間を介して両端が前記基板上に支持された振動子と、前記振動子下に前記空間の一部を介して前記基板上に形成された第1電極と、前記振動子下に前記空間の一部を介して前記基板上に前記第1電極と並設された第2電極とを備えた静電容量型共振素子であって、前記振動子は2次モードの振動で振動し、前記第1電極および前記第2電極は、前記振動子の支持端間の中心を挟んで一方側に前記第1電極が配置され、他方側に前記第2電極が配置されるとともに、前記第1電極および前記第2電極の対向する側面にはそれぞれ突起部が形成されていることを特徴とする。
上記静電容量型共振素子では、振動子の支持端間の中心を挟んで一方側に第1電極が配置され、他方側に第2電極が配置されていて、各突起部が対向する各電極側面に振動子の支持端間の中心よりも各電極側に形成されていることから、スティクションが発生しやすい領域は、第1電極も第2電極も形成されていない。このため、空間を形成するための犠牲膜エッチングの際に、溶液の表面張力によって振動子の振動部が第1電極や第2電極に接触することが避けられる。さらに、第1電極および第2電極は、各電極が対向する各電極側面に振動子の支持端間の中心よりも各電極側に突起部が形成されている。これにより、振動子に重なり合う領域の第1電極および第2電極の面積が稼げるので、振動子に振動を与える際に十分な静電力が確保される。
本発明の静電容量型共振素子は、基板上に空間を介して両端が前記基板上に支持された振動子と、前記振動子下に前記空間の一部を介して前記基板上に形成された電極とを備えた静電容量型共振素子であって、前記電極は前記基板面上において前記振動子の支持端間の中心を含む領域に開口部が形成されていることを特徴とする。
上記静電容量型共振素子では、振動子の支持端間の中心に電極に形成された開口部が配置されていることから、スティクションが発生しやすい領域は、電極が形成されていない。このため、空間を形成するための犠牲膜エッチングの際に、溶液の表面張力によって振動子の振動部が電極に接触することが避けられる。
本発明の静電容量型共振素子の製造方法は、基板上に空間を介して両端が前記基板上に支持された振動子と、前記振動子下に前記空間の一部を介して前記基板上に形成された第1電極と、前記振動子下に前記空間の一部を介して前記基板上に前記第1電極と並設された第2電極とを備えた静電容量型共振素子の製造方法であって、前記第1電極および前記第2電極を形成する際に、前記振動子の支持端間の中心を挟んで一方側に前記第1電極を形成し、他方側に前記第2電極を形成するとともに、前記第1電極および前記第2電極が対向する各電極側面にそれぞれ突起部を形成することを特徴とする。
上記静電容量型共振素子の製造方法では、振動子の支持端間の中心を挟んで一方側に第1電極を配置し、他方側に第2電極を配置して、対向する各電極側面に振動子の支持端間の中心よりも各電極側に突起部を形成することから、スティクションが発生しやすい領域は、第1電極も第2電極も形成しないことになる。このため、空間を形成するための犠牲膜エッチングの際に、溶液の表面張力によって振動子の振動部が第1電極や第2電極に接触することが避けられる。すなわち、スティクションの発生が防止される。さらに、第1電極および第2電極同士が対向する各電極側面にそれぞれ突起部を形成することにより、振動子に重なり合う領域の第1電極および第2電極の面積が稼げるので、振動子に振動を与える際に十分な静電力が確保される。
本発明の静電容量型共振素子の製造方法は、基板上に空間を介して両端が前記基板上に支持された振動子と、前記振動子下に前記空間の一部を介して前記基板上に形成された電極とを備えた静電容量型共振素子の製造方法であって、前記電極を形成する際に、前記電極における前記振動子の支持端間の中心を含む領域に開口部を形成することを特徴とする。
上記静電容量型共振素子の製造方法では、振動子の支持端間の中心に電極に開口部を形成することから、スティクションが発生しやすい領域は、電極が形成されない。このため、空間を形成するための犠牲膜エッチングの際に、溶液の表面張力によって振動子の振動部が電極に接触することが避けられる。
本発明の通信装置は、基板上に空間を介して両端が前記基板上に支持された振動子と、前記振動子下に前記空間の一部を介して前記基板上に形成された第1電極と、前記振動子下に前記空間の一部を介して前記基板上に前記第1電極と並設された第2電極とを備えた静電容量型共振素子を有するフィルタを搭載した通信装置において、前記振動子は2次モードの振動で振動し、前記第1電極および前記第2電極は、前記振動子の支持端間の中心を挟んで一方側に前記第1電極が配置され、他方側に前記第2電極が配置されるとともに、前記第1電極および前記第2電極が対向する各電極側面にはそれぞれ突起部が形成されていることを特徴とする通信装置。
することを特徴とする。
上記通信装置では、本発明の静電容量型共振素子を有するフィルタを搭載したことから、スティクションが防止された信頼性の高いフィルタを搭載することが可能になり、通信装置の信頼性が高められる。
本発明の通信装置は、基板上に空間を介して両端が前記基板上に支持された振動子と、前記振動子下に前記空間の一部を介して前記基板上に形成された電極とを備えた静電容量型共振素子を有するフィルタを搭載した通信装置において、前記電極は前記振動子の支持端間の中心を含む領域に開口部が形成されていることを特徴とする。
上記通信装置では、本発明の静電容量型共振素子を有するフィルタを搭載したことから、スティクションが防止された信頼性の高いフィルタを搭載することが可能になり、通信装置の信頼性が高められる。
本発明の静電容量型共振素子は、スティクションが発生しやすい振動子の支持端間の中心に電極を配置しないようにしたため、スティクションの発生を防止することができるので、信頼性の高い静電容量型共振素子が構成されるという利点がある。
本発明の静電容量型共振素子の製造方法は、スティクションが発生しやすい振動子の支持端間の中心に電極を配置しないように、電極を形成するため、スティクションの発生を防止することができるので、信頼性の高い静電容量型共振素子を製造することができるという利点がある。
本発明の通信装置は、本発明の静電容量型共振素子を有するフィルタを搭載したことから、スティクションが防止された信頼性の高いフィルタを搭載することが可能になり、通信装置の信頼性が高めることができるという利点がある。
本発明の静電容量型共振素子に係る一実施の形態の第1例を、図1より説明する。図1における(1)図は平面レイアウト図であり、(2)図は(1)図中のA−A’線断面図である。
図1に示すように、表面が絶縁性の基板10上に空間31を介して振動子21が形成されている。この振動子21は、両端を上記基板11上に形成された支持部22、23によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、2次モードの振動を発現するものである。上記基板10は、例えば半導体基板11上に第1絶縁膜12として例えば酸化シリコン膜、第2絶縁膜13として例えば窒化シリコン膜が積層されたものである。また、上記支持部22、23は、導電性を有し振動子21の電極配線を兼ねる。
さらに、上記基板10上には上記振動子21下に上記空間31の一部を介して第1電極41と第2電極51とが並設されている。上記第1電極41上および上記第2電極51は、上記振動子21の中心(上記支持部22、23間の中心:図面の中心線Lc)、すなわち上記振動子21が振動した際にできる節を挟んで一方側に第1電極41が配置され、他方側に第2電極51が配置されるとともに、第1電極41および第2電極51が対向する側は上記振動子21の中心(上記支持部22、23間の中心:図面の中心線Lc)側に向かって突起状に形成されている。
すなわち、上記第1電極41の中心線Lc側は、例えば突起部42、42が、上記振動子21の短手方向に配列され、振動子21の短手方向の中心を挟んで形成されている。この突起部42、43は、例えば、四角形に形成されている。また、上記第2電極51の中心線Lc側は、例えば突起部52が、形成されている。この突起部52は上記振動子21の短手方向の中心に配置されている。この突起部52は、例えば、四角形に形成されている。
また、上記支持部22には電極61が接続されている。
上記説明したように、静電容量型共振素子1は、振動子21の支持端間の中心(図面の中心線Lc)を挟んで一方側に第1電極41が配置され、他方側に第2電極51が配置されていて、各突起部42、43、52が対向する各電極側面に振動子41、51の支持端間の中心よりも各電極側に形成されていることから、スティクションが発生しやすい領域は、第1電極41も第2電極51も形成されていない。このため、空間31を形成するための犠牲膜エッチングの際に、溶液の表面張力によって振動子21の振動部が第1電極41や第2電極51に接触することが避けられる。さらに、第1電極41および第2電極51は、各電極が対向する各電極側面に振動子21の支持端間の中心よりも各電極側に突起部42、43、52が形成されている。これにより、振動子21に重なり合う領域の第1電極41および第2電極51の面積が稼げるので、振動子21に振動を与える際に十分な静電力を確保することができ、大きな静電容量を得ることができる。よって、信頼性の高い静電容量型共振素子が構成されるという利点がある。
次に、本発明の構成が従来技術の構成よりもスティクションを発生しにくい構成であることを、図2のPull−in電圧と下部電極(第1電極)面積との関係により説明する。
図2に示すように、Pull−in電圧と下部電極(第1電極)面積との関係を調べると、下部電極の面積が同一面積の場合、従来技術よりも本発明のほうがPull−in電圧が小さくなることがわかる。このPull−in電圧とは、下部電極(例えば第1電極41もしくは第2電極51)に電圧が印加された場合に振動子21を引っ張って下部電極に接触する電圧である。したがって、電極面積にスティクション耐性が反比例することから、同じPull−in電圧でも電極面積の小さい本発明のほうがスティクションは発生しにくい。
一方、図3に示すように、電極間の誘電率をε、電極の面積をS、電極間距離をd、印加電圧をVとすると、電極間に働く静電力Fは、F=(1/2)・(ε・S/d2)・V2)で表すことができる。すなわち、静電力は電極の面積に比例することがわかる。したがって、本発明の静電容量型共振素子では、十分な静電力を確保するために例えば、第1電極41に突起部42、43を設け、第2電極51に突起部52を設けている。これによって、従来よりも振動子21の中心(支持部22、23間の中心)より電極を離間させることによる電極面積の減少を抑制して、十分な静電力が得られるようになっている。
次に、本発明の静電容量型共振素子に係る一実施の形態の第2例〜第4例を、図4の平面レイアウト図により説明する。なお、振動子は第1電極および第2電極の各形状を見易くするために仮想線(2点鎖線)で示した。
図4(1)に示す第2例の静電容量型共振素子2は、第1電極41の形状を前記図1によって説明した静電容量型共振素子1の第2電極51の形状とし、第2電極51の形状を前記図1によって説明した静電容量型共振素子1の第1電極41の形状としたものであり、その他の構成は、前記図1によって説明した静電容量型共振素子1と同様である。
すなわち、表面が絶縁性の基板10上に空間を介して振動子21が形成される。この振動子21は、両端を上記基板10上に形成された支持部22、23によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、2次モードの振動を発現するものである。上記基板10は、例えば半導体基板上に第1絶縁膜として例えば酸化シリコン膜、第2絶縁膜として例えば窒化シリコン膜が積層されたものである。また、上記支持部22、23は、導電性を有し振動子21の電極配線を兼ねる。
さらに、上記基板10上には上記振動子21下に上記空間の一部を介して第1電極41と第2電極51とが並設されている。上記第1電極41上および上記第2電極51は、上記振動子21の中心(上記支持部22、23間の中心:図面の中心線Lc)を挟んで一方側に第1電極41が配置され、他方側に第2電極51が配置されるとともに、第1電極41および第2電極51が対向する側は上記振動子21の中心(上記支持部22、23間の中心:図面の中心線Lc)側に向かって突起状に上記突起部42、52、53が形成されている。また、上記支持部22には電極61が接続されている。
図4(2)に示す第3例の静電容量型共振素子3は、突起部42、43、52の形状を台形状としたものであり、その他の構成は、前記図1によって説明した静電容量型共振素子1と同様である。
すなわち、表面が絶縁性の基板10上に空間を介して振動子21が形成される。この振動子21は、両端を上記基板10上に形成された支持部22、23によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、2次モードの振動を発現するものである。上記基板10は、例えば半導体基板上に第1絶縁膜として例えば酸化シリコン膜、第2絶縁膜として例えば窒化シリコン膜が積層されたものである。
さらに、上記基板10上には上記振動子21下に上記空間の一部を介して第1電極41と第2電極51とが並設されている。上記第1電極41上および上記第2電極51は、上記振動子21の中心(上記支持部22、23間の中心:図面の中心線Lc)を挟んで一方側に第1電極41が配置され、他方側に第2電極51が配置されるとともに、第1電極41および第2電極51が対向する側は上記振動子21の中心(上記支持部22、23間の中心:図面の中心線Lc)側に向かって突起状に上記突起部42、43、52が形成されている。また、上記支持部22には電極61が接続されている。
図4(3)に示す第4例の静電容量型共振素子4は、突起部の配置のみ異なるもので、その他の構成は、前記図1によって説明した静電容量型共振素子1と同様である。
すなわち、表面が絶縁性の基板10上に空間を介して振動子21が形成されている。この振動子21は、両端を上記基板10上に形成された支持部22、23によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、2次モードの振動を発現するものである。上記基板10は、例えば半導体基板上に第1絶縁膜として例えば酸化シリコン膜、第2絶縁膜として例えば窒化シリコン膜が積層されたものである。また、上記支持部22、23は、導電性を有し振動子21の電極配線を兼ねる。
さらに、上記基板10上には上記振動子21下に上記空間の一部を介して第1電極41と第2電極51とが並設されている。上記第1電極41上および上記第2電極51は、上記振動子21の中心(上記支持部22、23間の中心:図面の中心線Lc)を挟んで一方側に第1電極41が配置され、他方側に第2電極51が配置されるとともに、第1電極41および第2電極51が対向する側は上記振動子21の中心(上記支持部22、23間の中心:図面の中心線Lc)側に向かって突起状に上記突起部42、52が形成されている。
すなわち、上記第1電極41の中心線Lc側は、例えば突起部42が、上記振動子21の短手方向の中心に形成されている。この突起部42は、好ましくは台形状に形成されるが、例えば四角形に形成することもできる。また、上記第2電極51の中心線Lc側は、例えば突起部52が、上記振動子21の短手方向の中心に形成されている。この突起部52は、好ましくは台形状に形成されるが、例えば四角形に形成することもできる。
また、上記支持部22には電極61が接続されている。
上記説明したように、突起部42、43、52、53等を形成することにより、振動子21に振動を与えるに十分な静電力を確保することができ、大きな静電容量を得ることができる。また、前記図1によって説明した静電容量型共振素子1と同様に、振動子21の支持端間の中心(図面の中心線Lc)を挟んで一方側に第1電極41が配置され、他方側に第2電極51が配置されていて、各突起部42、43、52、53等が対向する各電極側面に振動子41、51の支持端間の中心よりも各電極側に形成されていることから、スティクションが発生しやすい領域は、第1電極41も第2電極51も形成されていない。このため、振動子21と各電極との間に空間を形成するための犠牲膜エッチングの際に、溶液の表面張力によって振動子21の振動部が第1電極41や第2電極51に接触することが避けられる。よって、信頼性の高い静電容量型共振素子を製造することができるという利点がある。
次に、本発明の静電容量型共振素子に係る一実施の形態の第5例を、図5より説明する。図5における(1)図は平面レイアウト図であり、(2)図は(1)図中のB−B’線断面図である。
図5に示すように、表面が絶縁性の基板10上に空間31を介して振動子21が形成されている。この振動子21は、両端を上記基板10上に形成された支持部22、23によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、2次モードの振動を発現するものである。上記基板10は、例えば半導体基板11上に第1絶縁膜12として例えば酸化シリコン膜、第2絶縁膜13として例えば窒化シリコン膜が積層されたものである。また、上記支持部22、23は、導電性を有し振動子21の電極配線を兼ねる。
さらに、上記基板10上には上記振動子21下に上記空間31の一部を介して電極71が形成されている。この電極71は、上記振動子21の中心(上記支持部22、23間の中心:図面の中心線Lc)に配置されるように形成されていて、上記電極71の中心には開口部72が形成されている。この開口部72は、例えば、四角形に形成されている。また、上記電極71は、上記開口部72が形成されている部分が振動子21の長手方向に拡張した形状に形成されている。
また、上記支持部22には電極61が接続されている。
上記説明したように、上記静電容量型共振素子5では、振動子21の支持端間の中心(図面の中心線Lc)に電極71に形成された開口部72が配置されていることから、スティクションが発生しやすい領域は、電極71が形成されていない。このため、空間31を形成するための犠牲膜エッチングの際に、溶液の表面張力によって振動子の振動部21が電極71に接触することが避けられる。また、開口部72の両側に幅を有する電極71が形成されていることから、振動子21に振動を与えるに十分な静電力を確保することができ、大きな静電容量を得ることができる。よって、信頼性の高い静電容量型共振素子が構成されるという利点がある。
次に、本発明の静電容量型共振素子に係る一実施の形態の一例を、図6〜図8の製造工程断面図により説明する。図6〜図8で説明する製造工程は、前記図1、図4によって説明した静電容量型共振素子1〜4の製造工程であり、第1電極および第2電極のパターン形状を代えることによって各静電容量型共振素子1〜4を製造することができる。
図6(1)に示すように、例えば半導体基板11上に第1絶縁膜12として例えば酸化シリコン膜、第2絶縁膜13として例えば窒化シリコン膜を積層して、基板10を構成する。上記酸化シリコン膜、窒化シリコン膜は、例えば化学的気相成長(以下CVDという、CVDはChemical Vapor Deposition の略)法、例えば減圧CVD法により形成される。
次に、図6(2)に示すように、上記基板10上に電極を形成するための電極形成膜を形成する。この電極形成膜は、導電性を有する多結晶シリコンで形成する。このような導電性を有する多結晶シリコンとしては、例えばリン(P)を含有した多結晶シリコンがある。その後、リソグラフィ技術によるレジストマスク(図示せず)の形成、そのレジストマスクを用いたエッチングにより上記電極形成膜を加工して、第1電極41、第2電極51および後に形成される振動子が支持されるもので振動子の電極配線となる支持部22、支持部23を形成する。その後、上記エッチングに用いたレジストマスクを除去する。
上記第1電極41上および上記第2電極51は、並設され、上記支持部22、支持部23間の中心(図面の中心線Lc)を挟んで両側に並設される。図8に示すように、上記第1電極41は、上記第2電極51と対向する側の側面に連続して、上記支持部22、23間の中心(図面の中心線Lc)側に向かって突起部42、43が形成される。同様に、上記第2電極51は、上記第1電極41と対向する側の側面に連続して、上記支持部22、23間の中心(図面の中心線Lc)側に向かって突起部52が形成される。この突起部の形状、形成数、形成位置は、前記図1、図4によって説明したのと同様とすることができる。
次に、図6(3)に示すように、上記支持部22、23、第1電極41、第2電極51等を被覆するように、犠牲膜81を形成する。この犠牲膜81は、例えば酸化シリコン(SiO2)膜で形成することができ、例えば減圧CVD法により形成することができる。その後、平坦化技術を用いて上記支持部22、23、第1電極41、第2電極51等の間を埋め込む。この平坦化技術としては、例えばリフロー技術がある。また、平坦化技術に化学的機械研磨(以下CMPという、CMPはChemical Mechanical Polishingの略)によることもできる。また、酸化シリコン膜の形成は、上記成膜方法に限定されず、その他のCVD技術、塗布技術等によって形成することもできる。
次に、図6(4)に示すように、リソグラフィ技術によるレジストマスク(図示せず)の形成、そのレジストマスクを用いたエッチングにより上記犠牲膜81を加工して、振動子が支持されるもので振動子の電極配線となる支持部22、支持部23に達する開口部82、83を形成する。その後、上記エッチングに用いたレジストマスクを除去する。
次に、図6(5)に示すように、上記開口部82、83を含む上記犠牲膜81上に振動子形成膜を形成する。この振動子形成膜は、例えば多結晶シリコン膜で形成され、例えば減圧CVD法により形成することができる。次いで、リソグラフィ技術によるレジストマスク(図示せず)の形成、そのレジストマスクを用いたエッチングにより上記振動子形成膜を加工して、上記開口部82、83を通じて上記支持部22、支持部23に支持される振動子21を形成する。上記エッチング加工は、例えば反応性イオンエッチングによる。
次に、エッチング技術により選択的に上記犠牲膜81を除去する。その結果、図7(6)に示すように、支持部22、23に両端が支持された振動子21が形成される。上記エッチングは例えばウエットエッチングにより、例えば、犠牲膜81を形成する酸化シリコンを選択的にエッチングできるエッチング液には、例えば希フッ酸(DHF)を用いる。このようにエッチングして犠牲膜81を完全に除去することで、上記振動子21が形成されるとともに、第1電極41上および第2電極51上に所定の間隔の空間31が形成される。この空間31の上記第1電極41および第2電極51と振動子21との間隔(ギャップ)は、上記第1電極41上および第2電極51上の犠牲膜81の膜厚によって決定される。
次に、図7(7)に示すように、電極配線形成膜を成膜した後、通常のリソグラフィ技術およびエッチング技術により上記電極配線形成膜をパターニングして、上記支持部22に接続される電極配線61を形成する。上記電極配線形成膜は、例えばアルミニウム銅合金、アルミニウムシリコン合金等で形成することができ、成膜方法としては、例えばスパッタリング法、蒸着法等を用いることができる。またエッチング加工には、通常のドライエッチング技術を用い、例えば反応性イオンエッチングにより加工する。
上記静電容量型共振素子1の製造方法では、振動子21の支持端間の中心を挟んで一方側に第1電極41を配置し、他方側に第2電極51を配置して、対向する各電極側面に振動子21の支持端間の中心よりも各電極側に突起部42、43、52等を形成することから、スティクションが発生しやすい領域は、第1電極41も第2電極51も形成しないことになる。このため、空間31を形成するための犠牲膜81のエッチングの際に、溶液の表面張力によって振動子21の振動部が第1電極41や第2電極51に接触することが避けられる。すなわち、スティクションの発生が防止される。さらに、第1電極41および第2電極51同士が対向する各電極側面で振動子21の支持端間の中心よりも各電極側に突起部42、43、52等を形成することにより、振動子21に重なり合う領域の第1電極41および第2電極51の面積が稼げるので、振動子21に振動を与える際に十分な静電力が確保される。
また、前記図5によって接続した静電容量型共振素子5を製造する場合には、第1電極および第2電極の代わりに前記図5によって説明したような電極71を形成すればよい。この製造方法では、振動子21の支持端間の中心に電極71に開口部72を形成することから、スティクションが発生しやすい領域は、電極71が形成されない。このため、空間31を形成するための犠牲膜81のエッチングの際に、溶液(例えばエッチング液やエッチング洗浄液等)の表面張力によって振動子21の振動部21aが電極71に接触することが避けられる。また、開口部72の両側に幅を有する電極71が形成されていることから、振動子21に振動を与えるに十分な静電力を確保することができ、大きな静電容量を得ることができる。よって、信頼性の高い静電容量型共振素子を製造することができるという利点がある。
次に、本発明の通信装置に係る一実施の形態の一例を、図9のブロック図により説明する。図9で説明する通信装置は、前記本発明の静電容量型共振素子1〜5のいずれかを用いたフィルタを備えたものである。このフィルタとしては、高周波(RF)フィルタ、中間周波(IF)フィルタ等として用いることができる。このようなフィルタを備えた通信装置には、例えば携帯電話機、個人用携帯情報端末(PDA:Personal Digital Assistance)機器、無線LAN機器、無線トランシーバ、テレビジョンチューナ、ラジオチューナ等の、電磁波を利用して通信する通信装置がある。
図9に示すように、通信装置200の送信系の構成を説明する。この送信系は、例えば、Iチャンネルの送信データをデジタル/アナログ変換器(DAC)201Iに供給してアナログ信号に変換する。またQチャンネルの送信データをデジタル/アナログ変換器(DAC)201Qに供給してアナログ信号に変換する。変換された各チャンネルの信号は、バンド・パス・フィルタ202Iおよび202Qに供給して、送信信号の帯域以外の信号成分を除去し、バンド・パス・フィルタ202Iおよび202Qの出力を変調器210に供給する。
変調器210では、各チャンネルにバッファアンプ211Iおよび211Qを介してミキサ212Iおよび212Qに供給して、送信用のPLL(phase-locked loop)回路203から供給される送信周波数に対応した周波数信号を混合して変調し、両混合信号を加算器214で加算して1系統の送信信号とする。この場合、ミキサ212Iに供給する周波数信号は、移相器213で信号位相を90°シフトさせてあり、Iチャンネルの信号とQチャンネルの信号とが直交変調されるようにしてある。
加算器214の出力は、バッファアンプ215を介して電力増幅器204に供給し、所定の送信電力となるように増幅する。電力増幅器204で増幅された信号は、送受信切換器205と高周波フィルタ206を介してアンテナ207に供給し、アンテナ207から無線送信させる。高周波フィルタ206は、この通信装置で送信および受信する周波数帯域以外の信号成分を除去するバンド・パス・フィルタである。
受信系の構成としては、アンテナ207で受信した信号を、高周波フィルタ206および送受信切換器205を介して高周波部220に供給する。高周波部220では、受信信号を低ノイズアンプ(LNA)221で増幅した後、バンド・パス・フィルタ222に供給して、受信周波数帯域以外の信号成分を除去し、バッファアンプ223を介して除去された信号をミキサ224に供給する。そして、チャンネル選択用PLL回路251から供給される周波数信号を混合して、所定の送信チャンネルの信号を中間周波信号とし、バッファアンプ225を介してその中間周波信号を中間周波回路230に供給する。
中間周波回路230では、バッファアンプ231を介して供給される中間周波信号をバンド・パス・フィルタ232に供給して、中間周波信号の帯域以外の信号成分を除去し、除去された信号を自動ゲイン調整回路(AGC回路)233に供給して、ほぼ一定のゲインの信号とする。自動ゲイン調整回路233でゲイン調整された中間周波信号は、バッファアンプ234を介して復調器240に供給する。
復調器240では、バッファアンプ241を介して供給される中間周波信号をミキサ242Iおよび242Qに供給して、中間周波用PLL回路252から供給される周波数信号を混合して、受信したIチャンネルの信号成分とQチャンネルの信号成分を復調する。この場合、I信号用のミキサ242Iには、移相器243で信号位相を90°シフトさせた周波数信号を供給するようにしてあり、直交変調されたIチャンネルの信号成分とQチャンネルの信号成分を復調する。
復調されたIチャンネルとQチャンネルの信号は、それぞれバッファアンプ244Iおよび244Qを介してバンド・パス・フィルタ253Iおよび253Qに供給して、IチャンネルおよびQチャンネルの信号以外の信号成分を除去し、除去された信号をアナログ/デジタル変換器(ADC)254Iおよび254Qに供給してサンプリングしてデジタルデータ化し、Iチャンネルの受信データおよびQチャンネルの受信データを得る。
ここまで説明した構成において、各バンド・パス・フィルタ202I、202Q、206、222、232、253I、253Qの一部又は全てとして、上述した実施の形態の構成のフィルタを適用して帯域制限することが可能である。
本発明の通信装置200によれば、フィルタを構成する静電駆動型振動子に安定な直流バイアス電圧を供給することができるので、出力される高周波信号又は/および中間周波信号の時間変動を抑制することができ、また、突発的に印加される高電圧パルス(サージ電圧)による振動子の破壊を防止することができ、信頼性の高い通信装置を提供することができる。
上記実施の形態では、各フィルタをバンド・パス・フィルタとして構成したが、所定の周波数よりも下の周波数帯域だけを通過させるロー・パス・フィルタや、所定の周波数よりも上の周波数帯域だけを通過させるハイ・パス・フィルタとして構成して、それらのフィルタに上述した各実施の形態の構成のフィルタを適用してもよい。また、前記図9の例では、無線送信および無線受信を行う通信装置としたが、有線の伝送路を介して送信および受信を行う通信装置が備えるフィルタに適用してもよく、さらに送信処理だけを行う通信装置や受信処理だけを行う通信装置が備えるフィルタに、上述した実施の形態の構成のフィルタを適用してもよい。
本発明の通信装置200は、本発明の静電容量型共振素子を有するフィルタを搭載したことから、スティクションが防止された信頼性の高いフィルタを搭載することが可能になり、通信装置の信頼性が高めることができるという利点がある。
本発明の静電容量型共振素子に係る一実施の形態の第1例を示す平面レイアウト図および(1)図中のA−A’線断面図である。 Pull−in電圧と下部電極(第1電極)面積との関係図である。 電極間の静電力Fを説明する概略構成斜視図である。 本発明の静電容量型共振素子に係る一実施の形態の第2例〜第4例を示す平面レイアウト図である。 本発明の静電容量型共振素子に係る一実施の形態の第5例を示す平面レイアウト図および(1)図中のB−B’線断面図である。 本発明の静電容量型共振素子の製造方法に係る一実施の形態の一例を示す製造工程断面図である。 本発明の静電容量型共振素子の製造方法に係る一実施の形態の一例を示す製造工程断面図である。 本発明の静電容量型共振素子の製造方法に係る一実施の形態の一例を示す平面レイアウト図である。 本発明の通信装置に係る一実施の形態の一例を示すブロック図である。 従来の静電容量型共振素子に係る一例を示す平面レイアウト図および(1)図中のC−C’線断面図である。 従来の静電容量型共振素子に係る一例を示す平面レイアウト図および(1)図中のD−D’線断面図である。
符号の説明
1…静電容量型共振素子、10…基板、21…振動子、31…空間、41…第1電極、42,43…突起部、51…第2電極、52…突起部

Claims (8)

  1. 基板上に空間を介して両端が前記基板上に支持された振動子と、
    前記振動子下に前記空間の一部を介して前記基板上に形成された第1電極と、
    前記振動子下に前記空間の一部を介して前記基板上に前記第1電極と並設された第2電極と
    を備えた静電容量型共振素子であって、
    前記振動子は2次モードの振動で振動し、
    前記第1電極および前記第2電極は、前記振動子の支持端間の中心を挟んで一方側に前記第1電極が配置され、他方側に前記第2電極が配置されるとともに、前記第1電極および前記第2電極の対向する側面にはそれぞれ突起部が形成されている
    ことを特徴とする静電容量型共振素子。
  2. 前記第1電極および前記第2電極の突起状に形成されている部分は、前記振動子の支持端間の中心に向かうにしたがって細くなるように形成されている
    ことを特徴とする請求項1記載の静電容量型共振素子。
  3. 前記突起部の数もしくは占有面積によって静電力を設定する
    ことを特徴とする請求項1記載の静電容量型共振素子。
  4. 基板上に空間を介して両端が前記基板上に支持された振動子と、
    前記振動子と空間を介して前記基板上に形成された電極と
    を備えた静電容量型共振素子であって、
    前記電極は前記振動子の支持端間の中心を含む領域に開口部が形成されている
    ことを特徴とする静電容量型共振素子。
  5. 基板上に空間を介して両端が前記基板上に支持された振動子と、
    前記振動子下に前記空間の一部を介して前記基板上に形成された第1電極と、
    前記振動子下に前記空間の一部を介して前記基板上に前記第1電極と並設された第2電極と
    を備えた静電容量型共振素子の製造方法であって、
    前記第1電極および前記第2電極を形成する際に、
    前記振動子の支持端間の中心を挟んで一方側に前記第1電極を形成し、他方側に前記第2電極を形成するとともに、前記第1電極および前記第2電極が対向する各電極側面にそれぞれ突起部を形成する
    ことを特徴とする静電容量型共振素子の製造方法。
  6. 基板上に空間を介して両端が前記基板上に支持された振動子と、
    前記振動子と空間を介して前記基板上に形成された電極と
    を備えた静電容量型共振素子の製造方法であって、
    前記電極を形成する際に、
    前記電極における前記振動子の支持端間の中心を含む領域に開口部を形成する
    ことを特徴とする静電容量型共振素子の製造方法。
  7. 基板上に空間を介して両端が前記基板上に支持された振動子と、
    前記振動子下に前記空間の一部を介して前記基板上に形成された第1電極と、
    前記振動子下に前記空間の一部を介して前記基板上に前記第1電極と並設された第2電極と
    を備えた静電容量型共振素子を有するフィルタを搭載した通信装置において、
    前記振動子は2次モードの振動で振動し、
    前記第1電極および前記第2電極は、前記振動子の支持端間の中心を挟んで一方側に前記第1電極が配置され、他方側に前記第2電極が配置されるとともに、前記第1電極および前記第2電極が対向する各電極側面にはそれぞれ突起部が形成されている
    ことを特徴とする通信装置。
  8. 基板上に空間を介して両端が前記基板上に支持された振動子と、
    前記振動子下に前記空間の一部を介して前記基板上に形成された電極と
    を備えた静電容量型共振素子を有するフィルタを搭載した通信装置において、
    前記電極は前記振動子の支持端間の中心を含む領域に開口部が形成されている
    ことを特徴とする通信装置。
JP2005329899A 2005-11-15 2005-11-15 静電容量型共振素子、静電容量型共振素子の製造方法および通信装置 Expired - Fee Related JP4736735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005329899A JP4736735B2 (ja) 2005-11-15 2005-11-15 静電容量型共振素子、静電容量型共振素子の製造方法および通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005329899A JP4736735B2 (ja) 2005-11-15 2005-11-15 静電容量型共振素子、静電容量型共振素子の製造方法および通信装置

Publications (2)

Publication Number Publication Date
JP2007142532A true JP2007142532A (ja) 2007-06-07
JP4736735B2 JP4736735B2 (ja) 2011-07-27

Family

ID=38204917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005329899A Expired - Fee Related JP4736735B2 (ja) 2005-11-15 2005-11-15 静電容量型共振素子、静電容量型共振素子の製造方法および通信装置

Country Status (1)

Country Link
JP (1) JP4736735B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113552386A (zh) * 2021-06-08 2021-10-26 南京理工大学 一种静电调谐分离式微机电加速度计及其闭环控制方法
CN116761372A (zh) * 2023-08-14 2023-09-15 苏州瑞驱电动科技有限公司 基于碳化硅器件的高速电机控制器低寄生电感主拓扑结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537051A (en) * 1978-09-06 1980-03-14 Seikosha Co Ltd Piezoelectric oscillator
JP2002314361A (ja) * 2001-04-17 2002-10-25 Tdk Corp 圧電共振部品
JP2003344786A (ja) * 2002-05-27 2003-12-03 Matsushita Electric Works Ltd 静電アクチュエータ
JP2004127605A (ja) * 2002-09-30 2004-04-22 Toshiba Corp マイクロスイッチ及びその製造方法
JP2005065138A (ja) * 2003-08-20 2005-03-10 Sony Corp マイクロ電気機械システムの共振器およびその調整方法
JP2005244406A (ja) * 2004-02-25 2005-09-08 Sony Corp マイクロ電気機械システムの共振器およびその製造方法および周波数フィルタ
JP2005260398A (ja) * 2004-03-10 2005-09-22 Sony Corp 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537051A (en) * 1978-09-06 1980-03-14 Seikosha Co Ltd Piezoelectric oscillator
JP2002314361A (ja) * 2001-04-17 2002-10-25 Tdk Corp 圧電共振部品
JP2003344786A (ja) * 2002-05-27 2003-12-03 Matsushita Electric Works Ltd 静電アクチュエータ
JP2004127605A (ja) * 2002-09-30 2004-04-22 Toshiba Corp マイクロスイッチ及びその製造方法
JP2005065138A (ja) * 2003-08-20 2005-03-10 Sony Corp マイクロ電気機械システムの共振器およびその調整方法
JP2005244406A (ja) * 2004-02-25 2005-09-08 Sony Corp マイクロ電気機械システムの共振器およびその製造方法および周波数フィルタ
JP2005260398A (ja) * 2004-03-10 2005-09-22 Sony Corp 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113552386A (zh) * 2021-06-08 2021-10-26 南京理工大学 一种静电调谐分离式微机电加速度计及其闭环控制方法
CN113552386B (zh) * 2021-06-08 2023-04-07 南京理工大学 一种静电调谐分离式微机电加速度计及其闭环控制方法
CN116761372A (zh) * 2023-08-14 2023-09-15 苏州瑞驱电动科技有限公司 基于碳化硅器件的高速电机控制器低寄生电感主拓扑结构
CN116761372B (zh) * 2023-08-14 2023-10-27 苏州瑞驱电动科技有限公司 基于碳化硅器件的高速电机控制器低寄生电感主拓扑结构

Also Published As

Publication number Publication date
JP4736735B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
US8264291B2 (en) Resonator and a method of manufacturing the same, and oscillator and electronic apparatus including the same
JP4501860B2 (ja) Mems型振動子とその製造方法、フィルタ、並びに通信装置
JP4466563B2 (ja) Mems型共振器及びその製造方法、並びに通信装置
TWI309107B (en) Micro-resonator, frequency filter and communication apparatus
US7352254B2 (en) Micro-oscillator, semiconductor device and communication apparatus
JP2004112378A (ja) フィルタ、複合フィルタ、それらを搭載したフィルタ実装体、集積回路チップ、電子機器およびそれらの周波数特性変更方法
US20070010227A1 (en) Micro electric machine system resonator, drive method thereof, manufacturing method thereof, and frequency filter
JP4735032B2 (ja) 微小共振器、バンドパスフィルタ、半導体装置、及び通信装置
US7420439B2 (en) Micro-resonator, band-pass filter, semiconductor device and communication apparatus
JP4710435B2 (ja) 微小共振器、バンドパスフィルタ、半導体装置、並びに通信装置
US7286027B2 (en) Microresonator, manufacturing method, and electronic apparatus
JP2007013447A5 (ja)
JP4736735B2 (ja) 静電容量型共振素子、静電容量型共振素子の製造方法および通信装置
JP2009088685A (ja) 電気機械素子および半導体デバイス
JP2007142533A (ja) 静電容量型共振素子、静電容量型共振素子の製造方法および通信装置
JP2008177933A (ja) 電気機械素子、並びに信号処理デバイス、通信装置
JP2005303706A (ja) マイクロレゾネータ及びその製造方法並びに電子機器
JP4635619B2 (ja) 微小共振器及び通信装置
JP2011004252A (ja) 共振器およびその製造方法、発振器ならびに電子機器
JP4604730B2 (ja) 微小振動子、半導体装置及び通信装置
JP2006270398A (ja) 微小振動子、半導体装置及び通信装置
JP2006108378A (ja) 共振トランジスタ及び通信装置
JP2009117903A (ja) フィルタ素子、半導体デバイスおよび電子機器
JP2008012631A (ja) 電気機械素子及びその製造方法
JP2011004251A (ja) 共振器およびその製造方法、発振器ならびに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees