JP2007142443A - 半導体材料中の表面移動度測定用の弾性メタルゲートmosトランジスタ - Google Patents

半導体材料中の表面移動度測定用の弾性メタルゲートmosトランジスタ Download PDF

Info

Publication number
JP2007142443A
JP2007142443A JP2006339198A JP2006339198A JP2007142443A JP 2007142443 A JP2007142443 A JP 2007142443A JP 2006339198 A JP2006339198 A JP 2006339198A JP 2006339198 A JP2006339198 A JP 2006339198A JP 2007142443 A JP2007142443 A JP 2007142443A
Authority
JP
Japan
Prior art keywords
contact
sample
semiconductor wafer
substrate
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006339198A
Other languages
English (en)
Inventor
Robert J Hillard
ロバート・ジェイ・ヒラード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solid State Measurements Inc
Original Assignee
Solid State Measurements Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solid State Measurements Inc filed Critical Solid State Measurements Inc
Publication of JP2007142443A publication Critical patent/JP2007142443A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755Material aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】半導体ウエハまたはサンプルを検査する方法と装置を提供する。
【解決手段】半導体材料の基板12を有する半導体ウエハまたはサンプル10は、3つの導電性接触子6と半導体ウエハまたはサンプル10の基板12の上面16との間の誘電体14の圧縮により検査される。誘電体14は、トンネル電流が誘電体14を損傷せずに、それを通って流れることを可能にする厚さである。1対の隣接した接触子6に第1電気バイアスが印加され、他の接触子6に接地基準のような第2電気バイアスが印加されると、半導体ウエハまたはサンプル10に反転層が生成される。半導体ウエハまたはサンプル10の基板12、誘電体14を横切って流れるトンネル電流としての電流の値が、印加された電気バイアスに応じて測定される。半導体ウエハまたはサンプル10中の少数キャリアの表面移動度が、印加された電気バイアスと測定電流値の関数として決定される。
【選択図】図1

Description

本発明は、半導体ウエハまたはサンプルの検査、特に表面チャネル移動度とも呼ばれる半導体ウエハまたはサンプル中の電荷キャリアの移動度を決定することに関する。
半導体デバイスについての主要な関心事は、いわゆる表面チャネル移動度である。従来の移動度測定法は、格子及び不純物散乱の効果がたいてい支配的なバルク移動度のいずれかの一部または全体を測定する。しかし、高速半導体デバイスの性能は、半導体ウエハまたはサンプルの反転層中の少数キャリアの表面移動度によって制限される。これは、界面ラフネスとクーロン散乱効果による半導体ウエハまたはサンプルの表面、またはその近傍での分散に大きく依存する。これは現在及び将来の半導体技術の主要な関心事である。
これまで、表面移動度は、半導体ウエハまたはサンプルに形成されたMOSトランジスタを介して反転層を生成することにより測定された。しかし、MOSトランジスタは、チャンネルインプラント及び金属定義だけでなく、ソース、ドレイン及びゲートコンタクトを形成するために、半導体ウエハまたはサンプルの完全な処理を必要とする。これは時間のかかるプロセスで、トランジスタの形成に使用されるプロセスの質についてのタイムリーなフィードバックを行なうことができない。
従って、完全なMOSトランジスタを形成する必要のない半導体ウエハまたはサンプルを検査する方法と装置の提供により、上記の欠点等を克服することが望ましい。発明の他の利点は、以下の詳細な説明を読み、理解することにより当業者に明白になろう。
本発明は半導体材料の基板を有する半導体ウエハまたはサンプルを検査する方法である。その方法は、(a)互いに電気的に分離してキャリヤに取り付けられた導電性の第1、第2及び第3の接触子を設ける工程と、(b)前記第1及び第2の接触子に第1の電気バイアスを印加し、前記第3の接触子に第2の電気バイアスを印加するよう接続した電源を設ける工程と、(c)前記半導体ウエハまたは前記サンプルの前記基板の上面と間隔をおく関係へ前記接触子を移動させる工程と、(d)前記(c)の工程に続いて、前記電源に前記第1及び第2の電気バイアスを印加させて、少なくとも前記第1の接触子の下の前記基板に反転層を生成する工程と、(e)前記印加された電圧に応じて前記基板を流れる電流の値を測定する工程と、(f)印加された前記電気バイアスと測定された前記電流から前記基板中の少数キャリアの表面移動度を決定する工程と、を含む。
工程(c)で、各接触子は誘電体によって基板の上面と間隔をおいた関係に維持されることができる。誘電体は接触子と基板の少なくとも一方、またはその両方に設けることができる。少なくとも2つの接触子と基板との間の誘電体インラインが、トンネル電流がそれを通って流れることを可能にする厚さであることが望ましい。
第2の接触子を第1及び第3の接触子の間に位置させることができる。第3の接触子が第2の接触子を囲み、第2の接触子が第1の接触子を囲んでもよい。
第1及び第3の接触子を、誘電体の形成を促進しないイリジウムで形成することができる。第2の接触子を付加的な誘電体の形成を促進するタンタルで形成することができる。半導体材料を流れる電流の大半が第1及び第3の接触子を流れることが可能になる。
キャリアを電気絶縁材料、または接触子と導電性材料の間に電気絶縁材料が設けられた導電性材料で形成することができる。
本発明は半導体材料の基板を有する半導体ウエハまたはサンプルを検査する装置でもある。その装置は、第1、第2及び第3の導電性の接触子を互いに電気的に分離させて取り付けたプローブと、半導体ウエハまたはサンプルの上面と接触するよう各接触子を押圧する手段を含む。半導体ウエハまたはサンプルの上面と接触した接触子に電気バイアスを印加して、第1及び第2の接触子を第1電位、第3の接触子を第2電位とさせ、印加された電気バイアスに応じて、少なくとも第1の接触子の下の半導体材料に反転層を生成させる手段が設けられる。また、前記印加された電気バイアスに応じて半導体ウエハまたはサンプルを流れる電流の値を測定する手段が設けられる。最後に、印加された電気バイアスと半導体ウエハまたはサンプルを流れる電流の測定値から半導体ウエハまたはサンプル中の少数キャリアの表面移動度を決定する手段が設けられる。
半導体ウエハまたはサンプルの上面が、半導体ウエハまたはサンプルの基板の上面、または半導体ウエハの基板を覆う絶縁体の上面のいずれでもよい。半導体ウエハまたはサンプルの上面が半導体ウエハまたはサンプルの基板の上面である場合、少なくとも1つの接触子が半導体ウエハまたはサンプルの基板の上面と接する絶縁体を含むことができる。
少なくとも1つの接触子の絶縁体が、それを通るトンネル電流の流れを許す厚さであることが望ましい。
接触子に電気バイアスを印加する手段が第1電位を第1電圧から第2電圧へ掃引することができる。第1電位の掃引に応じて、電流値を測定する手段が半導体ウエハまたはサンプルを流れる電流の値を測定することができる。決定手段が、掃引された電位の値の対応する変化に対する測定電流値の変化の関数として、半導体ウエハまたはサンプル中の少数キャリアの表面移動度を決定することができる。
プローブを電気絶縁材料または導電性材料で形成することができる。プローブを導電性材料で形成する場合、導電性材料と接触子の間に電気絶縁材料を設けることができる。
最後に、本発明は半導体材料の基板を有する半導体ウエハまたはサンプルを検査する方法である。その方法は、3つの導電性の接触子それぞれと半導体ウエハまたはサンプルの基板の上面の間で、トンネル電流が誘電体を損傷せずにそれを通って流れることを可能にする厚さの誘電体を圧縮し、1対の隣接した接触子に第1電位を、他の接触子に第2電位を印加して、印加された電位に応じて半導体ウエハまたはサンプルに反転層を生成させ、印加された電位に応じて、トンネル電流として、半導体ウエハまたはサンプルを、そして誘電体を横切って流れる電流の値を測定し、印加された電位の少なくとも一方と測定電流値の関数として、半導体ウエハまたはサンプル中の少数キャリアの表面移動度を決定することを含む。
誘電体を少なくとも1つの接触子、または半導体ウエハまたはサンプルの基板、またはその両方に設けることができる。1つの接触を、そこに付加的な誘電体が生ずることを可能にする材料で形成することができ、半導体ウエハまたはサンプルの基板と誘電体を流れる電流が、他の2つの接触子を流れる。
添付図を参照して本発明を説明するが、同じ要素には同じ参照番号を付してある。
図1を参照すると、半導体ウエハまたはサンプル検査システム2は、導電性の真空チャック4とキャリア6を含んでいる。キャリア6はいかなる好適な形状をも考えられるから、長いプローブの形をした図1のキャリア6の例は発明を限定するものではない。チャック4は半導体ウエハまたはサンプル10の裏面8を支持するように構成され、ウエハまたはサンプル10は吸引(図示せず)によってチャック4に接触して保持される半導体材料で形成された基板12を含んでいる。半導体ウエハまたはサンプル10は基板12の上面16を覆う誘電体層14を含んでいるが、これは不可欠ではない。
図示の実施例で、キャリア6は、基板12の上面16、あるいは誘電体層14があればその上面22、と接触する接触部またはチップ20を例えばその一端に設けた本体または軸18を含んでいる。以下、本発明による半導体ウエハまたはサンプル10の検査に適した種々の形状及び構成の接触部またはチップ20を持つキャリア6の実施例を説明する。
周知の種類の接触形成手段26が、チャック4及び/またはキャリア6の双頭矢印28で示された上下動を制御し、キャリア6及び/または半導体ウエハまたはサンプル10を移動させ、チップ20の先端が基板12の上面16、あるいは誘電体層14があればその上面22を押圧する。
チップ20が基板12の上面16、あるいは誘電体層14があればその上面22と接触すると、電気刺激付与手段30がキャリア6のチップ20に適切な電気刺激を付与するよう電気的に接続可能である。
基板12の上面16、あるいは誘電体層14があればその上面22と接触したキャリア6のチップ20に電気刺激付与手段30によって付与された検査用刺激に対する半導体ウエハまたはサンプル10の反応を測定するために測定手段32が電気的に接続可能である。本発明によれば、チャック4はアース等の基準バイアスに接続せず、「フローティング」にしておくことが望ましい。
図2(a)を参照し、図1を引き続き参照すると、キャリア6の一実施例で、軸18は誘電体または絶縁材料で作られ、チップ20を支持する軸18の先端は例えば球面、ボール状面、弧状面などの湾曲面34になっている。チップ20は、互いに電気的に分離して表面34に位置する導電性接触子36a〜36cを含んでいる。各接触子36は弾性変形可能な材料で作られることが望ましい。しかし、これは発明を限定するものではない。1つの非限定的実施例では、接触子36a及び36cはイリジウムで形成され、接触子36bはタンタルで形成される。しかし、これは発明を限定するものではない。
接触子36a〜36cは、互いに電気的に分離された適切な導線38a〜38cを介して電気刺激付与手段30と測定手段32に接続している。図2(a)で、軸18の内部に延設された各導線38を示している。しかし、導線38はそれぞれ、その対応する接触子と電気刺激付与手段30及び測定手段32との間で適切ないし望ましい方法で延設することができるから、これは発明を限定するものではない。
必要に応じて、接触子36a〜36cの1つ以上が、軸18と反対の側に配置された任意の誘電体40a〜40c(仮想線で示す)をそれぞれ含んでもよい。
図2(b)に示すキャリア6の実施例では、軸18が導電材料で作られ、チップ20が軸18と各接触子36a〜36cの間に位置する誘電体42を含む。それ以外は図2(a)に示すキャリア6の実施例に同様である。図2(b)に示すキャリア6の実施例では、弧状表面34が軸18に対向する誘電体層42の表面であり、チップ20が接触子36a〜36c、誘電体42と、必要に応じて1つ以上の誘電体40a〜40c(仮想線で示す)を含む。
図3(a)と図3(b)は、図2(a)と図2(b)に示すものと同様のキャリア6の実施例をそれぞれ示すが、図2(a)と図2(b)に示すキャリア6の実施例の表面34が湾曲しているのに対して、図3(a)と図3(b)に示す表面34は実質的に平坦である。図2(a)と図2(b)に示すキャリア6の実施例の表面34の曲率は、球面、ボール状面、弧状面などに限らず、適切ないし望ましい形状を持ち得るから、発明を限定するものではない。
図4(a)と図4(b)は、図2(a)、図2(b)、図3(a)及び図3(b)に示すキャリア6の実施例のいずれの表面34上にでも配置することができる接触子36の例示的な構成を示す。しかし、後述する方法で半導体ウエハまたはサンプル10の検査を行うために当業者が有用と考える適切ないし望ましい構成で接触子36a〜36cを配置することができるから、図4(a)と図4(b)に示す接触子の構成は発明を限定するものではない。
図2(a)と図3(a)に示すキャリア6の実施例で、チップ20は接触子36a〜36cと、必要に応じて1つ以上の誘電体40a〜40cを備える。図2(b)と図3(b)に示すキャリア6の実施例で、チップ20は誘電体42、接触子36a〜36cと、必要に応じて1つ以上の誘電体40a〜40cを備える。図4(a)と図4(b)で、誘電体40a、40b及び40cは簡略さのために省略してある。しかし、必要に応じて誘電体40a、40b及び/または40cを、対応する図4(a)及び図4(b)の接触子に備えることができることが理解されよう。
図4(a)と図4(b)に示すように、キャリア6の軸18とチップ20は、キャリア6のチップ20側端から見ると円形プロファイルを持つことができる。あるいは、キャリア6のチップ20側端から見ると、軸18及び/またはチップ20は矩形または方形プロファイル(仮想線で示す)でありえる。しかし、軸18及び/または)チップ20は、当業者が適切ないし望ましいと考える他のいかなるプロファイルを持ってもよいから、上記プロファイルは発明を限定するものではない。
図5は、キャリア6のいずれの実施例のチップ20上でも実施され得る接触子36a〜36cの別の形状を示す。図5で、接触子36aは接触子36bを囲み、後者は接触子36cを囲む。接触子36a〜36cは互いに間隔をおいて電気的に分離している。キャリア6のチップ20側端から見ると、キャリア6のチップ20及び/または軸18は、円形プロファイル、方形プロファイル、矩形プロファイルあるいは当業者が適切ないし望ましいと考える他のいかなるプロファイルを持つこともできる。
図6(a)に示すキャリア6の実施例のチップ20は、誘電体または絶縁材料で形成された軸18の平坦面34に配置された図5に示す導線の構成を含んでいる。それ以外は図3(a)に示すキャリア6の実施例と同様である。
図6(b)に示すキャリア6の実施例では、軸18が導電材料で作られ、チップ20が軸18と接触子36a〜36cの間に配置された誘電体42を含んでいる。それ以外は図6(a)に示すキャリア6の実施例と同様である。図6(b)に示すキャリア6の実施例で、平坦面34は誘電体層42の露出面である。
図6(a)と図6(b)で、1つ以上の接触子36a〜36cは、軸18に対向するその表面に任意の誘電体40a〜40cをそれぞれ含むことができる。
図7(a)と図7(b)に示すキャリア6の実施例では、表面34が例えば球形、ボール形、弧形などの湾曲面になっている。それ以外はそれぞれ、図6(a)と図6(b)に示すキャリア6の実施例と同様である。
次に、オーバーレイ誘電体層14を持つp型の材料で形成された基板12を持つ半導体ウエハまたはサンプル10の検査用としての、図3(a)に示すキャリア6の実施例の使用を、図8を参照し、図1を引き続き参照しながら説明する。
図8は、半導体ウエハまたはサンプル10を覆う誘電体層14の上面22に接触した、図3(a)に示すキャリア6の実施例の接触子36a〜36cを示す。図8で、接触子36a〜36cは、本発明を説明する目的で、それぞれドレイン、ゲート及びソースと標識付けしてある。しかし、これは発明を限定するものではない。
ドレイン接触子36a及びソース接触子36cは、自然の誘電体、例えば酸化物、の成長を促進しないイリジウム等の第1導電材料で形成されることが望ましい。対照的に、ゲート接触子36bは、比較的薄い自然の誘電体40bの成長を促進するタンタル等の第2導電材料で形成されることが望ましい。従って、図8に示すキャリア6の実施例では、チップ20は接触子36a〜36cと誘電体40bを含んでいる。しかし、ドレイン及びソース接触子36a及び36cを形成する第1導電材料の使用と、ゲート接触子36bを形成する第2導電材料の使用は、発明を限定するものではない。
半導体ウエハまたはサンプル10の誘電体層14の上面22と接触させるよう、ドレイン及びソース接触子36a及び36cとゲート接触子36bの誘電体層40bを接触形成手段26が押圧した後の適切な時に、電気刺激付与手段30が接触子36a〜36cにバイアスをかけて、誘電体層14に近接する半導体ウエハまたはサンプルの10の基板12中にいわゆる反転層50を形成する。誘電体層14の上面22に接触するよう接触子36a及び36cとゲート接触子36bの誘電体層40bが押圧されたとき、接触子36a及び36cと誘電体層40b、従って接触子36b、は図示のように半導体ウエハまたはサンプルの10の基板12の上面16と間隔をおいた関係に位置する。
ここで言う「反転層」は、たとえ基板が多数キャリヤでドープされたとしても、多数キャリヤより多くの少数キャリアを含む基板12のような半導体基板の層として定義される。
図8に示すようにp型の材料で作られた基板12に対して、電気刺激付与手段30はドレイン及びゲート接触子36a及び36bに正の電圧を印加し、ソース接触子36cに基準電圧、例えば接地、を印加する。ドレイン及びゲート接触子36a及び36bに対する正の電圧の印加により、その下の基板12の領域からホールを消耗させ、それによって、ホールより多くの電子がある反転層50を形成する。電気刺激付与手段30がソース接触子36cに基準電圧を印加するから、ソース接触子36cの下の基板12の領域にホールが保持される。
反転層50とソース接触子36cの下の基板12の領域の間に、いわゆる「ピンチオフ」点が形成される。このピンチオフ点がそう呼ばれるのは、反転層50がソース接触子36cの下の基板12の領域へ延びず、その結果、ピンチオフ点とソース接触子36cの下の基板12の領域との間の基板12の抵抗により、ソース接触子36cを流れる電流の値が比較的小さくなるからである。ピンチオフ点の概念は半導体技術において周知であり、これ以上説明しない。
図9を参照し、図1と図8を引き続き参照すると、電気刺激付与手段30がドレイン及びゲート接触子36a及び36bに印加する電圧(VGS)を第1電圧、例えば0ボルト、から第2電圧、例えば4ボルト、へと高めると、電流(IDS)がドレイン接触子36aから基板12と誘電体層14を通ってソース接触子36cへ流れ始める。
「トンネル電流」として知られる搬送メカニズムによるこの電流の流れを促進するために、誘電体層14は十分に薄く、例えばせいぜい約30オングストロームである。図9に示すように、ドレイン及びゲート接触子36a及び36bに印加される電圧の増大に応じて、IDSの値が高くなる。VGSのプロット52の勾配に対するその直線領域54のIDSは、ピンチオフ点とソース接触子36cの間の抵抗の大きさ、従って基板12中のキャリアの表面移動度である。
導電性のゲート接触子36bと半導体ウエハまたはサンプル10の誘電体層14の間に位置する誘電体40bは、ゲート接触子36bと基板12の間の誘電体インラインの有効厚さを、トンネル電流がほとんど流れない程度まで十分に厚くする。従って、電気刺激付与手段30によって印加される電圧に応じて流れる電流の大半は、ドレイン及びゲート接触子36a及び36bの間を流れる。
ゲート接触子36bに対してバイアスをかけないか、ソース接触子36cと同じ基準電圧にバイアスをかけると、ドレイン接触子36aに印加する電圧を第1電圧から第2電圧へと高めても、ドレイン接触子36aとソース接触子36cの間で電流が実質的に流れないことが認められた。ゲート接触子36bが接続されないか、ソース接触子36cと同じ基準電圧に接続される場合のVGS対IDSの例示的プロット56も図9に示す。
プロット52及び56の差は、ドレイン接触子36aとソース接触子36cの間のゲート接触子36bの存在と、それに起因する、ソース接触子36cの下の基板6の部分から遠い明確なピンチオフ点を生成する容量によるものと考えられる。さらに、ドレイン及びソース接触子36a及び36c上に誘電体40a及び40cが存在しないことと、ゲート接触子36b上の誘電体40bとの組合せが、プロット52の形成を促進すると考えられる。2つの接触子だけの使用がプロット56のようなプロットを生成し、ここに記載したような3つの接触子の使用がプロット52の形成を促進し、それによって基板12中のキャリアの表面移動度を決定できることが認められた。
図10を参照し、図1、図8及び図9を引き続き参照すると、半導体ウエハまたはサンプル10が誘電体層14を含んでいない場合、ドレイン接触子36a及びソース接触子36cが誘電体40a及び40cをそれぞれ含むことが望ましい。これは誘電体40bを含むゲート接触子36bに加えてある。従って、チップ20が接触子36a〜36cを含み、ゲート接触子36bだけが誘電体40bを含む図8に示すキャリア6の実施例とは対照的に、図10に示すキャリア6の実施例では、チップ20は接触子36a〜36cと誘電体40a〜40cを含んでいる。誘電体40a及び40cは、トンネル電流がそれを通って流れることを可能にするに十分に薄く、例えばせいぜい約30オングストロームである。しかし、誘電体40bは、トンネル電流がほとんどあるいはまったくそれを通って流れないように十分に厚いことが望ましい。しかし、これは発明を限定するものではない。
半導体ウエハまたはサンプル10の半導体基板12の上面16と接触させるよう、誘電体40a〜40cを接触形成手段26が押圧した後の適切な時に、電気刺激付与手段30が、図8中の同じ番号が付けられた接触子と同様に接触子36a〜36cにバイアスをかけて、VGS対IDSプロット52のようなプロットを形成し、プロット52の直線部分54の勾配から半導体ウエハまたはサンプル10中の電荷の表面移動度を求めることができるようになる。図10で、接触子36a〜36cは、誘電体40a〜40cによって半導体ウエハまたはサンプル10の基板12の上面16から間隔をおいて位置する。
図11を参照し、図1、図8、図9及び図10を引き続き参照すると、半導体ウエハまたはサンプル10が基板12を覆う誘電体層14を含む場合、キャリア6は、検査時に誘電体層14と接触する誘電体40a〜40cを含む接触子36a〜36cを持ったチップ20を含むことが望ましい。この実施例では、誘電体層14と誘電体40aの組合せ厚さ及び/または特質は、トンネル電流がそれを通って流れることを可能にするに十分に薄く、例えばせいぜい約30オングストロームである。同様に、誘電体層14と誘電体40cの組合せ厚さ及び/または特質は、トンネル電流がそれを通って流れることを可能にするに十分に薄く、例えばせいぜい約30オングストロームである。しかし、誘電体層14と誘電体層40bの組合せ厚さ及び/または特質は、トンネル電流がほとんどあるいはまったくそれを通って流れないようなものである。
図11に示すように、接触形成手段26によって、誘電体40a〜40cが誘電体層14と接触するよう押圧されると、接触子36a〜36cは、図8及び図10で同じ番号が付けられた接触子と同様にバイアスがかけられ、直線領域54のような直線領域を持つVGS対IDSのプロット52のようなプロットを形成することができ、その勾配から半導体ウエハまたはサンプル10中の電荷の表面移動度を求めることができる。図11で、接触子36a〜36cは、誘電体40a〜40cと誘電体層14によって半導体ウエハまたはサンプル10の基板12の上面16から間隔をおいて位置する。
図8、図10及び図11で、図3(a)に示すキャリア6の実施例が、誘電体40a、40b及び/または40cを備えて、あるいは備えずに示されている。しかし、図3(a)のキャリア6の実施例の代わりに、図2(a)、図2(b)、図3(b)及び図6(a)〜図7(b)に示すキャリア6の実施例を使用することができるから、上記は発明を限定するものではない。さらに、接触子36a〜36cは任意の適切または望ましい方法で構成することができ、各接触子は図4(a)、図4(b)及び図5に示す構成に必ずしも限定されない適切または望ましい形状でよい。従って、ここに記載された接触子36a〜36cの構成は発明を限定するものではない。さらに、各表面34の湾曲した、あるいは平坦な形状は、当業者が適切ないし望ましいと考えるいかなる形状でもよく、発明を限定するものではない。
好適実施例を参照して本発明を説明した。以上の詳細な説明を読み理解すれば、明白な改変及び変更に想到するであろう。例えば、p型の材料で形成された基板12の検査に関連して発明を説明したが、印加される電気的バイアスの変更によりn型材料で形成された基板の検査にも本発明が適用可能なことは当業者に容易に認識されよう。付記されたクレームあるいはその均等物の範囲に含まれる限り、そのような改変及び変更をすべて含むように発明が解釈されることが意図される。
半導体ウエハまたはサンプル検査システムの概略図と横断面図との組合せ 本発明による半導体ウエハまたはサンプルを検査するための複数の接触子を有する例示的キャリアの横断面図 本発明による半導体ウエハまたはサンプルを検査するための複数の接触子を有する例示的キャリアの横断面図 本発明による半導体ウエハまたはサンプルの検査に使用することができる図2(a)〜図3(b)のキャリアの接触子の例示的構成を示す図 本発明による半導体ウエハまたはサンプルの検査に使用することができる接触子の別の例示的構成を示す図 図5に示す接触子の構成を有する例示的キャリアの横断面図 図5に示す接触子の構成を有する例示的キャリアの横断面図 図1の半導体ウエハまたはサンプルの上面に接触子が接触した図3(a)のキャリアの概略図と横断面図との組合せ 図8に示すキャリアの実施例と半導体ウエハまたはサンプルについてのVGS対IDSの例示的プロット 半導体ウエハまたはサンプルの半導体基板の上面に接したオーバーレイ誘電体を持つ接触子を示す図3(a)のキャリアの概略図と横断面図との組合せ オーバーレイ誘電体層を持つ半導体ウエハまたはサンプルの上面に接したオーバーレイ誘電体を持つ接触子を示す図3(a)のキャリアの概略図と横断面図との組合せ
符号の説明
10 半導体ウエハ、サンプル
12 基板
14 誘電体層
16 基板の上面
22 誘電体層の上面
26 接触形成手段
30 電気刺激付与手段(印加手段)
32 測定手段
36a 導電性接触子(第1の接触子)
36b 導電性接触子(第2の接触子)
36c 導電性接触子(第3の接触子)
40a、40b、40c 誘電体
50 反転層

Claims (20)

  1. 半導体材料の基板を有する半導体ウエハまたはサンプルを検査する方法であって、
    (a)互いに電気的に分離してキャリヤに取り付けられた導電性の第1、第2及び第3の接触子を設ける第1工程と、
    (b)前記第1及び第2の接触子に第1の電気バイアスを印加し、前記第3の接触子に第2の電気バイアスを印加するよう接続した電源を設ける第2工程と、
    (c)前記半導体ウエハまたは前記サンプルの前記基板の上面と間隔をおく関係へ前記接触子を移動させる第3工程と、
    (d)前記第3工程(c)に続いて、前記電源に前記第1及び第2の電気バイアスを印加させて、少なくとも前記第1の接触子の下の前記基板に反転層を生成する第4工程と、
    (e)前記印加された電圧に応じて前記基板を流れる電流の値を測定する第5工程と、
    (f)印加された前記電気バイアスと測定された前記電流から前記基板中の少数キャリアの表面移動度を決定する第6工程と、
    を有する方法。
  2. 前記第3工程(c)において、各接触子が誘電体によって前記基板の上面と間隔をおいた関係に維持される、請求項1に記載の方法。
  3. 前記誘電体は、前記接触子と前記基板との少なくとも一方、またはその両方に設けられる、請求項2に記載の方法。
  4. 少なくとも2つの前記接触子と前記基板との間の前記誘電体のインラインは、トンネル電流が前記インラインを通って流れることを可能にする厚さである、請求項2に記載の方法。
  5. 前記第2の接触子は、前記第1及び第3の接触子の間に位置する、請求項1に記載の方法。
  6. 前記第3の接触子は、前記第2の接触子を囲み、前記第2の接触子は、前記第1の接触子を囲む、請求項5に記載の方法。
  7. 前記第3工程(c)において、各接触子は、前記接触子及び前記基板の一方又は双方に設けられた誘電体によって、前記基板の上面と間隔をおいた関係に維持される、請求項5に記載の方法。
  8. 前記第1及び前記第3の接触子は、誘電体の形成を促進しないイリジウムで形成され、
    前記第2の接触子は、誘電体の形成を促進するタンタルで形成され、
    前記半導体材料を流れる前記電流の大半が前記第1及び前記第3の接触子を流れる、
    請求項7に記載の方法。
  9. 前記キャリアは、
    電気絶縁材料、または
    導電性材料であって、前記接触子と当該導電性材料の間に電気絶縁材料が設けられた前記導電性材料、
    で形成される、請求項1の方法。
  10. 半導体材料の基板を有する半導体ウエハまたはサンプルを検査する装置であって、
    第1、第2及び第3の導電性の接触子を互いに電気的に分離させて取り付けたプローブと、
    前記半導体ウエハまたは前記サンプルの上面と接触するよう各接触子を押圧する押圧手段と、
    前記半導体ウエハまたは前記サンプルの上面と接触した前記接触子に電気バイアスを印加して、前記第1及び第2の接触子を第1電位、前記第3の接触子を第2電位とさせ、印加された前記電気バイアスに応じて、少なくとも前記第1の接触子の下の前記半導体材料に反転層を生成させる印加手段と、
    印加された前記電気バイアスに応じて前記半導体ウエハまたは前記サンプルを流れる電流の値を測定する測定手段と、
    印加された前記電気バイアスと前記半導体ウエハまたは前記サンプルを流れる前記電流の測定値から前記半導体ウエハまたは前記サンプル中の少数キャリアの表面移動度を決定する決定手段と、
    を備える装置。
  11. 前記半導体ウエハまたは前記サンプルの上面は、
    前記半導体ウエハまたは前記サンプルの前記基板の上面、または、
    前記半導体ウエハの前記基板を覆う絶縁体の上面、
    のいずれかであり、
    前記半導体ウエハまたは前記サンプルの上面が前記半導体ウエハまたは前記サンプルの前記基板の上面である場合、少なくとも1つの前記接触子は、当該上面と圧接する絶縁体を含む、
    請求項10に記載の装置。
  12. 少なくとも1つの前記接触子の前記絶縁体は、当該絶縁体を通るトンネル電流の流れを許す厚さである、請求項11に記載の装置。
  13. 前記第2の接触子は、前記第1及び第3の接触子の間に位置する、請求項10に記載の装置。
  14. 前記第3の接触子は、前記第2の接触子を囲み、前記第2の接触子は、前記第1の接触子を囲む、請求項13に記載の装置。
  15. 前記第1及び第3の接触子が、誘電体の形成を促進しない材料で形成され、
    前記第2の接触子が誘電体の形成を促進する材料で形成され、
    前記半導体材料を流れる前記電流の大半が前記第1及び第3の接触子を流れる、
    請求項10に記載の装置。
  16. 前記第1及び第3の接触子の少なくとも一方は、イリジウムで形成され、
    前記第2の接触子は、タンタルで形成される、
    請求項15に記載の装置。
  17. 前記印加手段は、前記第1電位を第1電圧から第2電圧へ掃引し、
    前記測定手段は、前記第1電位の掃引に応じて、前記半導体ウエハまたは前記サンプルを流れる前記電流の値を測定し、
    前記決定手段は、掃引された前記電位の値の変化に対する前記測定された電流の値の変化の関数として、前記半導体ウエハまたは前記サンプル中の少数キャリアの前記表面移動度を決定する、
    請求項10に記載の装置。
  18. 前記プローブは、電気絶縁材料または導電性材料で形成され、
    前記プローブが前記導電性材料で形成される場合には、当該導電性材料と前記接触子との間に電気絶縁材料が設けられる、
    請求項10に記載の装置。
  19. 半導体材料の基板を有する半導体ウエハまたはサンプルを検査する方法であって、
    3つの導電性の接触子のそれぞれと、前記半導体ウエハまたは前記サンプルの前記基板の上面との間で、トンネル電流が誘電体を損傷せずに当該誘電体を通って流れることを可能にする厚さに当該誘電体を圧縮する工程と、
    1対の隣接した前記接触子に第1電位を、他の前記接触子に第2電位を印加して、印加された電位に応じて前記半導体ウエハまたは前記サンプルに反転層を生成させる工程と、
    前記印加された電位に応じて、トンネル電流として、前記半導体ウエハまたは前記サンプルと、誘電体とを横切って流れる電流の値を測定する工程と、
    前記印加された電位の少なくとも一方と前記測定された電流の値の関数として、前記半導体ウエハまたは前記サンプル中の少数キャリアの表面移動度を決定する工程と、
    を有する方法。
  20. 少なくとも1つの前記接触子、及び、前記半導体ウエハ又は前記サンプルの前記基板、の一方またはその両方に前記誘電体が設けられ、
    1つの前記接触子が当該接触子に付加的な誘電体が生ずることを可能にする材料で形成され、前記半導体ウエハまたは前記サンプルの前記基板と前記誘電体とを流れる電流が、他の2つの前記接触子を流れる、
    請求項19の方法。
JP2006339198A 2005-11-17 2006-11-17 半導体材料中の表面移動度測定用の弾性メタルゲートmosトランジスタ Pending JP2007142443A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/281,117 US7327155B2 (en) 2005-11-17 2005-11-17 Elastic metal gate MOS transistor for surface mobility measurement in semiconductor materials

Publications (1)

Publication Number Publication Date
JP2007142443A true JP2007142443A (ja) 2007-06-07

Family

ID=37807348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006339198A Pending JP2007142443A (ja) 2005-11-17 2006-11-17 半導体材料中の表面移動度測定用の弾性メタルゲートmosトランジスタ

Country Status (4)

Country Link
US (1) US7327155B2 (ja)
EP (1) EP1788400A2 (ja)
JP (1) JP2007142443A (ja)
TW (1) TW200721346A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008044884A1 (de) * 2008-08-29 2010-03-04 Albert-Ludwigs-Universität Freiburg Verfahren zur Bestimmung der Rekombinationseigenschaften an einem Messteilbereich einer Messseite einer Halbleiterstruktur
JP2010258166A (ja) * 2009-04-23 2010-11-11 Renesas Electronics Corp 半導体装置、及び、半導体測定システム
KR101684149B1 (ko) * 2015-07-14 2016-12-07 한국과학기술원 부유 기판구조를 갖는 mos 트랜지스터에서 게이트 전압에 의존하는 반전전하층의 길이를 보정하여 정확한 진성 이동도를 추출하는 방법 및 장치
EP3599471A1 (en) 2018-07-26 2020-01-29 IMEC vzw A device for measuring surface characteristics of a material

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943442A (en) 1974-11-11 1976-03-09 Nasa Method and apparatus for measurement of trap density and energy distribution in dielectric films
US4384399A (en) 1978-03-20 1983-05-24 Texas Instruments Incorporated Method of making a metal programmable MOS read only memory device
JPS5933875A (ja) 1982-08-19 1984-02-23 Toshiba Corp Mos型半導体装置
JPS59121978A (ja) 1982-12-28 1984-07-14 Nec Corp 半導体装置の製造方法
JPH01211936A (ja) 1988-02-18 1989-08-25 Tanaka Kikinzoku Kogyo Kk 半導体ウェーハの電気的特性測定用プローブ針
JP2654582B2 (ja) 1988-06-10 1997-09-17 日本電信電話株式会社 半導体集積回路の測定法
JPH03254133A (ja) 1990-03-02 1991-11-13 Matsushita Electron Corp 電荷検出装置
JPH04162771A (ja) 1990-10-26 1992-06-08 Seikosha Co Ltd M0s型半導体装置
US5519336A (en) 1992-03-03 1996-05-21 Honeywell Inc. Method for electrically characterizing the insulator in SOI devices
JP2853945B2 (ja) 1992-12-25 1999-02-03 川崎製鉄株式会社 半導体集積回路装置
EP0629867B1 (en) 1993-06-16 1999-01-27 Nitto Denko Corporation Probe structure
US5990516A (en) * 1994-09-13 1999-11-23 Kabushiki Kaisha Toshiba MOSFET with a thin gate insulating film
US5923033A (en) 1994-09-14 1999-07-13 Olympus Optical Co., Ltd. Integrated SPM sensor having a photodetector mounted on a probe on a free end of a supported cantilever
US5585736A (en) 1994-11-29 1996-12-17 Fwu-Iuan Hshieh Contact probe utilizing conductive meltable probing material
JPH10178073A (ja) 1996-12-18 1998-06-30 Hitachi Ltd 検査方法および半導体装置の製造方法
AU6951298A (en) 1997-04-04 1998-10-30 University Of Florida Method for testing and diagnosing mos transistors
US6414501B2 (en) 1998-10-01 2002-07-02 Amst Co., Ltd. Micro cantilever style contact pin structure for wafer probing
US6348808B1 (en) 1999-06-25 2002-02-19 Lsi Logic Corporation Mobile ionic contamination detection in manufacture of semiconductor devices
US6479892B1 (en) 2000-10-31 2002-11-12 Motorola, Inc. Enhanced probe for gathering data from semiconductor devices
US6326220B1 (en) 2000-11-11 2001-12-04 Macronix International Co., Ltd. Method for determining near-surface doping concentration
KR100393216B1 (ko) 2001-02-19 2003-07-31 삼성전자주식회사 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법
KR100400249B1 (ko) 2001-06-19 2003-10-01 주식회사 하이닉스반도체 반도체소자의 mos 트랜지스터 제조방법

Also Published As

Publication number Publication date
EP1788400A2 (en) 2007-05-23
US7327155B2 (en) 2008-02-05
US20070109007A1 (en) 2007-05-17
TW200721346A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
US7682846B2 (en) Single and double-gate pseudo-FET devices for semiconductor materials evaluation
US20110108892A1 (en) Detector of biological or chemical material and corresponding array of detectors
US6632691B1 (en) Apparatus and method for determining doping concentration of a semiconductor wafer
US20070170934A1 (en) Method and Apparatus for Nondestructive Evaluation of Semiconductor Wafers
JP2007142443A (ja) 半導体材料中の表面移動度測定用の弾性メタルゲートmosトランジスタ
US20050225345A1 (en) Method of testing semiconductor wafers with non-penetrating probes
EP3887816A1 (en) Ion-sensitive field effect transistor
US6972582B2 (en) Apparatus and method for measuring semiconductor wafer electrical properties
JP2005183933A (ja) シリコンオンインシュレータ(soi)ウエハの電気特性決定方法
CN112151403A (zh) 基于无结型晶体管的表征方法
TWI696207B (zh) 用於帶電粒子束檢測之檢測結構及用其檢測缺陷的檢測方法
US20080290889A1 (en) Method of destructive testing the dielectric layer of a semiconductor wafer or sample
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
JP5003288B2 (ja) シリコンウェーハの評価方法およびシリコンウェーハの製造方法
US20210003628A1 (en) Systems and methods for measuring electrical characteristics of a material using a non-destructive multi-point probe
JP4640204B2 (ja) Soiウエーハの評価方法
JP5444731B2 (ja) 半導体装置とその検査方法
US20060066323A1 (en) Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer
JP2007042942A (ja) シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
US7781239B2 (en) Semiconductor device defect type determination method and structure
KR20200012778A (ko) 재료의 표면 특성을 측정하는 장치
US6475816B1 (en) Method for measuring source and drain junction depth in silicon on insulator technology
Petersen et al. Automated Micro Hall Effect measurements
CN103904058A (zh) 一种栅氧介质测试结构
CN108807203A (zh) 测量半导体装置的横向扩散长度的方法