JP2654582B2 - 半導体集積回路の測定法 - Google Patents
半導体集積回路の測定法Info
- Publication number
- JP2654582B2 JP2654582B2 JP63143868A JP14386888A JP2654582B2 JP 2654582 B2 JP2654582 B2 JP 2654582B2 JP 63143868 A JP63143868 A JP 63143868A JP 14386888 A JP14386888 A JP 14386888A JP 2654582 B2 JP2654582 B2 JP 2654582B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- power supply
- channel mos
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、Ｐチャンネル型MOSトランジスタとＮチャ
ンネル型MOSトランジスタとを用いて構成されたインバ
ータ回路と、そのインバータ回路の出力電圧によって制
御されるMOSトランジスタを有する半導体回路とを有す
る半導体集積回路の測定法、とくに、そのインバータ回
路のＰチャンネル型MOSトランジスタ及びＮチャンネル
型MOSトランジスタのいずれか一方または双方の閾値電
圧及び利得定数のいずれか一方または双方を測定する方
法に関する。
ンネル型MOSトランジスタとを用いて構成されたインバ
ータ回路と、そのインバータ回路の出力電圧によって制
御されるMOSトランジスタを有する半導体回路とを有す
る半導体集積回路の測定法、とくに、そのインバータ回
路のＰチャンネル型MOSトランジスタ及びＮチャンネル
型MOSトランジスタのいずれか一方または双方の閾値電
圧及び利得定数のいずれか一方または双方を測定する方
法に関する。
従来、Ｐチャンネル型MOSトランジスタと、Ｎチャン
ネル型MOSトランジスタとを有し、それらＰチャンネル
型MOSトランジスタ及びＮチャンネル型MOSトランジスタ
のソースがそれぞれ互に対をなす第１及び第２の電源端
子に導出され、上記Ｐチャンネル型MOSトランジスタ及
び上記Ｎチャンネル型MOSトランジスタのゲートが互に
接続されてそれらに共通の信号入力端子に導出され、上
記Ｐチャンネル型MOSトランジスタ及び上記Ｎチャンネ
ル型MOSトランジスタのドレインが互に接続されてそれ
らに共通の信号出力線に接続されている構成を有するイ
ンバータ回路と、上記第１及び第２の電源端子間に接続
され且つ上記インバータ回路の信号出力線から得られる
上記インバータ回路の出力電圧によって制御されるMOS
トランジスタを有する半導体回路とを有する半導体集積
回路が種々提案されている。 このような半導体集積回路において、そのインバータ
回路を構成しているＰチャンネル型MOSトランジスタ及
びＮチャンネル型MOSトランジスタの閾値電圧及び利得
定数は、それらＰチャンネル型MOSトランジスタ及びＮ
チャンネル型MOSトランジスタ自身を評価する上で重要
なパラメータであるばかりでなく、インバータ回路さら
には半導体集積回路を評価する上でも重要なパラメータ
である。 このため、従来、インバータ回路とは別に、そのＰチ
ャンネル型MOSトランジスタ及びＮチャンネル型MOSトラ
ンジスタとそれぞれ同じ構成を有する測定用Ｐチャンネ
ル型MOSトランジスタ及び測定用Ｎチャンネル型MOSトラ
ンジスタを、インバータ回路のＰチャンネル型MOSトラ
ンジスタ及びＮチャンネル型MOSトランジスタとそれぞ
れ同じ条件で、ただし、それぞれソース、ドレイン及び
ゲートを外部に連結し得るように、各別に製造し、そし
て、それら測定用Ｐチャンネル型MOSトランジスタ及び
測定用Ｎチャンネル型MOSトランジスタのそれぞれの閾
値電圧及び利得定数を、それら測定用Ｐチャンネル型MO
Sトランジスタ及び測定用Ｎチャンネル型MOSトランジス
タのそれぞれのソース、ドレイン及びゲートを測定用回
路に接続して測定し、その測定結果を、インバータ回路
のＰチャンネル型MOSトランジスタ及びＮチャンネル型M
OSトランジスタの閾値電圧及び利得定数とすることが行
われている。
ネル型MOSトランジスタとを有し、それらＰチャンネル
型MOSトランジスタ及びＮチャンネル型MOSトランジスタ
のソースがそれぞれ互に対をなす第１及び第２の電源端
子に導出され、上記Ｐチャンネル型MOSトランジスタ及
び上記Ｎチャンネル型MOSトランジスタのゲートが互に
接続されてそれらに共通の信号入力端子に導出され、上
記Ｐチャンネル型MOSトランジスタ及び上記Ｎチャンネ
ル型MOSトランジスタのドレインが互に接続されてそれ
らに共通の信号出力線に接続されている構成を有するイ
ンバータ回路と、上記第１及び第２の電源端子間に接続
され且つ上記インバータ回路の信号出力線から得られる
上記インバータ回路の出力電圧によって制御されるMOS
トランジスタを有する半導体回路とを有する半導体集積
回路が種々提案されている。 このような半導体集積回路において、そのインバータ
回路を構成しているＰチャンネル型MOSトランジスタ及
びＮチャンネル型MOSトランジスタの閾値電圧及び利得
定数は、それらＰチャンネル型MOSトランジスタ及びＮ
チャンネル型MOSトランジスタ自身を評価する上で重要
なパラメータであるばかりでなく、インバータ回路さら
には半導体集積回路を評価する上でも重要なパラメータ
である。 このため、従来、インバータ回路とは別に、そのＰチ
ャンネル型MOSトランジスタ及びＮチャンネル型MOSトラ
ンジスタとそれぞれ同じ構成を有する測定用Ｐチャンネ
ル型MOSトランジスタ及び測定用Ｎチャンネル型MOSトラ
ンジスタを、インバータ回路のＰチャンネル型MOSトラ
ンジスタ及びＮチャンネル型MOSトランジスタとそれぞ
れ同じ条件で、ただし、それぞれソース、ドレイン及び
ゲートを外部に連結し得るように、各別に製造し、そし
て、それら測定用Ｐチャンネル型MOSトランジスタ及び
測定用Ｎチャンネル型MOSトランジスタのそれぞれの閾
値電圧及び利得定数を、それら測定用Ｐチャンネル型MO
Sトランジスタ及び測定用Ｎチャンネル型MOSトランジス
タのそれぞれのソース、ドレイン及びゲートを測定用回
路に接続して測定し、その測定結果を、インバータ回路
のＰチャンネル型MOSトランジスタ及びＮチャンネル型M
OSトランジスタの閾値電圧及び利得定数とすることが行
われている。
しかしながら、このようにして、半導体集積回路にお
けるインバータ回路のＰチャンネル型MOSトランジスタ
及びＮチャンネル型MOSトランジスタの閾値電圧及び利
得定数を測定する方法の場合、インバータ回路を構成し
ているＰチャンネル型MOSトランジスタ及びＮチャンネ
ル型MOSトランジスタの外、測定用Ｐチャンネル型MOSト
ランジスタ及び測定用Ｎチャンネル型MOSトランジスタ
を別途用意しなければならない、という欠点を有してい
た。
けるインバータ回路のＰチャンネル型MOSトランジスタ
及びＮチャンネル型MOSトランジスタの閾値電圧及び利
得定数を測定する方法の場合、インバータ回路を構成し
ているＰチャンネル型MOSトランジスタ及びＮチャンネ
ル型MOSトランジスタの外、測定用Ｐチャンネル型MOSト
ランジスタ及び測定用Ｎチャンネル型MOSトランジスタ
を別途用意しなければならない、という欠点を有してい
た。
よって、本発明は、上述した欠点のない、新規な半導
体集積回路の測定法を提案せんとするものである。 本願第１番目の発明による半導体集積回路の測定法
は、Ｐチャンネル型MOSトランジスタと、Ｎチャンネ
ル型MOSトランジスタとを有し、それらＰチャンネル型M
OSトランジスタ及びＮチャンネル型MOSトランジスタの
ソースがそれぞれ互に対をなす第１及び第２の電源端子
に導出され、上記Ｐチャンネル型MOSトランジスタ及び
上記Ｎチャンネル型MOSトランジスタのゲートが互に接
続されてそれらに共通の信号入力端子に導出され、上記
Ｐチャンネル型MOSトランジスタ及び上記Ｎチャンネル
型MOSトランジスタのドレインが互に接続されてそれら
に共通の信号出力線に接続されているインバータ回路
と、上記第１及び第２の電源端子間に上記第１の電源
端子を通る電流がソース及びドレインを通って流れ得る
ように接続され且つゲートを上記インバータ回路の信号
出力線に接続されているＰチャンネル型のMOSトランジ
スタを有する半導体回路とを有する半導体集積回路にお
いて、（ａ）上記第１及び第２の電源端子間に、動作電
源電圧を与え、上記信号入力端子と上記第２の電源端子
との間に、上記インバータ回路のＮチャンネル型MOSト
ランジスタの求める閾値電圧の値以上の値を有し、且つ
上記インバータ回路の信号出力線に上記インバータ回路
の出力電圧が上記動作電源電圧よりも上記半導体回路の
Ｐチャンネル型のMOSトランジスタの閾値電圧分低い電
圧以上、上記動作電源電圧以下の電圧で得られるのに十
分な値を有する第１の電圧を与え、そのときの上記第１
の電源端子に流れる電流を第１の電流として測定し、ま
た、（ｂ）上記第１及び第２の電源端子間に、上記動作
電源電圧を与え、上記信号入力端子と上記第２の電源端
子との間に、上記インバータ回路のＮチャンネル型MOS
トランジスタの求める閾値電圧の値以上の値を有し、且
つ上記インバータ回路の信号出力線に上記インバータ回
路の出力電圧が上記動作電源電圧よりも上記半導体回路
のＰチャンネル型のMOSトランジスタの閾値電圧分低い
電圧以上、上記動作電源電圧以下の電圧で得られるのに
十分な値を有するとともに、上記第１の電圧とは異なる
第２の電圧を与え、そのときの上記第１の電源端子に流
れる電流を第２の電流として測定し、そして、（ｃ）上
記第１及び第２の電圧と、上記第１及び第２の電流とか
ら、上記Ｎチャンネル型MOSトランジスタの閾値電圧及
び利得定数のいずれか一方または双方を求める。 また、本願第２番目の発明による半導体集積回路の測
定法は、本願第１番目の発明における半導体集積回路
の測定法におけると同じインバータ回路と、上記第１
及び第２の電源端子間に上記第１の電源端子を通る電流
がソース及びドレインを通って流れ得るように接続され
且つゲートを上記インバータ回路の信号出力線に接続さ
れているＮチャンネル型のMOSトランジスタを有する半
導体集積回路において、（ａ）上記第１及び第２の電源
端子間に、動作電源電圧を与え、上記信号入力端子と上
記第２の電源端子との間に、上記動作電源電圧よりも上
記インバータ回路のＰチャンネル型MOSトランジスタの
求める閾値電圧分低い電圧の値以下の値を有し、且つ上
記上記インバータ回路の信号出力線に上記インバータ回
路の出力電圧が零電圧以上、上記半導体回路のＮチャン
ネル型のMOSトランジスタの閾値電圧以下の電圧で得ら
れるのに十分な値を有する第１の電圧を与え、そのとき
の上記第１の電源端子に流れる電流を第１の電流として
測定し、また、（ｂ）上記第１及び第２の電源端子間
に、上記動作電源電圧を与え、上記信号入力端子と上記
第２の電源端子との間に、上記動作電源電圧よりも上記
インバータ回路のＰチャンネル型MOSトランジスタの求
める閾値電圧分低い電圧の値以下の値を有し、且つ上記
上記インバータ回路の信号出力線に上記インバータ回路
の出力電圧が零電圧以上、上記半導体回路のＮチャンネ
ル型のMOSトランジスタの閾値電圧以下の電圧で得られ
るのに十分な値を有するとともに、上記第１の電圧とは
異なる値を有する第２の電圧を与え、そのときの上記第
１の電源端子に流れる電流を第２の電流として測定し、
そして、（ｃ）上記第１及び第２の電圧と、上記第１及
び第２の電流とを用いて、上記Ｐチャンネル型MOSトラ
ンジスタの閾値電圧及び利得定数のいずれか一方または
双方を求める。
体集積回路の測定法を提案せんとするものである。 本願第１番目の発明による半導体集積回路の測定法
は、Ｐチャンネル型MOSトランジスタと、Ｎチャンネ
ル型MOSトランジスタとを有し、それらＰチャンネル型M
OSトランジスタ及びＮチャンネル型MOSトランジスタの
ソースがそれぞれ互に対をなす第１及び第２の電源端子
に導出され、上記Ｐチャンネル型MOSトランジスタ及び
上記Ｎチャンネル型MOSトランジスタのゲートが互に接
続されてそれらに共通の信号入力端子に導出され、上記
Ｐチャンネル型MOSトランジスタ及び上記Ｎチャンネル
型MOSトランジスタのドレインが互に接続されてそれら
に共通の信号出力線に接続されているインバータ回路
と、上記第１及び第２の電源端子間に上記第１の電源
端子を通る電流がソース及びドレインを通って流れ得る
ように接続され且つゲートを上記インバータ回路の信号
出力線に接続されているＰチャンネル型のMOSトランジ
スタを有する半導体回路とを有する半導体集積回路にお
いて、（ａ）上記第１及び第２の電源端子間に、動作電
源電圧を与え、上記信号入力端子と上記第２の電源端子
との間に、上記インバータ回路のＮチャンネル型MOSト
ランジスタの求める閾値電圧の値以上の値を有し、且つ
上記インバータ回路の信号出力線に上記インバータ回路
の出力電圧が上記動作電源電圧よりも上記半導体回路の
Ｐチャンネル型のMOSトランジスタの閾値電圧分低い電
圧以上、上記動作電源電圧以下の電圧で得られるのに十
分な値を有する第１の電圧を与え、そのときの上記第１
の電源端子に流れる電流を第１の電流として測定し、ま
た、（ｂ）上記第１及び第２の電源端子間に、上記動作
電源電圧を与え、上記信号入力端子と上記第２の電源端
子との間に、上記インバータ回路のＮチャンネル型MOS
トランジスタの求める閾値電圧の値以上の値を有し、且
つ上記インバータ回路の信号出力線に上記インバータ回
路の出力電圧が上記動作電源電圧よりも上記半導体回路
のＰチャンネル型のMOSトランジスタの閾値電圧分低い
電圧以上、上記動作電源電圧以下の電圧で得られるのに
十分な値を有するとともに、上記第１の電圧とは異なる
第２の電圧を与え、そのときの上記第１の電源端子に流
れる電流を第２の電流として測定し、そして、（ｃ）上
記第１及び第２の電圧と、上記第１及び第２の電流とか
ら、上記Ｎチャンネル型MOSトランジスタの閾値電圧及
び利得定数のいずれか一方または双方を求める。 また、本願第２番目の発明による半導体集積回路の測
定法は、本願第１番目の発明における半導体集積回路
の測定法におけると同じインバータ回路と、上記第１
及び第２の電源端子間に上記第１の電源端子を通る電流
がソース及びドレインを通って流れ得るように接続され
且つゲートを上記インバータ回路の信号出力線に接続さ
れているＮチャンネル型のMOSトランジスタを有する半
導体集積回路において、（ａ）上記第１及び第２の電源
端子間に、動作電源電圧を与え、上記信号入力端子と上
記第２の電源端子との間に、上記動作電源電圧よりも上
記インバータ回路のＰチャンネル型MOSトランジスタの
求める閾値電圧分低い電圧の値以下の値を有し、且つ上
記上記インバータ回路の信号出力線に上記インバータ回
路の出力電圧が零電圧以上、上記半導体回路のＮチャン
ネル型のMOSトランジスタの閾値電圧以下の電圧で得ら
れるのに十分な値を有する第１の電圧を与え、そのとき
の上記第１の電源端子に流れる電流を第１の電流として
測定し、また、（ｂ）上記第１及び第２の電源端子間
に、上記動作電源電圧を与え、上記信号入力端子と上記
第２の電源端子との間に、上記動作電源電圧よりも上記
インバータ回路のＰチャンネル型MOSトランジスタの求
める閾値電圧分低い電圧の値以下の値を有し、且つ上記
上記インバータ回路の信号出力線に上記インバータ回路
の出力電圧が零電圧以上、上記半導体回路のＮチャンネ
ル型のMOSトランジスタの閾値電圧以下の電圧で得られ
るのに十分な値を有するとともに、上記第１の電圧とは
異なる値を有する第２の電圧を与え、そのときの上記第
１の電源端子に流れる電流を第２の電流として測定し、
そして、（ｃ）上記第１及び第２の電圧と、上記第１及
び第２の電流とを用いて、上記Ｐチャンネル型MOSトラ
ンジスタの閾値電圧及び利得定数のいずれか一方または
双方を求める。
本願第１番目の発明による半導体集積回路の測定法に
よれば、いま、上記第１及び第２の電圧をそれぞれV1N
及びV2Nとし、また、上記第１及び第２の電流をそれぞ
れI1N及びI2Nとし、そして、 KN＝（I1N/I2N）1/2 ………（１） とするとき、 VtN′＝（V1N−KN・V2N）／（１−KN） ………（２） βＮ′＝｛2I1N（１−KN）２｝／｛KN 2（V2N−
V1N）２｝ ………（３） からそれぞれ求められるVtN′及びβＮ′は、上記Ｎチ
ャンネル型MOSトランジスタの閾値電圧（これをVtNとす
る）及び利得定数（これをβＮとする）を表している。 その理由は、上記第１及び第２の電圧V1N及びV2Nが、
上記半導体回路のＰチャンネル型のMOSトランジスタを
オンにさせないのに十分な値を有し、従って、上記第１
の電源端子に上記半導体回路を通じた電流を実質的に流
さないのに十分な値を有するので、上記第１及び第２の
電流I1N及びI2Nが、上記Ｎチャンネル型MOSトランジス
タの閾値電圧VtN及び利得定数βＮと、上記第１及び第
２の電圧V1N及びV2Nとの間で、 I1N＝｛βN/2｝（V1N−VtN）２ ………（４） I2N＝｛βN/2｝（V2N−VtN）２ ………（５） の関係を有することから、（４）式及び（５）式を、閾
値電圧VtN及び利得定数βＮで解けば、（１）式で上述
したように、KN＝（I1N/I2N）1/2とするとき、その閾値
電圧VtN及び利得定数βＮが、上述した（２）及び
（３）式の右辺でそれぞれ表されるからである。なお、
上記第１及び第２の電圧V1N及びV2Nが、上記Ｎチャンネ
ル型MOSトランジスタの求める閾値電圧の値以上の値を
有するのは、上記第１及び第２の電流I1N及びI2Nを、上
記Ｐチャンネル型MOSトランジスタ及び上記Ｎチャンネ
ル型MOSトランジスタを通って、上記第１の電源端子に
流すためである。 よって、本願第１番目の発明による半導体集積回路の
測定法によれば、上記第１及び第２の電圧と、上記第１
及び第２の電流とを用いて、上記Ｎチャンネル型MOSト
ランジスタの閾値電圧及び利得定数のいずれか一方また
は双方を求めることができる。 また、本願第２番目の発明による半導体集積回路の測
定法によれば、本願第１番目の発明による半導体集積回
路の測定法の場合に準じて、上記第１及び第２の電圧を
それぞれV1P及びV2Pとし、また、上記第１及び第２の電
流をそれぞれI1P及びI2Pとし、また、動作電源電圧をVD
とし、そして、 KP＝（I1P/I2P）1/2 ………（６） とするとき、 VtP′＝｛VD−V1P−KP（VD−V2P）｝／（１−KP） ………（７） βＰ′＝｛2I1P（１−KP）２｝／｛KP 2（V2P−
V1P）２｝ ………（８） からそれぞれ求められるVtP′及びβＰ′は、上記Ｐチ
ャンネル型MOSトランジスタの閾値電圧（これをVtPとす
る）及び利得定数（これをβＰとする）を表している。 その理由は、上記第１及び第２の電圧V1P及びV2Pが、
上記半導体回路のＮチャンネル型のMOSトランジスタを
オンにさせないのに十分な値を有し、従って、上記第１
の電源端子に上記半導体回路を通じた電流を実質的に流
さないのに十分な値を有するので、上記第１及び第２の
電流I1P及びI2Pが、上記Ｐチャンネル型MOSトランジス
タの閾値電圧VtP及び利得定数βＰとの間で、 I1P＝｛βP/2｝（VD−V1P−VtP）２ ………（９） I2P＝｛βP/2｝（VD−V2P−VtP）２ ………（10） の関係を有することから、（９）式及び（10）式を、閾
値電圧ＶtP及び利得定数βPで解けば、（７）式で上述
したように、KP＝（I1P/I2P）1/2とするとき、その閾値
電圧VtP及び利得定数βＰが、上述した（７）及び
（８）式の右辺で表されるからである。なお、上記第１
及び第２の電圧V1P及びV2Pが、上記動作電源電圧よりも
上記Ｐチャンネル型MOSトランジスタの求める閾値電圧
分低い電圧の値以下の値を有するのは、上記第１及び第
２の電流I1P及びI2Pを、上記Ｐチャンネル型MOSトラン
ジスタ及び上記Ｎチャンネル型MOSトランジスタを通っ
て、上記第１の電源端子に流すためである。 よって、本願第２番目の発明による半導体集積回路の
測定法によれば、上記第１及び第２の電圧と、上記第１
及び第２の電流とを用いて、上記Ｐチャンネル型MOSト
ランジスタの閾値電圧及び利得定数のいずれか一方また
は双方を求めることができる。
よれば、いま、上記第１及び第２の電圧をそれぞれV1N
及びV2Nとし、また、上記第１及び第２の電流をそれぞ
れI1N及びI2Nとし、そして、 KN＝（I1N/I2N）1/2 ………（１） とするとき、 VtN′＝（V1N−KN・V2N）／（１−KN） ………（２） βＮ′＝｛2I1N（１−KN）２｝／｛KN 2（V2N−
V1N）２｝ ………（３） からそれぞれ求められるVtN′及びβＮ′は、上記Ｎチ
ャンネル型MOSトランジスタの閾値電圧（これをVtNとす
る）及び利得定数（これをβＮとする）を表している。 その理由は、上記第１及び第２の電圧V1N及びV2Nが、
上記半導体回路のＰチャンネル型のMOSトランジスタを
オンにさせないのに十分な値を有し、従って、上記第１
の電源端子に上記半導体回路を通じた電流を実質的に流
さないのに十分な値を有するので、上記第１及び第２の
電流I1N及びI2Nが、上記Ｎチャンネル型MOSトランジス
タの閾値電圧VtN及び利得定数βＮと、上記第１及び第
２の電圧V1N及びV2Nとの間で、 I1N＝｛βN/2｝（V1N−VtN）２ ………（４） I2N＝｛βN/2｝（V2N−VtN）２ ………（５） の関係を有することから、（４）式及び（５）式を、閾
値電圧VtN及び利得定数βＮで解けば、（１）式で上述
したように、KN＝（I1N/I2N）1/2とするとき、その閾値
電圧VtN及び利得定数βＮが、上述した（２）及び
（３）式の右辺でそれぞれ表されるからである。なお、
上記第１及び第２の電圧V1N及びV2Nが、上記Ｎチャンネ
ル型MOSトランジスタの求める閾値電圧の値以上の値を
有するのは、上記第１及び第２の電流I1N及びI2Nを、上
記Ｐチャンネル型MOSトランジスタ及び上記Ｎチャンネ
ル型MOSトランジスタを通って、上記第１の電源端子に
流すためである。 よって、本願第１番目の発明による半導体集積回路の
測定法によれば、上記第１及び第２の電圧と、上記第１
及び第２の電流とを用いて、上記Ｎチャンネル型MOSト
ランジスタの閾値電圧及び利得定数のいずれか一方また
は双方を求めることができる。 また、本願第２番目の発明による半導体集積回路の測
定法によれば、本願第１番目の発明による半導体集積回
路の測定法の場合に準じて、上記第１及び第２の電圧を
それぞれV1P及びV2Pとし、また、上記第１及び第２の電
流をそれぞれI1P及びI2Pとし、また、動作電源電圧をVD
とし、そして、 KP＝（I1P/I2P）1/2 ………（６） とするとき、 VtP′＝｛VD−V1P−KP（VD−V2P）｝／（１−KP） ………（７） βＰ′＝｛2I1P（１−KP）２｝／｛KP 2（V2P−
V1P）２｝ ………（８） からそれぞれ求められるVtP′及びβＰ′は、上記Ｐチ
ャンネル型MOSトランジスタの閾値電圧（これをVtPとす
る）及び利得定数（これをβＰとする）を表している。 その理由は、上記第１及び第２の電圧V1P及びV2Pが、
上記半導体回路のＮチャンネル型のMOSトランジスタを
オンにさせないのに十分な値を有し、従って、上記第１
の電源端子に上記半導体回路を通じた電流を実質的に流
さないのに十分な値を有するので、上記第１及び第２の
電流I1P及びI2Pが、上記Ｐチャンネル型MOSトランジス
タの閾値電圧VtP及び利得定数βＰとの間で、 I1P＝｛βP/2｝（VD−V1P−VtP）２ ………（９） I2P＝｛βP/2｝（VD−V2P−VtP）２ ………（10） の関係を有することから、（９）式及び（10）式を、閾
値電圧ＶtP及び利得定数βPで解けば、（７）式で上述
したように、KP＝（I1P/I2P）1/2とするとき、その閾値
電圧VtP及び利得定数βＰが、上述した（７）及び
（８）式の右辺で表されるからである。なお、上記第１
及び第２の電圧V1P及びV2Pが、上記動作電源電圧よりも
上記Ｐチャンネル型MOSトランジスタの求める閾値電圧
分低い電圧の値以下の値を有するのは、上記第１及び第
２の電流I1P及びI2Pを、上記Ｐチャンネル型MOSトラン
ジスタ及び上記Ｎチャンネル型MOSトランジスタを通っ
て、上記第１の電源端子に流すためである。 よって、本願第２番目の発明による半導体集積回路の
測定法によれば、上記第１及び第２の電圧と、上記第１
及び第２の電流とを用いて、上記Ｐチャンネル型MOSト
ランジスタの閾値電圧及び利得定数のいずれか一方また
は双方を求めることができる。
上述したように、本願第１番目の発明による半導体集
積回路の測定法によれば、半導体集積回路におけるイン
バータ回路のＮチャンネル型MOSトランジスタの閾値電
圧及び利得定数のいずれか一方または双方を、インバー
タ回路を構成しているＮチャンネル型MOSトランジスタ
の外、測定用Ｎチャンネル型MOSトランジスタを別途用
意しなくても、容易に測定することができる。 また、本願第２番目の発明による半導体集積回路の測
定法によれば、半導体集積回路におけるインバータ回路
のＰチャンネル型MOSトランジスタの閾値電圧及び利得
定数のいずれか一方または双方を、インバータ回路を構
成しているＰチャンネル型MOSトランジスタの外、測定
法Ｐチャンネル型MOSトランジスタを別途用意しなくて
も、容易に測定することができる。
積回路の測定法によれば、半導体集積回路におけるイン
バータ回路のＮチャンネル型MOSトランジスタの閾値電
圧及び利得定数のいずれか一方または双方を、インバー
タ回路を構成しているＮチャンネル型MOSトランジスタ
の外、測定用Ｎチャンネル型MOSトランジスタを別途用
意しなくても、容易に測定することができる。 また、本願第２番目の発明による半導体集積回路の測
定法によれば、半導体集積回路におけるインバータ回路
のＰチャンネル型MOSトランジスタの閾値電圧及び利得
定数のいずれか一方または双方を、インバータ回路を構
成しているＰチャンネル型MOSトランジスタの外、測定
法Ｐチャンネル型MOSトランジスタを別途用意しなくて
も、容易に測定することができる。
【本願第１番目の発明による半導体集積回路の測定法の
実施例】 次に、本願第１番目の発明による半導体集積回路の測
定法の実施例を、第１図を伴って述べよう。 第１図において、Ｕは、第１及び第２の電源端子１及
び２と、信号入力端子３とを外部に導出している半導体
集積回路を示す。 この半導体集積回路Ｕは、Ｐチャンネル型MOSトラン
ジスタQ1と、Ｎチャンネル型MOSトランジスタQ2とを有
し、そして、Ｐチャンネル型MOSトランジスタQ1及びＮ
チャンネル型MOSトランジスタQ2のソースがそれぞれ第
１及び第２の電源端子１及び２に導出され、また、Ｐチ
ャンネル型MOSトランジスタQ1及びＮチャンネル型MOSト
ランジスタQ2のゲートが互に接続されて信号入力端子３
に導出され、さらに、Ｐチャンネル型MOSトランジスタQ
1及びＮチャンネル型MOSトランジスタQ2のドレインが互
に接続されてそれらに共通の信号出力線４に接続されて
いる構成のインバータ回路５を有する。 また、半導体集積回路Ｕは、第１及び第２の電源端子
１及び２間に第１の電源端子１を通る電流がソース及び
ドレインを通って流れ得るように接続され且つゲートを
上述したインバータ回路５の信号出力線４に接続してい
るＰチャンネル型のMOSトランジスタ10を有する半導体
回路６を有する。 本願第１番目の発明による半導体集積回路の測定法に
おいては、上述した半導体集積回路Ｕにおけるインバー
タ回路５が有するＮチャンネル型MOSトランジスタQ2の
閾値電圧及び利得定数を求めるため、第１及び第２の電
源端子１及び２間に、電流計７を通じて、動作電源電圧
VDを与えるための電源８を接続し、また、信号入力端子
３及び第２の電源端子２間に、第１及び第２の電圧V1N
及びV2Nを与えるための電源９を接続する。 そして、第１及び第２の電源端子１及び２間に、電源
８から、動作電源電圧VDを与えている状態で、まず、信
号入力端子３及び第２の電源端子２間に、電源９から、
第１の電圧V1Nを与え、そしてこのときの電流計７に流
れる電流を第１の電流I1Nとして測定し、次に、信号入
力端子３及び第２の電源端子２間に、電源９から、第１
の電圧V1Nとは異なる値を有する第２の電圧V2Nを与え、
そしてこのとき電流計７に流れる電流を第２の電流I2N
として測定する。 この場合、第１及び第２の電圧V1N及びV2Nは、上述し
た第１及び第２の電流I1N及びI2Nを、Ｐチャンネル型MO
SトランジスタQ1及びＮチャンネル型MOSトランジスタQ2
を通って、第１の電源端子１に流す必要があることか
ら、第２図に示すように、Ｎチャンネル型MOSトランジ
スタQ2の閾値電圧VtN（本願第１番目の発明による半導
体集積回路の測定法によって求めようとしている）の値
Va以上の値を有する。 また、第１及び第２の電圧V1N及びV2Nは、第１の電源
端子１に、半導体回路６を通じた電流を実質的に流さな
いようにするため、次に述べる値を有する。 すなわち、インバータ回路５の出力電圧V0が電源電圧
VDよりも半導体回路６のＰチャンネル型のMOSトランジ
スタ10の閾値電圧VtP′分低い電圧（VD−VtP′）以上、
電源電圧VD以下の電圧で得られるのに十分な値を有し、
従って、インバータ回路５の出力電圧VDが電源電圧VDよ
りも半導体回路６のＰチャンネル型のMOSトランジスタ
の閾値電圧VtP′分低い電圧（VD−VtP′）をとるときの
信号入力端子３と第２の電源端子２との間の電圧（これ
を、一般的にVGとする）の値Vb以下の値であり且つ電源
電圧VDの値をとるときの電圧VGの値Va以上であり、従っ
て、Va〜Vbである。 次に、上述した電圧V1N及びV2Nの値と、電流I1N及びI
2Nの値とを用いて、「作用」の欄で上述したように、
（２）式及び（３）式から、Ｎチャンネル型MOSトラン
ジスタQ2の閾値電圧VtN及び利得定数βＮを求める。
実施例】 次に、本願第１番目の発明による半導体集積回路の測
定法の実施例を、第１図を伴って述べよう。 第１図において、Ｕは、第１及び第２の電源端子１及
び２と、信号入力端子３とを外部に導出している半導体
集積回路を示す。 この半導体集積回路Ｕは、Ｐチャンネル型MOSトラン
ジスタQ1と、Ｎチャンネル型MOSトランジスタQ2とを有
し、そして、Ｐチャンネル型MOSトランジスタQ1及びＮ
チャンネル型MOSトランジスタQ2のソースがそれぞれ第
１及び第２の電源端子１及び２に導出され、また、Ｐチ
ャンネル型MOSトランジスタQ1及びＮチャンネル型MOSト
ランジスタQ2のゲートが互に接続されて信号入力端子３
に導出され、さらに、Ｐチャンネル型MOSトランジスタQ
1及びＮチャンネル型MOSトランジスタQ2のドレインが互
に接続されてそれらに共通の信号出力線４に接続されて
いる構成のインバータ回路５を有する。 また、半導体集積回路Ｕは、第１及び第２の電源端子
１及び２間に第１の電源端子１を通る電流がソース及び
ドレインを通って流れ得るように接続され且つゲートを
上述したインバータ回路５の信号出力線４に接続してい
るＰチャンネル型のMOSトランジスタ10を有する半導体
回路６を有する。 本願第１番目の発明による半導体集積回路の測定法に
おいては、上述した半導体集積回路Ｕにおけるインバー
タ回路５が有するＮチャンネル型MOSトランジスタQ2の
閾値電圧及び利得定数を求めるため、第１及び第２の電
源端子１及び２間に、電流計７を通じて、動作電源電圧
VDを与えるための電源８を接続し、また、信号入力端子
３及び第２の電源端子２間に、第１及び第２の電圧V1N
及びV2Nを与えるための電源９を接続する。 そして、第１及び第２の電源端子１及び２間に、電源
８から、動作電源電圧VDを与えている状態で、まず、信
号入力端子３及び第２の電源端子２間に、電源９から、
第１の電圧V1Nを与え、そしてこのときの電流計７に流
れる電流を第１の電流I1Nとして測定し、次に、信号入
力端子３及び第２の電源端子２間に、電源９から、第１
の電圧V1Nとは異なる値を有する第２の電圧V2Nを与え、
そしてこのとき電流計７に流れる電流を第２の電流I2N
として測定する。 この場合、第１及び第２の電圧V1N及びV2Nは、上述し
た第１及び第２の電流I1N及びI2Nを、Ｐチャンネル型MO
SトランジスタQ1及びＮチャンネル型MOSトランジスタQ2
を通って、第１の電源端子１に流す必要があることか
ら、第２図に示すように、Ｎチャンネル型MOSトランジ
スタQ2の閾値電圧VtN（本願第１番目の発明による半導
体集積回路の測定法によって求めようとしている）の値
Va以上の値を有する。 また、第１及び第２の電圧V1N及びV2Nは、第１の電源
端子１に、半導体回路６を通じた電流を実質的に流さな
いようにするため、次に述べる値を有する。 すなわち、インバータ回路５の出力電圧V0が電源電圧
VDよりも半導体回路６のＰチャンネル型のMOSトランジ
スタ10の閾値電圧VtP′分低い電圧（VD−VtP′）以上、
電源電圧VD以下の電圧で得られるのに十分な値を有し、
従って、インバータ回路５の出力電圧VDが電源電圧VDよ
りも半導体回路６のＰチャンネル型のMOSトランジスタ
の閾値電圧VtP′分低い電圧（VD−VtP′）をとるときの
信号入力端子３と第２の電源端子２との間の電圧（これ
を、一般的にVGとする）の値Vb以下の値であり且つ電源
電圧VDの値をとるときの電圧VGの値Va以上であり、従っ
て、Va〜Vbである。 次に、上述した電圧V1N及びV2Nの値と、電流I1N及びI
2Nの値とを用いて、「作用」の欄で上述したように、
（２）式及び（３）式から、Ｎチャンネル型MOSトラン
ジスタQ2の閾値電圧VtN及び利得定数βＮを求める。
【本願第２番目の発明による半導体集積回路の測定法の
実施例】 次に、本願第２番目の発明による半導体集積回路の測
定法の実施例を、本願第１番目の発明による半導体集積
回路の測定法の場合と同様に、第１図を伴って述べよ
う。 本願第２番目の発明による半導体集積回路の測定法に
おいては、半導体回路６のＰチャンネル型のMOSトラン
ジスタ10がＮチャンネル型のMOSトランジスタ10に代え
られていることを除いて、本願第１番目の発明による半
導体集積回路の測定法で上述したと同様の半導体集積回
路Ｕにおけるインバータ回路５が有するＰチャンネル型
MOSトランジスタQ1の閾値電圧及び利得定数を求めるた
め、本願第１番目の発明による半導体集積回路の測定法
の場合に準じて、第１及び第２の電源端子１及び２間
に、電流計７を通じて、動作電源電圧VDを与えるための
電源８を接続し、また、信号入力端子３及び第２の電源
端子２間に、第１及び第２の電圧V1P及びV2Pを与えるた
めの電源９を接続する。 そして、第１及び第２の電源端子１及び２間に、電源
８から、動作電源電圧ＶDを与えている状態で、まず、
信号入力端子３及び第２の電源端子２間に、電源９から
第１の電圧V1P（本願第１番目の発明による半導体集積
回路の測定法の場合の第１の電圧V1Nとは異なる）を与
え、そしてこのときの電流計７に流れる電流を第１の電
流I1Pとして測定し、次に、信号入力端子３及び電源端
子２間に、電源９から、第１の電圧V1Pとは異なる第２
の電圧V2P（本願第１番目の発明による半導体集積回路
の測定法の場合の第２の電圧V2Nとは異なる）を与え、
そしてこのときの電流計７に流れる電流を第２の電流I
2Pとして測定する。 この場合、第１及び第２の電圧V1P及びV2Pは、上述し
た第１及び第２の電流I1P及びI2Pを、Ｐチャンネル型MO
SトランジスタQ1及びＮチャンネル型MOSトランジスタQ2
を通って、第１の電源端子１に流す必要があることか
ら、第２図に示すように、Ｐチャンネル型MOSトランジ
スタQ1の閾値電圧VtP（本願第２番目の発明による半導
体集積回路の測定法によって求めようとしている）の値
Vd以下の値を有する。 また、第１及び第２の電圧V1P及びV2Pは、第１の電源
端子１に、半導体回路６を通じた電流を実質的に流さな
いようにするために、次に述べる値を有する。 すなわち、インバータ回路５の出力電圧V0が零電圧以
上、半導体回路６のＮチャンネル型のMOSトランジスタ1
0の閾値電圧VtN′以下の電圧で得られるのに十分な値を
有し、従って、インバータ回路５の出力電圧V0が半導体
回路６のＮチャンネル型のMOSトランジスタ10の閾値電
圧VtN′をとるときの信号入力端子３と第２の電源端子
２との間の電圧VGの値Vc以上であり且つ零電圧をとると
きの電圧VGの値Vd以下であり、従って、Vc〜Vdである。 次に、上述した電圧V1P及びV2Pの値と、電流I1P及びI
2Pの値とを用いて、
実施例】 次に、本願第２番目の発明による半導体集積回路の測
定法の実施例を、本願第１番目の発明による半導体集積
回路の測定法の場合と同様に、第１図を伴って述べよ
う。 本願第２番目の発明による半導体集積回路の測定法に
おいては、半導体回路６のＰチャンネル型のMOSトラン
ジスタ10がＮチャンネル型のMOSトランジスタ10に代え
られていることを除いて、本願第１番目の発明による半
導体集積回路の測定法で上述したと同様の半導体集積回
路Ｕにおけるインバータ回路５が有するＰチャンネル型
MOSトランジスタQ1の閾値電圧及び利得定数を求めるた
め、本願第１番目の発明による半導体集積回路の測定法
の場合に準じて、第１及び第２の電源端子１及び２間
に、電流計７を通じて、動作電源電圧VDを与えるための
電源８を接続し、また、信号入力端子３及び第２の電源
端子２間に、第１及び第２の電圧V1P及びV2Pを与えるた
めの電源９を接続する。 そして、第１及び第２の電源端子１及び２間に、電源
８から、動作電源電圧ＶDを与えている状態で、まず、
信号入力端子３及び第２の電源端子２間に、電源９から
第１の電圧V1P（本願第１番目の発明による半導体集積
回路の測定法の場合の第１の電圧V1Nとは異なる）を与
え、そしてこのときの電流計７に流れる電流を第１の電
流I1Pとして測定し、次に、信号入力端子３及び電源端
子２間に、電源９から、第１の電圧V1Pとは異なる第２
の電圧V2P（本願第１番目の発明による半導体集積回路
の測定法の場合の第２の電圧V2Nとは異なる）を与え、
そしてこのときの電流計７に流れる電流を第２の電流I
2Pとして測定する。 この場合、第１及び第２の電圧V1P及びV2Pは、上述し
た第１及び第２の電流I1P及びI2Pを、Ｐチャンネル型MO
SトランジスタQ1及びＮチャンネル型MOSトランジスタQ2
を通って、第１の電源端子１に流す必要があることか
ら、第２図に示すように、Ｐチャンネル型MOSトランジ
スタQ1の閾値電圧VtP（本願第２番目の発明による半導
体集積回路の測定法によって求めようとしている）の値
Vd以下の値を有する。 また、第１及び第２の電圧V1P及びV2Pは、第１の電源
端子１に、半導体回路６を通じた電流を実質的に流さな
いようにするために、次に述べる値を有する。 すなわち、インバータ回路５の出力電圧V0が零電圧以
上、半導体回路６のＮチャンネル型のMOSトランジスタ1
0の閾値電圧VtN′以下の電圧で得られるのに十分な値を
有し、従って、インバータ回路５の出力電圧V0が半導体
回路６のＮチャンネル型のMOSトランジスタ10の閾値電
圧VtN′をとるときの信号入力端子３と第２の電源端子
２との間の電圧VGの値Vc以上であり且つ零電圧をとると
きの電圧VGの値Vd以下であり、従って、Vc〜Vdである。 次に、上述した電圧V1P及びV2Pの値と、電流I1P及びI
2Pの値とを用いて、
【作 用】の欄で上述したように、
（７）式及び（８）式から、Ｐチャンネル型MOSトラン
ジスタQ1の閾値電圧VtP及び利得定数βＰを求める。 なお、第３図は、第１図で上述した構成において、信
号入力端子３と第２の電源端子２との間に電圧VI（Ｖ）
を与えて、第１の電源端子１に流れる電流 を測定した結果（点線図示）を示す。また、第３図にお
いて、実線は、本発明による半導体集積回路の測定法に
よって誤差なく測定することができる範囲を示してい
る。
（７）式及び（８）式から、Ｐチャンネル型MOSトラン
ジスタQ1の閾値電圧VtP及び利得定数βＰを求める。 なお、第３図は、第１図で上述した構成において、信
号入力端子３と第２の電源端子２との間に電圧VI（Ｖ）
を与えて、第１の電源端子１に流れる電流 を測定した結果（点線図示）を示す。また、第３図にお
いて、実線は、本発明による半導体集積回路の測定法に
よって誤差なく測定することができる範囲を示してい
る。
第１図は、本願第１番目の発明及び本願第２番目の発明
による半導体集積回路の測定法の実施例の説明に供する
接続図である。 第２図は、本願第１番目の発明及び本願第２番目の発明
による半導体集積回路の測定法の実施例において、信号
入力端子及び第２の電源端子間に与える第１及び第２の
電圧V1N及びV2N、及びV1P及びV2Pのとり得る範囲の説明
に供する、信号入力端子及び第２の電源端子間に与える
電圧VGとインバータ回路の出力電圧VOとの関係を示す図
である。 第３図は、信号入力端子及び第２の電源端子間に与える
電圧VI（Ｖ）に対する第２の電源端子に流れる電流 との関係を示す曲線図である。 Ｕ……半導体集積回路 １……電源端子 ２……電源端子 ３……信号入力端子 ４……信号出力線 ５……インバータ回路 ７……電流計 ８……電源 ９……電源
による半導体集積回路の測定法の実施例の説明に供する
接続図である。 第２図は、本願第１番目の発明及び本願第２番目の発明
による半導体集積回路の測定法の実施例において、信号
入力端子及び第２の電源端子間に与える第１及び第２の
電圧V1N及びV2N、及びV1P及びV2Pのとり得る範囲の説明
に供する、信号入力端子及び第２の電源端子間に与える
電圧VGとインバータ回路の出力電圧VOとの関係を示す図
である。 第３図は、信号入力端子及び第２の電源端子間に与える
電圧VI（Ｖ）に対する第２の電源端子に流れる電流 との関係を示す曲線図である。 Ｕ……半導体集積回路 １……電源端子 ２……電源端子 ３……信号入力端子 ４……信号出力線 ５……インバータ回路 ７……電流計 ８……電源 ９……電源
Claims (2)
- 【請求項１】Ｐチャンネル型MOSトランジスタと、Ｎチ
ャンネル型MOSトランジスタとを有し、上記Ｐチャンネ
ル型MOSトランジスタ及び上記Ｎチャンネル型MOSトラン
ジスタのソースがそれぞれ互に対をなす第１及び第２の
電源端子に導出され、上記Ｐチャンネル型MOSトランジ
スタ及び上記Ｎチャンネル型MOSトランジスタのゲート
が互に接続されてそれらに共通の信号入力端子に導出さ
れ、上記Ｐチャンネル型MOSトランジスタ及びＮチャン
ネル型MOSトランジスタのドレインが互に接続されてそ
れらに共通の信号出力線に接続されているインバータ回
路と、 上記第１及び第２の電源端子間に上記第１の電源端子を
通る電流がソース及びドレインを通って流れ得るように
接続され且つゲートを上記インバータ回路の信号出力線
に接続しているＰチャンネル型のMOSトランジスタを有
する半導体回路とを有する半導体集積回路において、 上記第１及び第２の電源端子間に、動作電源電圧を与
え、上記信号入力端子と上記第２の電源端子との間に、
上記インバータ回路のＮチャンネル型MOSトランジスタ
の求める閾値電圧の値以上の値を有し、且つ上記インバ
ータ回路の信号出力線に上記インバータ回路の出力電圧
が上記動作電源電圧よりも上記半導体回路のＰチャンネ
ル型のMOSトランジスタの閾値電圧分低い電圧以上、上
記動作電源電圧以下の電圧で得られるのに十分な値を有
する第１の電圧を与え、そのときの上記第１の電源端子
に流れる電流を第１の電流として測定し、また、 上記第１及び第２の電源端子間に、上記動作電源電圧を
与え、上記信号入力端子と上記第２の電源端子との間
に、上記インバータ回路のＮチャンネル型MOSトランジ
スタの求める閾値電圧の値以上の値を有し、且つ上記イ
ンバータ回路の信号出力線に上記インバータ回路の出力
電圧が上記動作電源電圧よりも上記半導体回路のＰチャ
ンネル型のMOSトランジスタの閾値電圧分低い電圧以
上、上記動作電源電圧以下の電圧で得られるのに十分な
値を有するとともに、上記第１の電圧とは異なる値を有
する第２の電圧を与え、そのときの上記第１の電源端子
に流れる電流を第２の電流として測定し、 上記第１及び第２の電圧と、上記第１及び第２の電流と
を用いて、上記Ｎチャンネル型MOSトランジスタの閾値
電圧及び利得定数のいずれか一方または双方を求めるこ
とを特徴とする半導体集積回路の測定法。 - 【請求項２】Ｐチャンネル型MOSトランジスタと、Ｎチ
ャンネル型MOSトランジスタとを有し、上記Ｐチャンネ
ル型MOSトランジスタ及び上記Ｎチャンネル型MOSトラン
ジスタのソースがそれぞれ互に対をなす第１及び第２の
電源端子に導出され、上記Ｐチャンネル型MOSトランジ
スタ及び上記Ｎチャンネル型MOSトランジスタのゲート
が互に接続されてそれらに共通の信号入力端子に導出さ
れ、上記Ｐチャンネル型MOSトランジスタ及びＮチャン
ネル型MOSトランジスタのドレインが互に接続されてそ
れらに共通の信号出力線に接続されているインバータ回
路と、 上記第１及び第２の電源端子間に上記第１の電源端子を
通る電流がソース及びドレインを通じて流れ得るように
接続され且つゲートを上記インバータ回路の信号出力線
に接続しているＮチャンネル型のMOSトランジスタを有
する半導体回路とを有する半導体集積回路において、 上記第１及び第２の電源端子間に、動作電源電圧を与
え、上記信号入力端子と上記第２の電源端子との間に、
上記動作電源電圧よりも上記インバータ回路のＰチャン
ネル型MOSトランジスタの求める閾値電圧分低い電圧の
値以下の値を有し、且つ上記インバータ回路の信号出力
線に上記インバータ回路の出力電圧が零電圧以上、上記
半導体回路のＮチャンネル型のMOSトランジスタの閾値
電圧以下の電圧で得られるのに十分な値を有する第１の
電圧を与え、そのときの上記第１の電源端子に流れる電
流を、第１の電流として測定し、また、 上記第１及び第２の電源端子間に、上記動作電源電圧を
与え、上記信号入力端子と上記第２の電源端子との間
に、上記動作電源電圧よりも上記インバータ回路のＰチ
ャンネル型MOSトランジスタの求める閾値電圧の値分低
い値以下の値を有し、且つ上記信号出力線に上記インバ
ータ回路の出力電圧が零電圧以上、上記半導体回路のＮ
チャンネル型のMOSトランジスタの閾値電圧以下の電圧
で得られるのに十分な値を有するとともに、上記第１の
電圧とは異なる値を有する第２の電圧を与え、そのとき
の上記第１の電源端子に流れる電流を第２の電流として
測定し、 上記第１及び第２の電圧と、上記第１及び第２の電流と
を用いて、上記Ｐチャンネル型MOSトランジスタの閾値
電圧及び利得定数のいずれか一方または双方を求めるこ
とを特徴とする半導体集積回路の測定法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143868A JP2654582B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体集積回路の測定法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143868A JP2654582B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体集積回路の測定法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH021569A JPH021569A (ja) | 1990-01-05 |
| JP2654582B2 true JP2654582B2 (ja) | 1997-09-17 |
Family
ID=15348863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63143868A Expired - Fee Related JP2654582B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体集積回路の測定法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654582B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327155B2 (en) | 2005-11-17 | 2008-02-05 | Solid State Measurements, Inc. | Elastic metal gate MOS transistor for surface mobility measurement in semiconductor materials |
-
1988
- 1988-06-10 JP JP63143868A patent/JP2654582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH021569A (ja) | 1990-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63167277A (ja) | 線形測定回路 | |
| EP0195633B1 (en) | Semiconductor integrated circuit having load drive characteristics | |
| KR100702810B1 (ko) | 전류 측정 장치와 전류 측정 장치를 사용하는 전화 단말기 | |
| JP2654582B2 (ja) | 半導体集積回路の測定法 | |
| JP2586171B2 (ja) | 演算増幅器 | |
| JP3680513B2 (ja) | 電流検出回路 | |
| JPH02224410A (ja) | 低ひずみ電流ミラー回路 | |
| JPS6174407A (ja) | Ｊｆｅｔオーム性差動増幅器 | |
| JP2707667B2 (ja) | 比較回路 | |
| US6084460A (en) | Four quadrant multiplying circuit driveable at low power supply voltage | |
| JPH07221568A (ja) | 増幅回路装置 | |
| JP3325707B2 (ja) | 演算増幅器 | |
| JP2727332B2 (ja) | 半導体バイアス回路 | |
| JP2701331B2 (ja) | バイアス回路 | |
| JPH0364109A (ja) | 差動増幅回路 | |
| JPH02124609A (ja) | 電流ミラー回路 | |
| JPS62135779A (ja) | Ｆｅｔのしきい値電圧測定回路 | |
| JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
| JPH0435061A (ja) | 半導体集積回路 | |
| SU1456917A1 (ru) | Устройство дл контрол электронной схемы | |
| SU917143A1 (ru) | Устройство дл измерени крутизны характеристики полевых транзисторов | |
| JPH10284949A (ja) | オフセット温度ドリフト補償機能付き演算増幅器を備えた回路、および、オフセット温度ドリフト補償方法 | |
| JP2710458B2 (ja) | Ａ／ｄ変換器 | |
| JP2573583B2 (ja) | ブリツジ励起回路とその駆動方法 | |
| JPS6277621A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |