CN108807203A - 测量半导体装置的横向扩散长度的方法 - Google Patents

测量半导体装置的横向扩散长度的方法 Download PDF

Info

Publication number
CN108807203A
CN108807203A CN201710292901.6A CN201710292901A CN108807203A CN 108807203 A CN108807203 A CN 108807203A CN 201710292901 A CN201710292901 A CN 201710292901A CN 108807203 A CN108807203 A CN 108807203A
Authority
CN
China
Prior art keywords
diffusion length
measuring
semiconductor device
lateral diffusion
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710292901.6A
Other languages
English (en)
Other versions
CN108807203B (zh
Inventor
李家豪
林志鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201710292901.6A priority Critical patent/CN108807203B/zh
Publication of CN108807203A publication Critical patent/CN108807203A/zh
Application granted granted Critical
Publication of CN108807203B publication Critical patent/CN108807203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供测量半导体装置的横向扩散长度的方法，此方法包含提供基底，在基底上形成复数个宽度逐渐缩小的遮罩，遮罩之间具有尺寸大致相同的复数个开口，经由开口植入掺质于基底，以形成复数个掺杂区，其中这些掺杂区的复数个间距逐渐缩小，直到两相邻掺杂区接触，其中这些间距具有一最小间距且邻接接触的两相邻掺杂区，在这些开口中形成导电材料以各自在这些掺杂区上形成复数个电极，藉由测量相邻的两电极之间的电性，以找出接触的两相邻掺杂区及最小间距的位置，以及测量最小间距上方的遮罩的宽度以计算这些掺杂区的横向扩散长度。

Description

测量半导体装置的横向扩散长度的方法
技术领域
本发明系有关于半导体制作工艺，特别为有关于测量半导体装置的横向扩散(lateral diffusion)长度的方法。
背景技术
在半导体的发展史中，随着半导体装置的元件尺寸微缩化，掺杂区在半导体装置中横向扩散的测量方法日益重要。通过测量掺杂区横向扩散的长度，可控制掺杂区之间的通道区的通道长度。
传统上，通常通过扫描电子显微镜(scanning electron microscope，SEM)或扫描电容显微镜(scanning capacitance microscopy，SCM)等物理方式测量掺杂区横向扩散的宽度。然而，扫描电子显微镜和扫描电容显微镜的解析度仍有待提升。
因此，有必要寻求测量半导体装置的横向扩散长度的方法，其能够解决或改善上述的问题。
发明内容
本发明的一些实施例提供掺杂区横向扩散的测量方法，包括：提供基底；在基底上形成复数个宽度逐渐缩小的遮罩，遮罩之间具有尺寸大致相同的复数个开口；经由开口植入掺质于基底，以形成复数个掺杂区，其中这些掺杂区的复数个间距逐渐缩小，直到两相邻掺杂区接触，其中这些间距具有一最小间距且邻接接触的两相邻掺杂区；在这些开口中形成导电材料以各自在这些掺杂区上形成复数个电极；藉由测量相邻的两电极之间的电性，以找出接触的两相邻掺杂区及最小间距的位置；以及测量最小间距上方的遮罩的宽度以计算这些掺杂区的横向扩散长度。
附图说明
图1A-图1D显示依据本发明的一些实施例的测量半导体装置的横向扩散长度的方法在各阶段的剖面示意图。
符号说明:
100 基底；
101、102、103、104、105 遮罩；
110 掺杂制作工艺；
201、202、203、204 开口；
205 空间；
301、302、303、304、305 掺杂区；
401、402、403、404、405 电极；
a 横向扩散长度；
x1、x2、x3、x4、x5、y1、y2、y3、y4 宽度；
z1、z2、z3 间距。
具体实施方式
以下说明本发明实施例的测量半导体装置的横向扩散长度的方法。然而，可轻易了解本发明实施例提供许多合适的发明概念而可实施于广泛的各种特定背景。所揭示的特定实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。再者，在本发明实施例的图式及说明内容中系使用相同的标号来表示相同或相似的部件。
请参照图1A-图1D，其显示出依据本发明的一些实施例的测量半导体装置的横向扩散长度的方法在各阶段的剖面示意图。然而，本发明实施例不限定于任何特定的应用。
在图1A中，提供基底100，基底100具有第一导电型。在一些实施例中，基底100可为单晶硅基底、磊晶硅基底、硅锗基底、化合物半导体基底或其他合适的基底。在本实施例中，第一导电型为n型，但并不限定于此。在其他实施例中，第一导电型也可为p型。
接着，在基底100上形成复数个宽度逐渐缩小的遮罩101、102、103、104和105。也就是说，遮罩105的宽度x5小于遮罩104的宽度x4，遮罩104的宽度x4小于遮罩103的宽度x3，遮罩103的宽度x3小于遮罩102的宽度x2，遮罩102的宽度x2小于遮罩101的宽度x1。在一些实施例中，遮罩101、102、103、104和105的宽度等幅度地缩小。本实施例中形成五个遮罩于基底100上，但不限定于此。在其他实施例中，可形成少于或多于五个遮罩于基底100上。在一些实施例中，通过光刻图案化制作工艺，包含光阻涂布(例如，旋转涂布(spin coating))、软烤、掩膜对准、曝光、曝光后烤、光阻显影、清洗及干燥(例如，硬烤)、其他合适的图案化制作工艺或前述的组合形成遮罩101、102、103、104和105。
在本实施例中，遮罩101、102、103、104和105之间具有尺寸大致相同的开口201、202、203和204。也就是说，开口201的宽度y1、开口202的宽度y2、开口203的宽度y3和开口204的宽度y4均相同。
在图1A-图1B中，通过掺杂制作工艺110经由开口201、202、203和204植入掺质于基底100，以形成复数个掺杂区301、302、303和304。在一些实施例中，基底100具有一空间205邻接遮罩101，且掺杂制作工艺110在空间205内形成掺杂区305。在一些实施例中，掺杂制作工艺110包含离子布植(ion implantation)制作工艺和退火制作工艺，但并不限定于此。在一些实施例中，掺杂区301、302、303、304和305可具有不同于基底100的第一导电型的第二导电型。在一些其他实施例中，掺杂区301、302、303、304和305可具有相同于基底100的第一导电型，且掺杂区301、302、303、304和305的掺杂浓度大于基底100的掺杂浓度。在本实施例中，掺杂区301、302、303、304和305的掺杂浓度大致相同。在一些实施例中，掺杂区301、302、303、304和305的掺杂浓度为约1010cm-3至约1018cm-3。
在本实施例中，掺杂区之间的复数个间距逐渐缩小，直到两相邻掺杂区彼此接触。如图1B所示，掺杂区302和303之间的间距z3小于掺杂区301和302之间的间距z2，掺杂区301和302之间的间距z2小于掺杂区301和305之间的间距z1，且掺杂区303和304彼此接触。在一些实施例中，掺杂区303和304彼此接触且不互相重迭。由于掺杂区之间的间距逐渐缩小，直到两相邻掺杂区彼此接触，因此这些掺杂区之间的这些间距中具有一最小间距邻接彼此接触的两相邻掺杂区。如图1B所示，最小间距为间距z3，间距z3邻接彼此接触的两相邻掺杂区303和304。
如图1B所示，掺杂区301、302、303、304和305通过掺杂制作工艺110具有横向扩散长度a。在本实施例中，将横向扩散长度a定义为掺杂区301、302、303、304和305向左或向右横向地延伸至遮罩101、102、103、104和105下方的长度。
在图1C中，在开口201、202、203和204以及空间205中形成导电材料以各自在掺杂区301、302、303、304和305上形成复数个电极401、402、403、404和405。电极401、402、403、404和405用以作为掺杂区301、302、303、304和305对外的接点(contact)。在一些实施例中，电极401、402、403、404和405分别直接接触掺杂区301、302、303、304和305。
在一些实施例中，电极401、402、403、404和405可包括铜、铝、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。在一些实施例中，通过涂布制作工艺或沉积制作工艺(例如，物理气相沉积制作工艺、化学气相沉积制作工艺、电镀制作工艺、无电镀制作工艺或其他适合的制作工艺)、光刻制作工艺及蚀刻制作工艺(例如，干蚀刻制作工艺、湿蚀刻制作工艺、电浆蚀刻制作工艺、反应性离子蚀刻制作工艺或其他合适的制作工艺)形成电极401、402、403、404和405。
在一些实施例中，如图1D所示，形成电极401、402、403、404和405之后，移除遮罩101、102、103、104和105。在一些其他实施例中，可保留遮罩101、102、103、104和105。接着，测量相邻的两电极之间的电性。在一些实施例中，通过施加一电压V于相邻的两电极的其中一者，并将相邻的两电极的另外一者和基底100接地，以测量相邻的两电极之间的电性，但不限定于此。如图1D所示，当测量相邻的两电极401和405之间的电性时，由于电极401和405下方的掺杂区301和305之间具有间距z1，因此测不出明显电流值。同理，当测量相邻的两电极401和402之间的电性时，由于电极401和402下方的掺杂区301和302之间具有间距z2，因此测不出明显电流值。同理，当测量相邻的两电极402和403之间的电性时，由于电极402和403下方的掺杂区302和303之间具有间距z3，因此测不出明显电流值。然而，当测量相邻的两电极403和404之间的电性时，由于掺杂区303直接接触掺杂区304，因此可测量到短路现象，即可测量到明显电流值。
因此，藉由测量相邻的两电极之间的电性，可找出彼此接触的两相邻掺杂区303和304和邻接于接触的掺杂区303和304的最小间距z3的位置。接着，量测最小间距z3上方的遮罩103的宽度x3以计算掺杂区301、302、303、304和305的横向扩散长度a。在本实施例中，由于最小间距z3远小于遮罩宽度x1、x2、x3、x4和x5以及横向扩散长度a，因此两倍的横向扩散长度a大致等于遮罩103的宽度x3，即横向扩散长度a大致为遮罩103的宽度x3的一半。也就是说，横向扩散长度a大致为最小间距z3上方的遮罩103的宽度x3的一半。在本实施例中，解析度大致为相邻两遮罩的差值的一半。在一些实施例中，解析度约为50nm。
在一些其他实施例中，可通过另一掺杂制作工艺使掺杂区305具有与基底100相同的第一导电型或与基底100相同的掺杂浓度。在此实施例中，可通过电性连接掺杂区305上的电极405以将基底100接地。
根据本发明的一些实施例，通过本实施例中的遮罩的宽度逐渐缩小，遮罩之间具有尺寸大致相同的开口，因此，经由遮罩的开口植入掺质于基底之后，形成的复数个掺杂区的复数个间距逐渐缩小，直到两相邻掺杂区彼此接触。
此外，通过本发明实施例中的掺杂区的上述配置，可通过测量相邻两电极之间的电性的方法，确定两相邻掺杂区彼此之间接触或隔开。当测量相邻两电极的短路现象时，可得知相邻两电极下方的相邻两掺杂区直接接触和邻接于此两掺杂区的最小间距的位置，进而通过遮罩的宽度计算出掺杂区的横向扩散长度。相较于传统通过扫描电子显微镜(SEM)或扫描电容显微镜(SCM)等物理方式测量掺杂区横向扩散的长度，在本发明实施例中，通过遮罩的宽度可定量地(quantitatively)计算出掺杂区的横向扩散长度，可得到较为精准的测量值，且此测量方法较有效率且成本较低。
再者，通过较为精准地测量掺杂区横向扩散的长度，可较为精准地控制掺杂区之间的通道区的通道长度，进而可避免短通道效应(short-channel effect)，使半导体装置具有较高的品质因素(figure of merit，FOM)。
本发明实施例的半导体装置的横向扩散长度的方法可应用于金属氧化物半导体场效电晶体(metal oxide semiconductor field effect transistor，MOSFET)、高电子移动率电晶体(high electron mobility transistor，HEMT)、绝缘闸极双极性电晶体(insulated gate bipolar transistor，IGBT)等各种低电压、高电压及极高电压的元件。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可更动与组合上述各种实施例。

Claims (13)

1.一种测量半导体装置的横向扩散长度的方法，其特征在于，所述的方法包括:
提供一基底；
在所述的基底上形成复数个宽度逐渐缩小的遮罩，所述的遮罩之间具有尺寸大致相同的复数个开口；
经由所述的开口植入一掺质于所述的基底，以形成复数个掺杂区，其中所述的掺杂区的复数个间距逐渐缩小，直到两相邻掺杂区接触，其中所述的间距具有一最小间距且邻接所述的接触的两相邻掺杂区；
在所述的开口中形成导电材料以各自在所述的掺杂区上形成复数个电极；
藉由测量相邻的两电极之间的电性，以找出所述的接触的两相邻掺杂区及所述的最小间距的位置；以及
测量所述的最小间距上方的遮罩的宽度以计算所述的掺杂区的一横向扩散长度。
2.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，所述的基底具有一第一导电型，所述的掺杂区具有不同于所述的第一导电型的一第二导电型。
3.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，所述的基底和所述的掺杂区具有相同的导电型，且所述的掺杂区的掺杂浓度大于所述的基底的掺杂浓度。
4.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，所述的掺杂区的掺杂浓度大致相同。
5.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，所述的掺杂区的掺杂浓度为约1010cm-3至约1018cm-3。
6.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其中所述的遮罩的宽度等幅度地缩小。
7.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，所述的接触的两相邻掺杂区不互相重迭。
8.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，所述的横向扩散长度大致为所述的最小间距上方的遮罩的宽度的一半。
9.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，通过实施一离子布植制作工艺和一退火制作工艺植入所述的掺质于所述的基底。
10.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，所述的导电层直接接触所述的掺杂区。
11.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，所述的方法更包括在进行所述的电性测试之前，移除所述的遮罩。
12.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，通过施加一电压于相邻的两电极的其中一者，并将相邻的两电极的另外一者和所述的基底接地，以测量相邻的两电极之间的电性。
13.如权利要求1所述的测量半导体装置的横向扩散长度的方法，其特征在于，当测量到一短路现象，可得知两相邻掺杂区彼此接触。
CN201710292901.6A 2017-04-28 2017-04-28 测量半导体装置的横向扩散长度的方法 Active CN108807203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710292901.6A CN108807203B (zh) 2017-04-28 2017-04-28 测量半导体装置的横向扩散长度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710292901.6A CN108807203B (zh) 2017-04-28 2017-04-28 测量半导体装置的横向扩散长度的方法

Publications (2)

Publication Number Publication Date
CN108807203A true CN108807203A (zh) 2018-11-13
CN108807203B CN108807203B (zh) 2020-07-31

Family

ID=64069593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710292901.6A Active CN108807203B (zh) 2017-04-28 2017-04-28 测量半导体装置的横向扩散长度的方法

Country Status (1)

Country Link
CN (1) CN108807203B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232189B1 (en) * 1999-06-11 2001-05-15 Samsung Electronics Co., Ltd. Manufacturing method of semiconductor device
CN102945841A (zh) * 2012-11-22 2013-02-27 上海集成电路研发中心有限公司 Mos晶体管有效沟道长度测试结构及测试方法
CN102956620A (zh) * 2012-12-03 2013-03-06 上海集成电路研发中心有限公司 Mos晶体管结电容测试结构及表征方法
CN106549052A (zh) * 2015-09-17 2017-03-29 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232189B1 (en) * 1999-06-11 2001-05-15 Samsung Electronics Co., Ltd. Manufacturing method of semiconductor device
CN102945841A (zh) * 2012-11-22 2013-02-27 上海集成电路研发中心有限公司 Mos晶体管有效沟道长度测试结构及测试方法
CN102956620A (zh) * 2012-12-03 2013-03-06 上海集成电路研发中心有限公司 Mos晶体管结电容测试结构及表征方法
CN106549052A (zh) * 2015-09-17 2017-03-29 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法

Also Published As

Publication number Publication date
CN108807203B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
KR940011480B1 (ko) 반도체장치
TWI627759B (zh) 具有電容器之積體電路及其製造方法
CN108463889B (zh) 场效应管及其制造方法
TW200950086A (en) Semiconductor device having transistor and method of manufacturing the same
CN102931057A (zh) 一种基于栅介质结构的石墨烯场效应器件及其制备方法
TWI696288B (zh) 遮蔽閘金氧半場效電晶體及其製造方法
US9178055B2 (en) Semiconductor device
CN102543738A (zh) 高压ldmos器件及其制造方法
CN110797389A (zh) 具有屏蔽区域的mosfet器件及其制造方法
JP2015130516A (ja) 半導体素子
CN108172627B (zh) 一种薄膜晶体管及其制备方法
JPH02110973A (ja) Ｍｏｓ型半導体装置およびその製造方法
CN108807203A (zh) 测量半导体装置的横向扩散长度的方法
TWI251879B (en) Method for forming quantum dot
RU2705761C1 (ru) Полупроводниковое устройство
TWI637180B (zh) 測量半導體裝置之橫向擴散長度的方法
CN114256355A (zh) 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法
CN114038757A (zh) Sic mosfet器件的制备方法
CN103872130B (zh) 半导体器件及其制造方法
US10580694B2 (en) Contact structure and method of forming the same
US10103259B2 (en) Method of manufacturing a wide bandgap vertical-type MOSFET
CN107706242B (zh) 晶体管及其制造方法
EP0968528B1 (en) Method of manufacturing a semiconductor device comprising a field-effect transistor
DE102004004221A1 (de) Einrichtung zum Wärmetransport in lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern
KR20200103472A (ko) 탄화 규소 반도체 공정에서 게이트 옥사이드 식각 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant