DE102004004221A1 - Einrichtung zum Wärmetransport in lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern - Google Patents
Einrichtung zum Wärmetransport in lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern Download PDFInfo
- Publication number
- DE102004004221A1 DE102004004221A1 DE102004004221A DE102004004221A DE102004004221A1 DE 102004004221 A1 DE102004004221 A1 DE 102004004221A1 DE 102004004221 A DE102004004221 A DE 102004004221A DE 102004004221 A DE102004004221 A DE 102004004221A DE 102004004221 A1 DE102004004221 A1 DE 102004004221A1
- Authority
- DE
- Germany
- Prior art keywords
- heat
- semiconductor
- soi
- transport
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000004020 conductor Substances 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 title claims abstract description 8
- 230000000694 effects Effects 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 230000001788 irregular Effects 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
Die Erfindung betrifft eine Einrichtung zum Wärmetransport in Halbleitern. Bei Leistungsbauelementen stellt die auf in Chipmaterial verbrauchte Leistung ein leistungsbegrenzenderes Problem dar. DOLLAR A Als erfindungsgemäße Lösung wird vorgeschlagen, die Funktionsgebiete eines lateral gebauten Halbleiters mit einer Vielzahl kleiner Kontakte zu versehen, die elektrisch nicht angeschlossen sind und somit nur eine thermische, aber keine elektrische Kontaktwirkung haben. Hierdurch ist eine zum Stand der Technik verbesserte Wärmeabfuhr gewährleistet.
Description
- Die Erfindung betrifft eine Einrichtung zum Wärmetransport in vorzugsweise lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern. Eine Anwendung in vertikal gebauten Halbleitern ist ebenfalls möglich.
- Insbesondere bei Leistungsbauelementen stellt die im Chip erzeugte Wärme und die damit verbundene Temperaturerhöhung ein immer leistungsbegrenzenderes Problem dar. Es besteht daher die Notwendigkeit, durch einen neuen Entwurf der Bauelemente für eine bessere Wärmeableitung innerhalb der Bauelemente zu sorgen.
- Bisherige technische Lösungen fußen hauptsächlich auf der Vorstellung, dass die Wärmeabfuhr in Richtung des Substrates (nach „unten") geschieht (Siehe')
- Untersuchungen an speziellen Teststrukturen zeigen dagegen, dass ein Teil der Wärmeabfuhr durch die übliche Metallkontaktierung der Bauelemente geschieht.
- Teilweise wird diesem Umstand dadurch Rechnung getragen, dass die Sourcekontakte eines MOSFET modifiziert werden".
- Die Erfindung stellt sich die Aufgabe, eine zusätzliche verbesserte Wärmeabfuhr durch direkt in der Nähe der lokalen Wärmequellen eines Halbleiters platzierte Kontakte zu erreichen, die innerhalb des Bauelementes eine thermische, aber keine direkte elektrische Funktion ausüben..
- Die Aufgabe wird durch die Merkmale der Ansprüche 1, 7, 8, 9 und 10 gelöst. Die Erfindung wird durch die Unteransprüche 2 bis 6 vorteilhaft weiter ausgebildet.
- Als Lösung wird vorgeschlagen, die Funktionsgebiete eines Halbleiterbauelementes mit einer Vielzahl kleiner Kontakte zu versehen, die elektrisch nicht angeschlossen sind und somit nur eine thermische, aber keine elektrische Kontaktwirkung haben. Hierdurch ist eine zum Stand der Technik verbesserte Wärmeabfuhr gewährleistet
- Im Folgenden wird die Erfindung an Hand eines in den
1 bis5 dargestellter Ausführungsbeispiele näher erläutert. -
1 zeigt in einer Ausgestaltung der Erfindung nach Anspruch 1 gemäß dem Merkmal des Anspruchs 2 eine Vielzahl kleiner Kontakte, die rasterartig und voneinander elektrisch getrennt oberhalb des Drain-Bereiches vertikal angeordnet sind, womit eine großflächige Wärmeabfuhr geleistet ist ohne verschiedene Gebiete des Drains miteinander kurz zu schließen. - Wie in der
2 gezeigt, ist es in einer Variante der Erfindung nach dem Anspruch 3 vorgesehen, mehrere Kontakte streifenförmig nebeneinander anzuordnen, wobei deren vertikale Ausdehnung senkrecht zur Stromflussrichtung orientiert ist. - Als besonderer Vorteil ergibt sich aus dieser Anordnungen, dass die elektrische Funktion des Draingebietes, nämlich die Vermeidung zu hoher elektrischer Felder im Bauelement, weiterhin gewährleistet wird.
- Als Variante ist es nach Anspruch 4 möglich, dargestellt in der
3 , die thermischen Kontakte bzw. die Wärme aufnehmenden Metallgebiete, zusätzlich weiter zu vergrößern. Dies kann z.B. dadurch geschehen, dass die thermischen Kontakte um zusätzliche Gebiete erweitert werden, die seitlich zum eigentlichen Bauelement platziert werden. Auch in diesem Fall sind die Metallgebiete potenzialfrei und erfüllen somit keine elektrische Funktion. - Während sich die vorangestellten Ausführungen der Erfindung in besonderem Maß zur Anwendung in lateral aufgebauten, diffundierten MOS-Feldeffekttransistoren (LDMOS-FETs) eignen, wird für Bauelemente auf SOI (Silicon-on-Insulator)-Grundmaterial vorgeschlagen, die lokale Ableitung der entstehenden Wärme durch einen oder mehrere Substrat-Kontakte, die verschiedenen in das vergrabene Oxid (BOX) geätzten Kontaktlöchern entsprechen, auszuführen (
5 ). Die Kontakte werden nach einem Ätzprozess mit einem wärmeleitenden Material (Silizium, Metall, Diamant) wieder aufgefüllt. Durch den Substratkontakt wird ein zum Stand der Technik erheblich verbesserter Wärmeübergang in Richtung des Substrates erzielt. - Zusätzlich ergeben sich durch den thermischen Substratkontakt Platzvorteile gegenüber den bisher aus dem Stand der Technik bekannten Lösungen.
- Denkbar sind verschiedene mögliche Anordnungen der Substratkontakte:
- a.) so empfiehlt
sich vor allem bei Transistoren mit dünner Si-Schicht, wie in
6 dargestellt, die Kontakte im Sourcebereich anzuordnen. Falls die thermischen Kontakte ebenfalls elektrisch leitfähig sind, werden die Sourcegebiete verschiedener Transistoren über die thermischen Kontakte kurzgeschlossen, so dass verschiedene Leistungstransistoren in Common-Source-Konfiguration vorliegen. - b.) Kontakte in Bodybereich, gezeigt in der
5 , sind vor allem für größere Schichtdicken der Si-Schicht sinnvoll. - c.) Kontakte im Drainbereich; falls die thermischen Kontakte ebenfalls elektrisch leitfähig sind, dann liegen die Leistungstransistoren auf dem Chip in Common-Drain-Konfiguration vor.
- Durch das zusammenschließen verschiedener Draingebiete über das Substrat, kann sich eine Beeinträchtigung der elektrischen Funktion des Draingebietes, nämlich die Reduktion hoher elektrischer Felder im Bauelement ergeben. Zur Kompensation wird empfohlen, das Substrat unterhalb des vergrabenen Oxids (BOX) in möglichst hochohmiger Form auszuführen.
- Hergestellt werden die Wärmeleiter, indem eine Schicht, die zur elektrischen Isolation des Halbleiterbauelementes dient, lokal entfernt wird und ebendort durch ein Material mit einer besseren Wärmeleitfähigkeit ersetzt wird.
- Als geeignete Materialien werden vorgeschlagen:
Metalle: Aluminium, Wolfram, Kupfer Metallsilizide: Wolframsilizid, Tantalsilizid, Molybdänsilizid Halbleiter: Polykristallinem Silizium - Einrichtung zum Wärmetransport in lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern
i Murari, Bertotti, Vignola (Hrsg.) Smart Power ICs. Technologies and Applications, Springer 2002
ii Kumar et al., Excellent Cross-Talk Isolation, High-Q Inductors, and Reduced Self-Heating in a TFSOI Technology for System-on-a-Chip Applications , IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 49, NO. 4, APRIL 2002, pp.584-589
Claims (10)
- Einrichtung zum Wärmetransport in durch elektrische Effekte steuerbaren Halbleiterbauelementen, gekennzeichnet durch: vertikale, ober- oder unterhalb des Halbleitermateriales angeordnete, elektrisch nicht wirksame Wärmeleiter zum Transport örtlich anfallender Verlustleistung aus Halbleiterfunktionsbereichen an oder in andere Schichten des Halbleiters.
- Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Wärmeleiter rasterartig zueinander angeordnet sind, wobei das Raster regelmäßig oder unregelmäßig ausgeführt sein kann.
- Einrichtung nach einem der Ansprüche 1, dadurch gekennzeichnet, dass die Wärmeleiter einen rechteckigen oder trapezförmigen Querschnitt aufweisen und streifenförmig ausgedehnt sind.
- Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Wärmeleiter um zusätzliche, seitlich zum Halbleiterbauelement platzierte Gebiete erweitert sind.
- Einrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet dadurch, dass die Wärmeleiter oberhalb des Draingebietes verteilt sind.
- Einrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch: Wärmeleiter, die entweder in der dem Bauelement unterliegenden Oxidschicht (Buried-Oxide) als auch in Oxidschichten, die oberhalb des Bauelementes liegen, verteilt sind.
- Einrichtung gemäß den Ansprüchen 1 bis 6, dadurch gekennzeichnet, dass die Wärmeleiter alternativ aus folgenden Materialien gefertigt sind: a) Metallen: Aluminium, Wolfram, Kupfer b) Metallsiliziden: Wolframsilizid, Tantalsilizid, Molybdänsilizid c) Halbleitern: Polykristallinem Silizium d) Isolatoren mit sehr guter Wärmeleitfähigkeit: Diamant
- Verfahren zum Herstellen einer Einrichtung zum Wärmetranspor nach einem der Ansprüche 1 bis 6, bei dem, eine Schicht, die zur elektrischen Isolation des Halbleiterbauelementes dient, lokal entfernt und ebendort durch ein Material gemäß Anspruch 7 mit einer besseren Wärmeleitfähigkeit ersetzt wird.
- Verwenden der Einrichtung nach einem der Ansprüche 5 – zum Wärmetransport auf „Silicon-on Insulator (SOI)" aufgebauten Halbleiterbauelementen (SOI), der im Source und/oder Drain-Bereich anfallenden Verlustleistung an das Substrat.
- Verwenden der Einrichtung nach einem der Ansprüche 6 – zum Wärmetransport auf „Silicon-on Insulator (SOI)" aufgebauten Halbleiterbauelementen (SOI), der im Source und/oder Drain-Bereich anfallenden Verlustleistung an das Substrat.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004004221A DE102004004221A1 (de) | 2004-01-28 | 2004-01-28 | Einrichtung zum Wärmetransport in lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004004221A DE102004004221A1 (de) | 2004-01-28 | 2004-01-28 | Einrichtung zum Wärmetransport in lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102004004221A1 true DE102004004221A1 (de) | 2005-08-18 |
Family
ID=34801123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102004004221A Withdrawn DE102004004221A1 (de) | 2004-01-28 | 2004-01-28 | Einrichtung zum Wärmetransport in lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102004004221A1 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006021362A1 (de) * | 2006-05-08 | 2007-11-15 | Infineon Technologies Austria Ag | Laterales SOI-Halbleiterbauteil |
| DE102008063416A1 (de) * | 2008-12-31 | 2010-07-08 | Advanced Micro Devices, Inc., Sunnyvale | Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind |
| EP2871672A1 (de) * | 2013-11-06 | 2015-05-13 | Nxp B.V. | Halbleiterbauelement |
| EP2871673A1 (de) * | 2013-11-06 | 2015-05-13 | Nxp B.V. | Halbleiterbauelement |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3675089A (en) * | 1970-08-14 | 1972-07-04 | Microsystems Int Ltd | Heat dispenser from a semiconductor wafer by a multiplicity of unaligned minuscule heat conductive raised dots |
| DE19945434A1 (de) * | 1999-09-22 | 2001-04-05 | Infineon Technologies Ag | Selektive Kühlung von Teilflächen eines flächigen elektronischen Bauteils |
| DE10030443A1 (de) * | 2000-06-22 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer wärmeabführenden Oberfläche und Bauelement mit einer wärmeabführenden Oberfläche |
| DE10126565A1 (de) * | 2001-05-31 | 2002-12-19 | Infineon Technologies Ag | Vorrichtung zum Ableiten von Wärme in einer integrierten Schaltung |
-
2004
- 2004-01-28 DE DE102004004221A patent/DE102004004221A1/de not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3675089A (en) * | 1970-08-14 | 1972-07-04 | Microsystems Int Ltd | Heat dispenser from a semiconductor wafer by a multiplicity of unaligned minuscule heat conductive raised dots |
| DE19945434A1 (de) * | 1999-09-22 | 2001-04-05 | Infineon Technologies Ag | Selektive Kühlung von Teilflächen eines flächigen elektronischen Bauteils |
| DE10030443A1 (de) * | 2000-06-22 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer wärmeabführenden Oberfläche und Bauelement mit einer wärmeabführenden Oberfläche |
| DE10126565A1 (de) * | 2001-05-31 | 2002-12-19 | Infineon Technologies Ag | Vorrichtung zum Ableiten von Wärme in einer integrierten Schaltung |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006021362A1 (de) * | 2006-05-08 | 2007-11-15 | Infineon Technologies Austria Ag | Laterales SOI-Halbleiterbauteil |
| DE102006021362B4 (de) * | 2006-05-08 | 2011-02-17 | Infineon Technologies Austria Ag | Laterales SOI-Halbleiterbauteil |
| DE102008063416A1 (de) * | 2008-12-31 | 2010-07-08 | Advanced Micro Devices, Inc., Sunnyvale | Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind |
| DE102008063416B4 (de) * | 2008-12-31 | 2014-12-31 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind |
| EP2871672A1 (de) * | 2013-11-06 | 2015-05-13 | Nxp B.V. | Halbleiterbauelement |
| EP2871673A1 (de) * | 2013-11-06 | 2015-05-13 | Nxp B.V. | Halbleiterbauelement |
| US9508693B2 (en) | 2013-11-06 | 2016-11-29 | Nxp B.V. | Semiconductor device with heat sinks |
| US9666598B2 (en) | 2013-11-06 | 2017-05-30 | Nxp B.V. | Semiconductor device with an integrated heat sink array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112005001675B4 (de) | Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches und Verfahren zur Herstellung | |
| DE102008035707B4 (de) | Bipolartransistor-Finfet-Technologie | |
| DE102004036330B4 (de) | Halbleiterbauelement | |
| DE102019117754A1 (de) | Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats | |
| DE19620021A1 (de) | Halbleitervorrichtung des Grabentyps | |
| DE102013112012B4 (de) | Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung | |
| EP0833386A1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
| DE3334333A1 (de) | Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten | |
| DE102015211087B4 (de) | Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates | |
| EP1859480A1 (de) | Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen | |
| DE102019128268A1 (de) | Verfahren zum reduzieren von durchschlagausfällen in einem mim-kondensator | |
| DE102014105339A1 (de) | Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung | |
| DE19951993A1 (de) | Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung | |
| DE102015106185B4 (de) | Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers | |
| DE102014113115B4 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
| DE112016007257T5 (de) | Siliziumcarbid-Halbleitervorrichtung | |
| DE4314906C2 (de) | Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte | |
| DE112006001280B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE102004041904B4 (de) | Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors | |
| EP1631990A2 (de) | Feldeffekttransistor, insbesondere doppelt diffundierter feldeffekttransistor, sowie herstellungsverfahren | |
| DE102006031539B4 (de) | Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt | |
| DE1946302A1 (de) | Integrierte Halbleiterschaltung | |
| DE4122712A1 (de) | Halbleitervorrichtung | |
| DE10261404B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| DE102004004221A1 (de) | Einrichtung zum Wärmetransport in lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |