KR20200012778A - 재료의 표면 특성을 측정하는 장치 - Google Patents

재료의 표면 특성을 측정하는 장치 Download PDF

Info

Publication number
KR20200012778A
KR20200012778A KR1020190090169A KR20190090169A KR20200012778A KR 20200012778 A KR20200012778 A KR 20200012778A KR 1020190090169 A KR1020190090169 A KR 1020190090169A KR 20190090169 A KR20190090169 A KR 20190090169A KR 20200012778 A KR20200012778 A KR 20200012778A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
sample
insulator
holder
Prior art date
Application number
KR1020190090169A
Other languages
English (en)
Inventor
크리스토프 파레디스
움베르토 첼라노
윌프레드 반데르보스트
Original Assignee
아이엠이씨 브이제트더블유
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이엠이씨 브이제트더블유 filed Critical 아이엠이씨 브이제트더블유
Publication of KR20200012778A publication Critical patent/KR20200012778A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07321—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support the probes being of different lengths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/002—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating the work function voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 시료(8)의 표면 특성을 전기적으로 측정하는 장치(1)에 관한 것이다. 상기 장치는 3개의 전극: 시료의 표면 상에 배치되도록 구성되고, 서로 이격되어 있는 제1 전극 및 제2 전극(2,3), 및 상기 제1 전극과 제2 전극 사이에 있지만, 하나 이상의 제1 절연체(6a)에 의해 제1 전극 및 제2 전극으로부터 분리되어 있는 제3 전극(5)으로 이루어진 적어도 하나의 그룹을 포함하고, 제2 절연체(6b)는 장치가 그 위에 배치될 때 시료로부터 중앙 전극을 더 분리시킨다. 제1 전극, 제2 전극 및 제3 전극 및 절연체들은 전극을 전력원 또는 측정 수단에 연결시키기 위해 그 안에 포함되는 컨덕터(9)를 갖는 단일 홀더 또는 복수의 홀더(7)에 부착된다. 반도체 시료(8) 상에 장치(1)의 배치는 채널로서 작용하는 시료 표면을 갖는 트랜지스터를 생성한다. 따라서, 상기 장치는 간단한 방법으로 시료의 트랜지스터 특성을 측정하게 해준다.

Description

재료의 표면 특성을 측정하는 장치{A DEVICE FOR MEASURING SURFACE CHARACTERISTICS OF A MATERIAL}
본 발명은 재료의 표면 특성의 전기적 측정에 관한 것이고, 주요 용도는 반도체 재료의 트랜지스터 특성의 측정이다.
하나 이상의 전자 전하 캐리어(electronic charge carrier)의 영역을 갖는 반도체 재료의 트랜지스터 특성은, 특히 이들 영역의 저항률, 캐리어 이동도(carrier mobility), 임계 전압 및 부임계 스윙(subthreshold swing)을 포함한다. 저항률 및 홀 이동도(Hall mobility)와 같은 일부 특성은 시트 저항/저항률을 결정하기 위한 (마이크로) 4점 프로브(4-point probe) 및 캐리어 홀 이동도를 결정하기 위한 마이크로 홀 효과 기술(Micro Hall Effect technique)과 같은 종래의 방법에 의해 결정될 수 있다. 그러나, 4점 프로브 및 홀 효과 측정은 조사 중인 재료에 대한 완전한 데이터를 제공하지 못하며, 재료에 인가된 게이트 전압의 영향을 조사할 수 없다.
대안적으로, 소스/드레인 및 게이트 영역 및 대응하는 접촉은 트랜지스터로서 작용할 때 재료의 전체 행태의 연구가 가능하도록 재료의 시료 상에 생성될 수 있다. 시료 상에 소스/드레인/게이트의 제조는 전자 특성에 대한 더욱 완전한 정보를 제공하지만, 광범위한 가공 노력을 필요로 하며, 이러한 가공이 연구 중인 재료에 영향을 미친다는 것을 고려할 때 원래 그대로의 가공되지 않은 재료의 트랜지스터 특성을 조사할 수 없다.
트랜지스터 채널 행태를 연구하고, 가공되지 않은 재료에 적용 가능한 상기 데이터(저항률 등)를 얻는 더 간단한 기술은 현재의 기술 수준에서 이용 가능하지 않다.
본 발명은 재료 상에 실제 트랜지스터를 설치할 필요 없이 반도체 재료의 트랜지스터 특성의 직접 측정을 가능하게 하는 기술을 제공하는 것을 목적으로 한다. 이러한 목적은 첨부하는 청구범위에 따른 측정 장치에 의해 달성된다. 본 발명은 전기적 측정에 의해 시료의 표면 특성을 측정하는 장치에 관한 것이다. 시료는 반도체 시료일 수 있지만, 장치는 다른 재료의 표면 특성을 측정하는데도 사용될 수 있다. 장치는 3개의 전극: 시료의 표면 상에 배치되도록 구성되고, 서로 이격되어 있는 제1 전극 및 제2 전극, 및 상기 제1 전극과 제2 전극 사이에 있지만, 하나 이상의 제1 절연체에 의해 제1 전극 및 제2 전극으로부터 분리되어 있는 제3 전극으로 이루어진 적어도 하나의 그룹을 포함하고, 제2 절연체는 장치가 그 위에 배치될 때 시료로부터 중앙 전극을 분리시킨다. 제1 전극, 제2 전극 및 제3 전극 및 절연체들의 어셈블리는 전극을 전력원 또는 측정 수단에 연결시키기 위해 그 안에 포함되는 컨덕터를 갖는 단일 홀더 또는 복수의 홀더에 부착된다. 반도체 시료 상에 장치의 배치는 채널로서 작용하는 시료 표면을 갖는 트랜지스터를 생성한다. 따라서, 상기 장치는 시료 상에 소스, 드레인 및 게이트 전극을 제조하기 위한 가공 단계를 필요로 하지 않고, 간단한 방법으로 시료의 트랜지스터 특성을 측정하게 해준다.
본 발명은 특히 시료의 표면 특성을 전기적으로 측정하는 장치에 관한 것으로, 상기 장치는,
- 장치가 그 위에 배치될 때 시료의 표면과 물리적으로 접촉하도록 구성되고, 서로 이격되어 있는 제1 전극 및 제2 전극,
- 상기 제1 전극과 제2 전극 사이의 영역에 적어도 일부가 배치되는 제3 전극,
- 상기 제1 전극 및 제2 전극으로부터 제3 전극이 전기적으로 분리되도록 구성되는 하나 이상의 제1 절연체,
- 장치가 상기 시료의 표면 상에 배치될 때, 시료의 표면으로부터 제3 전극을 전기적으로 분리하도록 구성되는 제2 절연체, 및
- 상기 제1 전극, 제2 전극 및 제3 전극과 제1 절연체 및 제2 절연체의 어셈블리에 부착되는 하나 이상의 홀더를 포함하고,
상기 제1 전극, 제2 전극 및 제3 전극을 개별적으로 각각의 전력원 또는 측정 수단에 전기적으로 연결시키기 위해 하나 이상의 홀더 내에 컨덕터가 포함된다.
양태에 따라서, 상기 제1 전극 및 제2 전극, 및 제3 전극, 또는 이의 일부는 동일 선상에 배열된다. 후자의 경우에, 장치는 상기 제1 전극, 제2 전극 및 제3 전극의 동일 선상의 어셈블리의 측면 상에 배치되는 2개의 추가 전극을 더 포함할 수 있고, 상기 2개의 추가 전극은 제1 전극 및 제2 전극 및 제3 전극으로부터 전기적으로 분리되고, 상기 홀더 또는 홀더들은 추가 전극을 개별적으로 각각의 전력원 또는 측정 수단에 연결하기 위해 추가 컨덕터를 포함한다.
상기 제1 전극 및 제2 전극 및 2개의 추가 전극은 선형 어레이로 배열되는 주상(pillar-shaped) 전극일 수 있고, 상기 제3 전극은 상기 전극들 사이 및 어레이 주변의 연속 영역을 채우지만, 하나 이상의 제1 절연체에 의해 전극의 어레이로부터 분리되고, 상기 제2 절연체는 장치가 그 위에 배치될 때 시료 표면으로부터 제3 전극을 전기적으로 분리한다.
상기 장치는 상기 2개의 추가 전극 이외에, 상기 2개의 추가 전극과 동일 선상에 배치되고, 상기 2개의 추가 전극으로부터 전기적으로 분리되는 하나 이상의 추가 전극을 포함할 수 있다.
양태에 따라서, 상기 제1 전극, 제2 전극 및 제3 전극은 동축 상에 배열되고, 상기 제1 전극은 중앙 전극을 형성하고, 상기 제3 전극은 제1 전극 주변에 슬리브(sleeve)를 형성하고, 상기 제2 전극은 제1 전극과 제3 전극 주변에 슬리브를 형성하고, 상기 제1 절연체는 제1 전극 및 제2 전극으로부터 제3 전극을 전기적으로 분리하는 이중 슬리브를 형성하고, 상기 제2 절연체는 장치가 그 위에 배치될 때 시료 표면으로부터 제3 전극을 전기적으로 분리한다.
본 발명의 장치의 동축의 양태는 상기 제1 전극 및 제2 전극 및 제3 전극으로부터 분리되고, 동축 어셈블리의 방사 방향에서 제1 전극, 제2 전극 및 제3 전극의 동축 어셈블리의 측면 상에 배치되는 2개의 추가 동축 전극을 더 포함할 수 있고, 상기 홀더 또는 홀더들은 추가 전극을 개별적으로 각각의 전력원 또는 측정 수단에 연결시키기 위해 추가 컨덕터를 포함한다.
본 발명의 동축 장치는 상기 2개의 추가 전극 이외에, 상기 2개의 추가 전극으로부터 전기적으로 분리되는 동축으로 배치되는 하나 이상의 추가 전극을 포함할 수 있다.
본 발명의 장치는 단일 홀더를 포함할 수 있고, 상기 제1 전극, 제2 전극, 제3 전극 및 제1 절연체 및 제2 절연체의 어셈블리는 상기 단일 홀더에 부착된다. 후자의 경우에, 상기 제1 전극 및 제2 전극은 홀더, 그 후 제2 유전체 부분으로부터 바깥쪽으로 더 연장되어, 제2 유전체 부분과 시료 표면 사이에 물리적 접촉을 실현하기 위해 제1 전극 및 제2 전극이 시료 표면으로 푸시(push)될 필요가 있다.
양태에 따라서, 본 발명의 장치는 3개의 분리된 홀더를 포함하고, 상기 제1 전극, 제2 전극 및 제3 전극 및 제1 절연체 및 제2 절연체의 어셈블리는 상기 3개의 홀더에 개별적으로 부착된다.
본 발명에 따른 장치에서 하나 이상의 홀더는 캔틸레버형(cantilever-type) 홀더일 수 있다. 본 발명의 장치는 복수의 그룹의 전극을 포함할 수 있고, 각각의 그룹은 앞선 단락 중 어느 하나에 따른 제1 전극, 제2 전극, 및 제3 전극 및 제1 절연체 및 제2 절연체를 적어도 포함하고, 상기 그룹은 단일 홀더 또는 복수의 홀더에 부착된다.
또한, 본 발명은 반도체 표면 영역을 갖는 시료의 트랜지스터 특성을 측정하기 위한 본 발명에 따른 장치의 용도에 관한 것이고, 상기 장치의 홀더 또는 홀더들은 시료의 전도성 표면 영역 상에 동시에 제1 전극, 제2 전극 및 제2 절연체를 배치시키도록 조작되어, 소스, 드레인 및 게이트 전극, 게이트 유전체 및 채널을 포함하는 트랜지스터를 형성하고, 상기 제1 전극 및 제2 전극은 개별적으로 소스 및 드레인 전극으로 작용하고, 상기 제3 전극은 게이트 전극으로 작용하며, 상기 제2 절연체는 게이트 유전체로 작용하고, 상기 제1 전극과 제2 전극 사이의 시료 표면 영역은 채널로 작용한다.
또한, 본 발명은 시료의 표면 특성을 측정하는 방법에 관한 것이고, 상기 방법은,
- 제1 전극 및 제2 전극 및 제2 절연체가 시료 표면과 물리적으로 접촉하도록 시료의 표면 상에 앞선 청구항 중 어느 한 항에 따른 장치를 배치시키는 단계,
- 상기 제1 전극, 제2 전극, 및 제3 전극에 전압을 인가하는 단계,
- 시료의 하나 이상의 표면 특성을 전기적 측정으로 측정하는 단계,를 포함한다.
도 1a는 본 발명의 양태에 따른 장치의 구조의 개념도이다. 도 1a는 상면도, 정면도, 및 하면도를 도시한다.
도 1b는 장치 내에 포함되는 절연체의 다른 구조를 갖는 본 발명에 따른 장치를 도시한다.
도 2는 시료 표면 상에 배치될 때 장치의 조작을 도시한다.
도 3a 및 3b는 장치의 3개의 부분이 분리된 홀더에 부착되는 다른 가능한 양태를 도시한다.
도 4a 및 4b는 측면 전극이 중앙 전극보다 홀더로부터 바깥쪽으로 더 연장되는 양태를 도시한다.
도 5는 본 발명에 따른 장치의 동축 양태를 도시한다. 도 5는 장치의 상면도 및 정면도를 도시한다.
도 6a 및 6b는 전류 소스에 연결되는 추가 전극을 포함하는 동일 선상 및 동축의 양태를 도시한다.
도 7은 추가 측면 전극을 포함하는 본 발명에 따른 동일 선상의 장치의 다른 양태를 도시한다.
도 8a 내지 8h는 본 발명에 따른 장치를 제조하기 위한 가능한 제조 공정을 도시한다.
도 9는 전극의 동축 배열 및 캔틸레버형 홀더를 갖는 본 발명에 따른 장치를 도시한다.
도 10은 본 발명에 따른 장치를 사용하여 시료의 표면 특성을 측정하는 방법의 흐름도를 나타낸다.
본 발명에 따른 측정 장치는 트랜지스터의 게이트 구조체 및 소스 및 드레인 전극을 복제하는 구조체를 포함한다. 장치의 하나의 양태의 개념도는 도 1a에 도시된다. 장치(1)는 서로 접촉하도록 배열되는 3개의 인접한 부분(2,3,4)을 포함하여, 3개의 부분이 시료와 동시에 물리적 접촉하는 방식으로 3개의 부분의 어셈블리가 시험되는 시료의 표면 상에 배치될 수 있다. 3개의 부분은, 서로 이격되어 있는 제1 전극(2) 및 제2 전극(3), 및 제1 전극(2)과 제2 전극(3) 사이의 공간을 채우는 제3 부분(4)이고, 상기 제3 부분(4)은 제3 전극(5) 및 유전체층(6)을 포함한다. 제3 전극(5)은 유전체층(6)의 2개의 수직 측면부(6a)에 의해 제1 전극(2) 및 제2 전극(3)으로부터 전기적으로 분리된다. 3개의 부분(2,3,4)은 홀더(7)에 부착된다. 도 2에 도시되는 바와 같이, 장치가 시료의 표면 상에 배치될 때, 제3 전극(5)은 유전체층(6)의 수평 부분(6b)에 의해 시험 시료로부터 전기적으로 분리된다. 컨덕터(9)는 전극(2,3 및 5)을 개별적으로 각각의 전력원 또는 측정 수단에 연결시키기 위해 홀더(7) 내에 포함된다.
측면 전극(2,3)으로부터 중앙 전극(5)을 분리하고, 시료(8)로부터 중앙 전극(2)을 분리하는 기능을 수행하는 유전체층 부분(6a 및 6b)은 필수적으로 단일 연속층(6)의 하위 부분은 아니다. 부분(6a 및 6b)의 조성 및 구조는 상기 기능을 수행하기 위해 현실적으로 가능한 임의의 방법으로 실시될 수 있다. 예를 들어, 부분들(6a 및 6b) 중 하나는 상이한 물질의 몇 개의 유전체층의 스택으로 형성될 수 있거나, 부분(6b)은 그 두께 및 조성의 관점에서 부분(6a)과 상이할 수 있다. 유전체 이외에 다른 전기 절연성 재료가 사용될 수 있다. 따라서, 첨부된 청구 범위에서 적용되는 부분(6a 및 6b)의 일반적인 용어는 '제1 절연체' 및 '제2 절연체'이다. 도 1b는 제1 절연체(6a) 및 제2 절연체(6b)가 상이한 조성(해칭으로 표시됨) 및 상이한 두께를 갖는 양태를 도시한다.
본 발명은 이에 한정되지 않지만, 반도체 시료(8)의 균일한 영역의 표면의 트랜지스터 특성을 측정하기 위한 장치의 용도가 하기에 기재된다. 도 2a 및 2b에서 볼 수 있듯이, 전기 전도성 접합이 제1 전극(2) 및 제2 전극(3) 및 시료(8) 사이에 형성되는 방식으로 장치가 시료(8)의 표면 상에 배치되면, 전극들(2 및 3) 사이의 전도성 영역은 트랜지스터 채널의 일부를 담당한다. 제1 전극(2) 및 제2 전극(3)은 개별적으로 소스 및 드레인 전압 Vs 및 Vd에 연결된 소스 및 드레인 전극을 형성한다. 중앙 전극(5)은 게이트 전압 Vg에 연결된 게이트 전극으로 작용하고, 상기 중앙 전극(5)와 시료 표면 사이의 유전체층(6)의 부분(6a)은 트랜지스터 구조체의 게이트 유전체를 형성한다. 제1 전극(2)과 제2 전극(3) 사이에 비아(bias)를 적용함으로써, 전류 I은 시험 중에 재료를 통해 흘러, I-V 특성의 직접 측정을 가능하게 해준다. 중앙 전극(5)에 인가되는 전압 Vg이 변경되면, 전류는 조절되고, 시료 재료의 트랜지스터 특성이 측정될 수 있다. 예를 들어, 전류 I은 드레인 전압이 일정하게 유지될 때 게이트 전압의 함수로서 측정될 수 있거나, 전류는 제공된 게이트 전압에 대한 드레인 전압의 함수로 측정될 수 있다. 캐리어 이동도는 예를 들어 선형 또는 이차원 영역에서 Ids 대 Vg를 플로팅하고, 얻어진 곡선의 기울기로부터 이동도를 산출함으로써 결정될 수 있다. 장치를 사용하여 측정 또는 산출될 수 있는 다른 파라미터는 부임계 스윙, 임계 전압 및 Ion/Ioff 비이다.
본 발명의 장치는 다양한 방법으로 실시될 수 있다. 3개의 부분(2,3,4)의 어셈블리는 단일 홀더(7), 예를 들어 SPM(Scanning Probe Microscopy) 기술로 알려진 캔틸레버형 홀더에 부착되는 단일 블록을 형성할 수 있다. 이러한 경우에, 장치는 캔틸레버 아래에 생성되어, SPM 캔틸레버의 일반적인 (날카로운) 팁을 대체할 수 있다. 컨덕터(9)는 SPM 기술로 알려진 방식으로 캔틸레버 홀더에 포함될 수 있다. 또는, 홀더(7) 및 컨덕터(9)는 상기에 언급된 4점 프로브와 같은 다점 프로브의 홀더와 유사할 수 있다. 홀더가 이러한 공지된 홀더 유형과 유사하기 때문에, 본 발명의 장치는 상기 언급된 기술과 유사한 방식 및 조작 수단에 의해 조작될 수 있다. 이러한 수단은 당업자에게 잘 알려져 있고, 따라서 여기에 상세히 기재하지 않는다.
단일 홀더(7)를 갖는 것 대신에, 3개의 전극은 3개의 각각의 홀더에 의해 유지되어, 예를 들어 시료 표면과 수직 방향으로 서로에 대해 전극을 이동시킬 수 있다. 이러한 유형의 양태는 도 3a에 도시된다. 외측 전극(2 및 3)은 홀더(7a 및 7c)에 부착되지만, 중앙 전극(5) 및 유전체층(6)의 어셈블리로 이루어진 중앙 부분(4)은 홀더(7b)에 부착된다. 외측 홀더(7a 및 7c)에 더 높은 힘을 가함으로써, 외측 전극(2,3)은 중앙 부분(4)보다 더 높은 압력으로 시료(8) 상에 아래쪽으로 푸시되어, 외측 전극(2 및 3)은 시료(8)의 재료로 부분적으로 눌린다. 이러한 방식으로, 외측 전극(2,3)과 시료(8) 사이의 전기적 접촉은 개선될 수 있다. 또는, 분리된 홀더에 부착될 때 외측 전극(2,3)은 도 3b에 도시되는 바와 같이 뾰족한 외측 단부가 제공될 수 있으며, 시료(8)의 표면과의 개선된 전기 접촉을 더 가능하게 한다. 홀더(7a, 7b 및 7c)는 적어도 시료의 표면에 수직 방향으로 조작 수단에 의해 별개로 조절될 수 있도록 고안될 필요가 있다. 표면에 평행한 평면에서의 이동은 3개의 홀더 모두 동시에 제어될 수 있다. 예를 들어, 3개의 캔틸레버를 서로 가깝게 위치시키고, 조작 수단이 시료 표면에 평행한 평면에 3개의 홀더 모두를 동시에 이동시킬 때 적어도 시료 표면에 수직인 방향으로 3개의 캔틸레버를 따로 조작하도록 구성되는 조작 수단과 연결된다. 양태에 따라서, 도 3a 또는 3b에서 홀더(7a,7b,7c)와 같은 분리된 홀더는 실제로 기판에 수직 방향으로 서로 상대적이고 홀더 본체에 대해 상대적으로 이동할 수 있는 단일 홀더의 하위-부분이다.
도 4a 및 4b에 도시되는 다른 양태에 따라서, 외측 전극(2 및 3)은 홀더(7)로부터 바깥쪽으로, 중앙 부분(4)보다 시료 표면 쪽으로 더 연장되고, 전극(2 및 3)의 외측면은 평평하거나(도 4a) 뾰족하지만(도 4b), 외측 전극 및 중앙 부분(4)은 단일 홀더(7)에 부착된다. 이러한 방식으로, 장치가 시료 상에 배치되고, 압력이 인가되면, 전극(2 및 3)은 유전체 부분(6b)과 시료 표면 사이에서 실현될 물리적 접촉을 위해 도 4a 및 4b에 도시되는 방식으로 표면으로 눌릴 필요가 있다.
단일 홀더(7)에 부착되면, 3개의 전극(2,3, 및 5)은 절연체(6a, 6b)가 고체 재료로 형성될 때, 즉 전극(2,3,5)과 절연체가 전체적으로 시료의 표면 상에 배치된 균일한 몸체를 형성할 때, 서로에 대해 이동 가능하지 않다. 다른 양태에 따라서, 적어도 절연체(6a)는 액체 또는 유연한 재료로 형성되고, 이는 중앙 전극(5)에 대해 외측 전극(2 및 3)의 약간의 이동을 가능하게 한다.
다른 양태에 따라서, 3개의 전극(2,3 및 5)은 동일 선상이 아니고 동축 상에 있다. 이러한 양태는 도 5에 도시된다. 소스 전극은 장치의 중앙에 배치된 원통형 부분(2)이다. 게이트 전극(5) 및 드레인 전극(3)은 중앙 전극(2) 주변에 전기 전도성 슬리브로 형성된다. 유전체(6)는 중심 소스 전극(2)을 게이트 전극(5)으로부터, 게이트 전극(5)을 드레인 전극(3)으로부터 분리시키는 이중 슬리브의 형태로 제1 부분(6a)을 포함하며, 유전체(6)는 게이트 전극(5)을 표면으로부터 분리하면서 시료(8)의 표면과 물리적으로 접촉을 하도록 배치되는 장치의 하부에 제2 부분(6b)을 가진다. 이러한 양태는 소스-드레인 전류가 게이트 유전체 아래로 완전히 흐르게 하는 반면에, 동일 선상의 양태에서 누설 전류가 발생할 수 있다는 점에서 유리하다.
추가적인 전극이 장치에 포함될 수 있다. 도 6a는 상기 기재된 동일 선상의 장치 이외에 2개의 추가 전극(15 및 16)이 전극(2 및 3) 쌍의 측면 상에 포함 및 배치되어, 5개의 전극(15,2,5,3,16)은 직선으로 배치될 수 있는 양태를 도시한다. 추가 전극(15 및 16)은 추가 유전체층(6' 및 6")에 의해 제1 전극 및 제2 전극으로부터 전기적으로 분리된다. 추가 전극(15 및 16)은 홀더에 포함되는 추가 컨덕터(17)에 연결된다. 사용 시에, 추가 전극(15 및 16)은 도 6a에 도시되는 바와 같이 전류 소스에 연결될 수 있고, 장치가 시료(8)의 표면 상에 배치될 때 다른 전극이 소스, 드레인, 및 게이트 전극으로 다시 기능한다. 전류 소스는 전극(2,5 및 3) 아래에 시료를 통과하는 전류 I를 생성한다. 이러한 방식으로, 트랜지스터 특성은 전극(2 및 3) 및 시료(8) 사이에 접촉 저항에 의해 영향을 받지 않고 측정될 수 있다.
도 5 에 도시되는 본 발명에 따른 동축의 장치는 추가 전극이 동일하게 제공될 수 있다. 도 6a의 장치의 동축의 등가물은 도 6b에 도시된다. 중앙 전극(15) 및 외측 전극(16)은 전류 I를 생성하는 전류 소스에 연결될 수 있다. 유전체 슬리브(6' 및 6")는 3개의 전극(2,3, 및 5) 및 유전체(6)의 기본적인 어셈블리로부터 이러한 추가 전극을 분리한다. 추가 동축 전극 및 유전체 슬리브가 추가될 수 있다.
도 7에 도시되는 다른 양태에서, 제1 전극(2) 및 제2 전극(3)은 전도성 재료의 원통형 기둥이다. 추가적인 및 유사한 형태의 전극(15 및 16) 쌍은 전극(2 및 3) 쌍의 측면 상에 포함 및 배치되어, 4개의 원통형 전극(15,2,3,16)이 직선으로 배치된다. 제3 전극(5)은 4개 전극의 어레이들 사이 및 주변에 전체 영역을 둘러싸고, 유전체층(6)의 제1 부분(6a)은 4개의 원통형 전극(2, 3, 15 및 16) 모두로부터 제3 전극(5)을 분리하고, 제2 부분(6b)은 장치가 그 위에 배치될 때 시료(8)로부터 제3 전극(5)을 분리한다. 추가 전극(15 및 16)은 홀더에 포함되는 추가 컨덕터(17)에 연결된다. 사용 시에, 추가 전극(15 및 15)은 도 7에 도시되는 바와 같이 전류 소스에 연결될 수 있고, 다른 전극이 상기 기재된 소스, 드레인 및 게이트 전극으로 다시 기능한다. 추가 전극(15 및 16)이 없고, 시료(8)로부터 완전히 분리된 전극(5)을 갖는 도 7의 장치는 상기 기재된 기능을 갖는 3개의 전극(2,3 및 5)의 기본적인 그룹의 다른 양태이다.
본 발명에 따른 장치는 도 6a, 6b 및 7에 도시된 전극(15 및 16) 대신에 또는 이외에 다른 추가 전극을 포함할 수 있다. 양태에 따라서, 장치는 상기 기재된 것과 유사한 복수의 3개 전극의 어셈블리, 즉 제1 전극(2), 제2 전극(3) 및 제1 전극(2)과 제2 전극(3) 사이에 적어도 부분적으로 제3 전극(5)의 복수의 그룹을 포함하고, 장치가 그 위에 배치될 때 시료로부터 및 제1 전극 및 제2 전극으로부터 제3 전극을 각각 분리하는 유전체층(6a 및 6b)을 갖는다. 이러한 그룹은 장치의 접촉면 상에 2차원 패턴으로 또는 선형 어레이로 배열될 수 있다. 이러한 장치는 단일 측정에서 시료의 복수의 영역을 시험하는 것이 가능하다. 복수의 그룹은 단일 홀더에 부착될 수 있거나, 조작 수단에 의해 동시에 조작되도록 구성되는 분리된 홀더에 부착될 수 있다. 장치는 도 6a, 6b 및 7에 도시된 전극(15 및 16)과 동일한 기능을 갖는 추가 전극을 더 포함할 수 있다. 장치는, 예를 들어 2개의 인접한 3개 전극 어셈블리의 각각의 쌍 사이에 하나 이상의 추가 전극을 갖는 선형 어레이에서 복수의 3개 전극 어셈블리를 포함할 수 있다. 이러한 구조는 전력 소스에 연결된 상이한 쌍의 추가 전극으로 측정을 수행하게 해준다. 또한, 단일 3개 전극 어셈블리 2+3+5+6은 시료 상에 단일 '트랜지스터'로 측정할 수 있지만, 전류가 상이한 쌍의 추가 전극 사이에서 흐르도록 전극(15 또는 16)과 같은 2개 이상의 추가 전극을 갖는 장치에 통합될 수 있다.
본 발명에 따른 장치에서 전극의 치수는 나노미터 크기에서 더 큰 규모까지, 최대 밀리미터 또는 센티미터까지의 범위일 수 있다. 장치의 바람직한 제조방법은 치수의 함수로서 변경할 수 있다. 예를 들어, 나노미터 및 마이크로미터-규모의 장치는 도 8a 내지 8h를 참조하여 이하에 기재되는 바와 같이 절연체 상의 실리콘(silicon-on-insulator, SOI) 웨이퍼 상에서 수행되는 공지된 CMOS형 가공 방법에 의해 제조될 수 있다. 장치의 치수가 나노 미터 내지 마이크로 미터 범위에 있으면, 예를 들어 전극(2,3 및 5)이 한 변의 길이가 20 나노미터 내지 20 마이크로미터인 대략 사각 단면을 갖는 경우에, 도 1의 양태에 따른 장치를 제조하는 공정이 도시된다. 또한, 이 방법은 상기 기재된 다른 양태의 제조에도 적용 가능하다. 이 방법은 본 기술 분야에서 공지되고 실리콘 베이스 기판(21)으로 구성되는 SOI 기판(도 8a)과, 상기 베이스 기판(21)의 상부 상에 2개 층의 스택으로부터 시작하고, 상기 스택은 일반적으로 실리콘 다이옥사이드(silicon dioxide)로 형성된 유전체층(22) 및 실리콘 층(23)으로 이루어진다. 리소그래피 및 에칭에 의해 수행되는 제1 패터닝 단계에 의해, 개방부(24)는 실리콘 층(23) 내에 형성된다(도 8b). 개방부(24) 및 남아 있는 실리콘층은 등각 증착(conformal deposition) 단계에 의해 유전체층(25)(도 8c)으로 라이닝된다(lined). 유전체층(25)은 실리콘 다이옥사이드 또는 임의의 다른 적합한 비전도성 재료일 수 있다. 다른 리소그래피 및 에칭 단계는 개방부(24)의 측면 상의 실리콘층(23) 및 유전체층(25)의 일부를 제거하여, 개방된 영역(26 및 27)을 형성하기 위해 수행된다. 다른 증착 단계(도 8e)가 수행되어, 개방부(24) 및 개방된 영역(26 및 27)을 충전하는 전도성 재료(28), 예를 들어 금속이 증착된다. 평탄화 단계(도 8f) 후, 장치의 전극(2,3 및 5)은 유전체층(6)뿐만 아니라 형성된다. 그 후, 홀더(7)는 층 또는 층들의 스택을 증착하고, 이러한 층 또는 스택을 패터닝함으로써 제조된다(도 8g). 또한, 홀더의 형성은 컨덕터(9)의 제조를 포함한다. 이는 예를 들어 SPM 프로브 또는 4점 프로브의 홀더의 제조에서 공지된 방법에 따라 행해질 수 있다. 홀더(7)는 컨덕터(9)가 그 안에 포함되고, CMOS 가공에서 사용되는 다마스커스(damascene)형 공정에 의해 제조되는 비전도성 재료로 형성될 수 있다. 그러나, 도 5에 도시된 동축 전극을 홀딩하는 캔틸레버의 경우에 도 9에서 도시되는 바와 같이, 홀더의 주 재료는 금속일 수 있으며, 홀더에 포함되는 유전체 부분(30)은 홀더의 금속 부분을 분리하고, 그 후 금속 부분은 컨덕터(9)를 나타낸다. 도 8의 공정 흐름으로 되돌아가서, 장치는 홀더(7)를 우회하는 개방부를 에칭하고, 언더에칭(underetching) 공정에 의해 SOI의 산화층을 제거함으로써 SOI 기판으로부터 최종적으로 방출된다(도 8h).
이 장치는 반도체 시료의 균일한 영역의 트랜지스터 특성을 결정하는 맥락에서 기재되었지만, 장치의 용도는 이에 한정되지 않는다. 이 장치는 일정한 조성의 균일한 표면 영역 상에 또는 패터닝된 영역 상에 임의의 전기 전도성 또는 전기 절연성 재료에 적용될 수 있다. 절연성 재료가 적용되는 경우에, 이 장치는 게이트 전압의 영향 하에서 물질의 전류-전압 특성을 결정하여 재료가 효과적으로 절연체인 정도를 검증할 수 있게 해준다. 이 장치는 표면의 패터닝된 영역, 예를 들어 트랜지스터의 소스 및 드레인 영역이 되는 도핑된 영역 상에 제1 전극 및 제2 전극을 배치함으로써 패터닝된 표면 상에 사용될 수 있어, 게이트를 실제로 처리하기 전에 트랜지스터 특성을 시험할 수 있다.
게이트 유전체를 형성하고 측면 전극으로부터 중앙 전극을 분리하는 기능을 수행하는 유전체층 부분(6a 및 6b)은 반드시 단일 연속 유전체층(6)의 하위 부분일 필요는 없다. 부분(6a 및 6b)의 조성 및 구조는 상기 기능을 수행하기 위해 현실적으로 실행 가능한 임의의 방법으로 실시될 수 있다. 예를 들어, 부분(6a 및 6b) 중 어느 하나는 상이한 재료의 몇개의 유전체층의 스택으로 형성될 수 있거나, 부분(6b)은 두께 및 조성의 관점에서 부분(6a)과 상이 할 수 있다.
일반적으로, 본 발명에 따른 장치를 사용하여 시료의 표면 특성을 측정하는 방법은 도 10의 흐름도에 도시된 하기 단계를 포함한다:
-시료 상에 장치를 배치하는 단계. 상기 장치는 배치되어, 제1 전극(2), 제2 전극(3) 및 제2 절연체(6b)는 시료 표면(8)과 물리적으로 접촉된다.
-제1 전극(2), 제2 전극(3) 및 제3 전극(5)에 전압을 인가하는 단계.
-시료의 하나 이상의 표면 특성을 전기적 측정에 의해 측정하는 단계.
이 방법의 주요 실시예는 반도체 시료의 트랜지스터 특성의 측정 방법이다. 그러나, 이 방법은, 예를 들어 전기 절연 재료를 포함하는 임의의 재료 상에 IV 곡선의 측정을 위해 적용될 수 있다.
본 발명은 도면 및 상기 설명에서 상세히 도시 및 기재되었지만, 그러한 도시 및 기재는 설명적이거나 예시적인 것으로 간주되어야 하며 제한되지 않는다. 개시된 양태에 대한 다른 변형은 도면, 개시 및 첨부된 청구 범위의 연구로부터 청구된 발명을 실시하는 당업자에 의해 이해되고 영향받을 수 있다. 청구 범위에서, 용어 "~를 포함하는(comprising)"은 다른 요소 또는 단계를 배제하는 것이 아니고, 부정관사 "a" 또는 "an"은 복수를 배제하지 않는다. 특정 측정 값이 서로 다른 종속항에 인용되어 있다는 단순한 사실만으로 이 측정 값의 조합을 활용할 수 없다는 것을 나타내지 않는다. 청구 범위 내의 임의의 참조 부호는 범위를 제한하는 것으로 해석되어서는 안된다.

Claims (15)

  1. 시료(8)의 표면 특성을 전기적으로 측정하는 장치(1)로서,
    상기 장치는,
    - 장치가 그 위에 배치될 때 시료의 표면과 물리적으로 접촉하도록 구성되고, 서로 이격되어 있는 제1 전극 및 제2 전극(2,3),
    - 상기 제1 전극과 제2 전극 사이의 영역에 적어도 일부가 배치되는 제3 전극(5),
    - 상기 제1 전극 및 제2 전극(2,3)으로부터 제3 전극(5)이 전기적으로 분리되도록 구성되는 하나 이상의 제1 절연체(6a),
    - 장치가 상기 시료의 표면 상에 배치될 때, 시료의 표면으로부터 제3 전극(5)을 전기적으로 분리하도록 구성되는 제2 절연체(6b), 및
    - 상기 제1 전극, 제2 전극 및 제3 전극과 제1 절연체 및 제2 절연체(6a,6b)의 어셈블리에 부착되는 하나 이상의 홀더(7)를 포함하고,
    상기 제1 전극, 제2 전극 및 제3 전극(2,3,5)을 개별적으로 각각의 전력원 또는 측정 수단에 전기적으로 연결시키기 위해 하나 이상의 홀더(7) 내에 컨덕터(9)가 포함되는 것인, 장치(1).
  2. 제1항에 있어서,
    상기 제1 전극 및 제2 전극(2,3), 및 제3 전극(5), 또는 이의 일부는 동일 선상에 배열되는(arranged colinearly) 것인, 장치(1).
  3. 제2항에 있어서,
    상기 제1 전극, 제2 전극 및 제3 전극(2,3,5)의 동일 선상의 어셈블리의 측면 상에 배치되는 2개의 추가 전극(15,16)을 더 포함하고,
    상기 2개의 추가 전극(15,16)은 제1 전극 및 제2 전극(2,3) 및 제3 전극(5)으로부터 전기적으로 분리되고, 상기 홀더 또는 홀더들(7)은 추가 전극(15,16)을 개별적으로 각각의 전력원 또는 측정 수단에 연결시키기 위해 추가 컨덕터(17)를 포함하는 것인, 장치(1).
  4. 제3항에 있어서,
    상기 제1 전극 및 제2 전극(2,3) 및 2개의 추가 전극(15,16)은 선형 어레이로 배열되는 주상(pillar-shaped) 전극이고, 상기 제3 전극(5)은 상기 전극들 사이 및 어레이 주변의 연속 영역을 채우지만, 하나 이상의 제1 절연체(6a)에 의해 전극의 어레이로부터 분리되고, 상기 제2 절연체(6b)는 장치가 그 위에 배치될 때 시료 표면으로부터 제3 전극(5)을 전기적으로 분리하는 것인, 장치(1).
  5. 제3항 또는 제4항에 있어서,
    상기 2개의 추가 전극(15,16) 이외에, 상기 2개의 추가 전극과 동일 선상에 배치되고, 상기 2개의 추가 전극으로부터 전기적으로 분리되는 하나 이상의 추가 전극을 포함하는, 장치(1).
  6. 제1항에 있어서,
    상기 제1 전극, 제2 전극 및 제3 전극(2,3,5)은 동축 상에 배열되고, 상기 제1 전극은 중앙 전극(2)을 형성하고, 상기 제3 전극(5)은 제1 전극(2) 주변에 슬리브(sleeve)를 형성하고, 상기 제2 전극(3)은 제1 전극과 제3 전극(2,5) 주변에 슬리브를 형성하고, 상기 제1 절연체(6a)는 제1 전극 및 제2 전극(2,3)으로부터 제3 전극(5)을 전기적으로 분리하는 이중 슬리브를 형성하고, 상기 제2 절연체(6b)는 장치가 그 위에 배치될 때 시료 표면으로부터 제3 전극(5)을 전기적으로 분리하는 것인, 장치(1).
  7. 제6항에 있어서,
    상기 제1 전극 및 제2 전극(2,3) 및 제3 전극(5)으로부터 분리되고, 동축 어셈블리의 방사 방향에서 제1 전극, 제2 전극 및 제3 전극(2,3,5)의 동축 어셈블리의 측면 상에 배치되는 2개의 추가 동축 전극(coaxial electrodes)(15,16)을 더 포함하고, 상기 홀더 또는 홀더들(7)은 추가 전극(15,16)을 개별적으로 각각의 전력원 또는 측정 수단에 연결시키기 위해 추가 컨덕터(17)를 포함하는 것인, 장치(1).
  8. 제7항에 있어서,
    상기 2개의 추가 전극(15,16) 이외에, 상기 2개의 추가 전극으로부터 전기적으로 분리되는 동축으로 배치되는 하나 이상의 추가 전극을 포함하는, 장치(1).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    단일 홀더(7)를 포함하고,
    상기 제1 전극, 제2 전극, 제3 전극(2,3,5) 및 제1 절연체 및 제2 절연체(6a,6b)의 어셈블리는 상기 단일 홀더(7)에 부착되는 것인, 장치(1).
  10. 제9항에 있어서,
    상기 제1 전극 및 제2 전극(2,3)은 홀더(7), 그 후 제2 유전체 부분(6b)으로부터 바깥쪽으로 더 연장되어, 제2 유전체 부분(6b)과 시료 표면 사이에 물리적 접촉을 실현하기 위해 제1 전극 및 제2 전극(2,3)이 시료 표면으로 푸시(push)될 필요가 있는 것인, 장치(1).
  11. 제1항 내지 제8항 중 어느 한 항에 있어서,
    3개의 분리된 홀더(7a,7b,7c)를 포함하고,
    상기 제1 전극(2), 제2 전극(3) 및 제3 전극(5) 및 제1 절연체 및 제2 절연체(6a,6b)의 어셈블리는 상기 3개의 분리된 홀더에 개별적으로 부착되는 것인, 장치(1).
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 하나 이상의 홀더(7)는 캔틸레버형(cantilever-type) 홀더인 것인, 장치(1).
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 장치는 복수의 그룹의 전극을 포함하고, 각각의 그룹은 제1항에 따른 제1 전극, 제2 전극, 및 제3 전극(2,3,5) 및 제1 절연체 및 제2 절연체(6a,6b)를 적어도 포함하고, 상기 그룹은 단일 홀더 또는 복수의 홀더(7)에 부착되는 것인, 장치(1).
  14. 반도체 표면 영역을 갖는 시료(8)의 트랜지스터 특성을 측정하기 위한 제1항 내지 제13항 중 어느 한 항에 따른 장치의 용도로서, 상기 장치의 홀더 또는 홀더들(7)은 시료의 전도성 표면 영역 상에 동시에 제1 전극(2), 제2 전극(3) 및 제2 절연체(6b)를 배치시키도록 조작되어, 소스, 드레인 및 게이트 전극, 게이트 유전체 및 채널을 포함하는 트랜지스터를 형성하고, 상기 제1 전극 및 제2 전극(2,3)은 개별적으로 소스 및 드레인 전극으로 작용하고, 상기 제3 전극(5)은 게이트 전극으로 작용하며, 상기 제2 절연체(6b)는 게이트 유전체로 작용하고, 상기 제1 전극과 제2 전극(2,3) 사이의 시료 표면 영역은 채널로 작용하는 것인, 용도.
  15. 시료의 표면 특성을 측정하는 방법으로서,
    상기 방법은,
    - 제1 전극 및 제2 전극(2,3) 및 제2 절연체(6b)가 시료 표면과 물리적으로 접촉하도록 시료(8)의 표면 상에 제1항 내지 제14항 중 어느 한 항에 따른 장치를 배치시키는 단계,
    - 상기 제1 전극(2), 제2 전극(3), 및 제3 전극(5)에 전압을 인가하는 단계,
    - 시료(8)의 하나 이상의 표면 특성을 전기적 측정으로 측정하는 단계,를 포함하는 것인, 시료의 표면 특성을 측정하는 방법.
KR1020190090169A 2018-07-26 2019-07-25 재료의 표면 특성을 측정하는 장치 KR20200012778A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18185713.7 2018-07-26
EP18185713.7A EP3599471A1 (en) 2018-07-26 2018-07-26 A device for measuring surface characteristics of a material

Publications (1)

Publication Number Publication Date
KR20200012778A true KR20200012778A (ko) 2020-02-05

Family

ID=63144807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190090169A KR20200012778A (ko) 2018-07-26 2019-07-25 재료의 표면 특성을 측정하는 장치

Country Status (3)

Country Link
US (1) US11125805B2 (ko)
EP (1) EP3599471A1 (ko)
KR (1) KR20200012778A (ko)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136252A (en) * 1990-12-17 1992-08-04 At&T Bell Laboratories Apparatus and methods for evaluating resistive bodies
AU6951298A (en) * 1997-04-04 1998-10-30 University Of Florida Method for testing and diagnosing mos transistors
US6477132B1 (en) 1998-08-19 2002-11-05 Canon Kabushiki Kaisha Probe and information recording/reproduction apparatus using the same
JP2000206146A (ja) * 1999-01-19 2000-07-28 Mitsubishi Electric Corp プロ―ブ針
US6913982B2 (en) 2001-05-08 2005-07-05 Geunbae Lim Method of fabricating a probe of a scanning probe microscope (SPM) having a field-effect transistor channel
DE10155930B4 (de) 2001-11-14 2020-09-24 Nano Analytik Gmbh Feldeffekttransistor-Sensor
KR100468849B1 (ko) 2002-05-08 2005-01-29 삼성전자주식회사 자기정렬공정을 이용한 전계 효과 트랜지스터 채널 구조를 가지는 스캐닝 프로브 마이크로 스코프의 탐침 제조 방법
KR100635546B1 (ko) 2004-12-24 2006-10-17 학교법인 포항공과대학교 전계 효과 트랜지스터 채널 구조를 갖는 스캐닝 프로브마이크로 스코프의 탐침 및 그 제조 방법
KR100682916B1 (ko) 2005-01-15 2007-02-15 삼성전자주식회사 저항성 팁을 구비한 반도체 탐침 및 그 제조방법
US7427754B2 (en) * 2005-04-14 2008-09-23 The Regents Of The University Of California Telegraph signal microscopy device and method
JP4471295B2 (ja) 2005-06-29 2010-06-02 国立大学法人名古屋大学 原子間力顕微鏡プローブ
KR100718140B1 (ko) 2005-11-12 2007-05-14 삼성전자주식회사 반도체 탐침 및 이를 이용한 기록 재생 방법
US7327155B2 (en) * 2005-11-17 2008-02-05 Solid State Measurements, Inc. Elastic metal gate MOS transistor for surface mobility measurement in semiconductor materials
WO2009007164A2 (en) * 2007-05-18 2009-01-15 Interuniversitair Microelektronica Centrum Vzw Junction-photovoltage method and apparatus for contactless determination of sheet resistance and leakage current of semiconductor
EP2772935A4 (en) * 2011-10-30 2015-04-01 Nihon Micronics Kk DEVICE AND METHOD FOR QUANTITA CELL TESTING BY SEMICONDUCTOR PROBE
DE102013110044A1 (de) * 2013-09-12 2015-03-12 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Verfahren zur Kontaktierung von zumindest zwei Metallelektroden und Anordnung
US10067162B2 (en) * 2014-10-30 2018-09-04 Tongfu Microelectronics Co., Ltd. Testing probe, semiconductor testing fixture and fabrication method thereof
CN206735794U (zh) 2016-10-19 2017-12-12 中国人民解放军国防科学技术大学 一种基于单电子晶体管的电荷探针

Also Published As

Publication number Publication date
US20200033395A1 (en) 2020-01-30
EP3599471A1 (en) 2020-01-29
US11125805B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
Hui et al. Scanning probe microscopy for advanced nanoelectronics
Hofmann et al. Surface-sensitive conductance measurements
US9341592B2 (en) Field effect transistor, device including the transistor, and methods of forming and using same
US20060086626A1 (en) Nanostructure resonant tunneling with a gate voltage source
KR20160066028A (ko) 검사, 시험, 디버그 및 표면 개질을 위한 전자빔 유도성 플라스마 프로브의 적용
KR20100047846A (ko) 나노튜브 수직 전계 효과 트랜지스터의 형성방법
IL203966A (en) A method for determining an electrical property of a test sample
CN102983049B (zh) 透射电镜样品承载装置
US20050225345A1 (en) Method of testing semiconductor wafers with non-penetrating probes
Nxumalo et al. Cross‐sectional imaging of semiconductor device structures by scanning resistance microscopy
KR20100121303A (ko) 나노게이트 탐침을 내재한 나노세공 제조방법
KR20200012778A (ko) 재료의 표면 특성을 측정하는 장치
JP2005183933A (ja) シリコンオンインシュレータ（ｓｏｉ）ウエハの電気特性決定方法
US7327155B2 (en) Elastic metal gate MOS transistor for surface mobility measurement in semiconductor materials
EP3066701B1 (en) Nanotube based transistor structure, method of fabrication and uses thereof
Lee et al. V-shaped metal–oxide–semiconductor transistor probe with nano tip for surface electric properties
JP2010192521A (ja) 半導体装置の製造方法及びｔｅｇ素子
WO2023011933A2 (en) A system and a method for performing measurements on a functional device
Sapkov et al. Method of creation of monomolecular transistor with overhanging electrodes
JPH08285867A (ja) 探針、カンチレバー及びこれ等を具備する力顕微鏡
KR20080101455A (ko) 반도체 탐침 및 그 제조방법
Jiang et al. Single-bit failure analysis at a nanometer resolution by conductive atomic force microscopy
Schujman et al. AFM-based surface potential measurements on carbon nanotubes
JP4180009B2 (ja) 半導体の電気特性測定装置、および、測定方法
CN113917218A (zh) 用于确定二维材料器件中的电流密度的空间分布的方法