JP4180009B2

JP4180009B2 - 半導体の電気特性測定装置、および、測定方法

Info

Publication number: JP4180009B2
Application number: JP2004105753A
Authority: JP
Inventors: 直子山本; 吉偉重山; 達志山本; 次徳奥村
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2008-11-12
Anticipated expiration: 2024-03-31
Also published as: JP2005294440A

Description

この発明は、半導体の電気特性を評価するための半導体の電気特性測定装置およびこの測定装置を用いた半導体の電気特性測定方法に関する。

半導体ウエハ、および、半導体薄膜を用いた半導体デバイスにおいては、移動度、ドレイン電圧−ドレイン電流特性等の半導体自体の電気的な特性が半導体デバイスの特性に大きな影響を与える。特に、半導体薄膜、中でも、多結晶シリコン膜（Ｐｏｌｙ−Ｓｉ膜）は、通常、石英やガラス等の基板上に非晶質シリコン膜（Ａｍｏｒｐｈｏｕｓ−Ｓｉ膜）を成膜した後、ＥＬＡ（ＥｘｃｉｍｅｒＬａｚｅｒＡｎｎｅａｌｉｎｇ）法や、ＳＰＣ（ＳｏｌｉｄＰｈａｓｅＣｒｙｓｔａｌｉｚａｔｉｏｎ）法等の結晶化方法を用いて形成されるので、基板面内で電気特性が十分に均一にはならないことがある。このため、このような半導体基板を用いることで、例えば、ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）等の半導体デバイスのデバイス特性に大きな影響を与える。

このため、半導体基板はその製造工程内で電気特性が測定され評価されているが、その測定・評価方法としては、４探針法や、目的とする半導体デバイスに検査パターンを形成し、例えばＴＦＴであれば、ＴＦＴを作成してから検査用パターンであるＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔＧｒｏｕｐ）パターンを用いて固定プローブ測定を行う測定方法等の接触式測定方法が用いられていた。

このようなＴＥＧパターンを用いた測定方法では、複数の製造工程を経てＴＥＧパターンを形成してから測定を行うため、評価までに長時間を要する。特にＴＦＴにおいては多数の製造工程を経てＴＥＧパターンが形成され、測定されるので、半導体基板の特性が評価されるまで非常に長時間を要するとともに、半導体基板の評価前にＴＦＴが形成されてしまう。
また、前記接触式の測定方法では、半導体基板に直接測定端子を接触させるので、半導体基板を損傷、汚染する可能性があり、以降の工程の歩留まりを低下させる要因となっていた。

このような問題を解決する方法として、水銀プローブを用いた半導体基板の電気特性測定装置および測定方法が各種開示されている（例えば、特許文献１〜４参照。）。

特許文献４の従来技術には、外周と内周との２つの接続端子を備えた同心円二重構造のプローブが開示されており、外周接続端子を接地させてウェハ酸化膜の耐圧測定を行っている。

また、１つのプローブで２つの接続端子を備えた別の半導体基板の電気特性測定装置としては、ＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）半導体デバイスの電気特性測定装置が考案、開示されている（非特許文献１参照。）。

図７は非特許文献１に記載されたＳＯＩ半導体の電気特性測定装置の概念を示す構成図である。
図７に示すように、ＳＯＩ半導体２００は、高導電性の単結晶シリコン２０１の表面に絶縁層であるＢＯＸ（ＢｕｒｉｅｄＯｘｉｄｅ）層２０２が形成され、さらにこのＢＯＸ層２０２の表面にＳＯＩ層２０３が形成されたものである。そして、このＳＯＩ半導体２００の電気特性測定には、図７に示すようなプローブ１００を用いる。

プローブ１００は、断面円形状の絶縁層１０３とこの絶縁層１０３から所定距離だけ離間して断面円形の絶縁層（最外層）１０４とを同心円状に形成し、中心（絶縁層１０３内）に水銀等の流動性導体１０１を有し、絶縁層１０３と絶縁層１０４との間にも同様に流動性導体１０３を有する構造を為す。

そして、このプローブ１００をＳＯＩ層２０３の表面に近接させ、単結晶シリコン２０１にゲート電圧Ｖ_Gを印加してＳＯＩ層のＢＯＸ層側に反転層を形成する。次に、流動性導体１０１，１０２をＳＯＩ層２０３に接触させるとともに、流動性導体１０１にドレイン電圧Ｖ_Dを印加し、流動性導体１０２は接地電位とする。そして、ソース−ドレイン間の電流を測定することで、ドレイン電圧−ドレイン電流特性を測定し、ＳＯＩ層とＢＯＸ層との界面特性等のＳＯＩ半導体の電気特性を測定する。
特開平１０−５０７８３号公報特開２００１−２４４３０９公報特開２００２−１７６０８１公報特開２００３−３１６３３公報ＥｌｅｃｔｒｏｃｈｅｍｉｃａｌａｎｄＳｏｌｉｄ−ＳｔａｔｅＬｅｔｔｅｒｓ，２（５）２４２−２４３（１９９９）

しかしながら、前述の非特許文献１に記載の半導体の電気特性測定装置は、半導体基板の両面に予め導電層が存在するものに対しては、両面に電界を印加できるため適用が可能であるが、中間層として絶縁層が無いシリコン基板等の半導体基板や、一方面が絶縁層である、ＳＯＧ（ＳｉｌｉｃｏｎＯｎＧｌａｓｓ）や前述の多結晶シリコン膜のような半導体基板には適用することができず、容易に電気特性を測定することができなかった。

この発明は、このような課題を鑑みてなされたものであって、その目的は、半導体基板や絶縁体基板表面に半導体層が形成された被測定半導体基板に対して、成膜や加工プロセスを行うことなく、被測定半導体基板の電気特性を簡易に測定することができる測定装置、および、この測定装置を用いた測定方法を提供することにある。

この発明の半導体の電気特性測定装置は、被測定半導体の表面に接触する第１導体を備えた第１の電界印加端子と、被測定半導体の表面に接触する第２導体を備えた第２の電界印加端子とを含む第１電界印加手段と、第１導体、および、第２導体から絶縁されるとともに、被測定半導体の表面に近接する第３導体、あるいは、強誘電体を備えた電荷誘導端子を含む電荷誘導手段と、第１の電界印加端子と第２の電荷印加端子との間に電位差を生じさせ、被測定半導体の表面近傍に所定方向の第１電界を生成する第１電界生成手段と、電荷誘導端子により被測定半導体の表層に電荷（電子、あるいは、正孔）を誘導して反転層を形成する反転層生成手段と、第１電界印加と電荷誘導とにより被測定半導体の電気特性値を測定する測定手段と、を備え、第１電界印加手段および電荷誘導手段は、被測定半導体の表面に平行な断面が同心円状であり、第１の電界印加端子、電荷誘導端子、第２の電界印加端子を同心円の中心から径方向にこの順序で配置したことを特徴としている。

この構成では、電界印加手段が被測定半導体に近接し、第１の電界印加端子の第１導体と第２の電界印加端子の第２導体とが被測定半導体に接触することで、外部から被測定半導体への電界印加経路が形成される。そして、この第１導体と第２導体との間に第１電界生成手段により所定の電位差を生じさせることで、第１導体と第２導体との間の被測定半導体の表層部に電界が生じる。そして、第３導体、あるいは、強誘電体からなる電荷誘導端子により被測定半導体の表層に電荷が誘導される。

ここで、電荷誘導端子が導体の場合は被測定半導体との間には絶縁層である空気層が存在する。一方、電荷誘導端子が強誘電体の場合は被測定半導体に接していてもよい。このようにして、電荷誘導端子はゲート、第１導体、および、第２導体はソース、ドレインとして機能させることにより、電荷誘導端子、第１導体、第２導体、および、被測定半導体が電界効果型トランジスタとして機能する。そして、電荷誘導端子に誘導する電荷量と、第１導体と第２導体との間の電位差による第１電界の状態とを制御しながら、第２導体または第１導体に接続された電気特性測定手段で被測定半導体の電気特性を測定する。これにより、被測定半導体の一方面のみを用いて電気特性が測定される。すなわち、半導体の一方面が絶縁体である等の半導体構造の制約を受けることなく、且つ検査パターン等の付加的成膜や加工プロセスを必要とすることなく、半導体基板の電気特性が測定される。

この構成では、ドレイン（または、ソース）として機能する第１の電界印加端子の第１導体の外周にゲートとして機能する電荷誘導端子の第３導体、あるいは、強誘電体が配置され、さらにこの外周にソース（または、ドレイン）として機能する第２の電界印加端子の第２導体が配置される。このため、ソース−ドレイン間の電界が略全てゲートにより半導体層に形成された反転層内を通過するので、ソース−ドレイン間の電界の全てがゲートにより制御される。これにより、被測定半導体の電気特性が正確に測定される。

また、この発明の半導体の電気特性測定装置は、第１導体、および、第２導体を流動性導体とすることを特徴としている。

この構成では、被測定半導体に直接接触する部分が流動性導体、および、絶縁体で形成されることで、被測定半導体表面が損傷することが抑制される。また、このうち流動性導体は後工程内の洗浄工程により被測定半導体の表面から除去されるので、被測定半導体表面が汚染されることも抑制される。

また、この発明の半導体の電気特性測定方法は、前述の半導体の電気特性測定装置を用い、電界印加手段を被測定半導体の表面に近接させる工程と、第１導体、および第２導体を被測定半導体の表面に接触させる工程と、第１電界印加、および、電荷誘導させる工程と、第１電界、および、電荷誘導量を制御して、半導体の電気特性量を測定する工程とを含むことを特徴としている。

この方法では、前述の半導体の電気特性測定装置を用いて電界印加手段を被測定半導体に近接させ、第１導体、第２導体を被測定半導体の所定位置に接触させ、第１導体、第２導体、および、第３導体、あるいは、強誘電体を用いて、第１電界印加、および、電荷誘導を行う。この状態で、第１電界印加手段、および、電荷誘導手段と被測定半導体とは電界効果型トランジスタとして機能するので、第１電界、および、電荷誘導量を制御することで、半導体の電気特性が測定される。すなわち、この測定方法を用いることで半導体の電気特性が簡易に測定される。

この発明の測定装置、および、測定方法によれば、半導体の一方面が絶縁体である等の半導体構造の制約を受けることなく、且つ検査パターン等の付加的成膜や加工プロセスを必要とすることなく、半導体の電気特性を簡易に測定することができる。

≪発明の実施形態１≫
本発明の実施形態１に係る半導体の電気特性測定装置について図１〜図４を参照して説明する。
図１は本実施形態に係る半導体の電気特性測定装置のプローブ１と被測定半導体基板２０との電気特性側定時の概略状態を示す斜視図である。なお、図１では、プローブ１は被測定半導体基板２０との近接（接触）面側の端部と、この端部から延びる所定長さ分のみを示し、上面側に軸方向に垂直な断面を示している。
また、図２は図１において、Ｏ点−Ｏ’点を通るｘ−ｚ平面（ｙ軸に垂直な面）の断面図を示している。
また、図３は図１、図２に示すプローブ１を用いて被測定半導体基板２０の電気特性を測定する装置の概略構成を示す構成図である。

図１に示すように、半導体基板２０は所定厚みの絶縁基板からなる下地層２１とこの下地層２１の上面（一方面）に形成されたＰ型半導体層２２からなる。例えば、下地層２１としてはガラス基板やガラス基板表面にＳｉＯ₂やＳｉＮｘを形成した基板等が用いられ、Ｐ型半導体層２２としてはｐｏｌｙ−Ｓｉ膜等を膜厚数１０ｎｍ〜数１０μｍで形成したものが用いられている。

このような半導体基板２０のＰ型半導体層２２の表面には、端面がＰ型半導体層２２の表面に平行になるようにプローブ１が近接、あるいは、接して配置されている。プローブ１は、軸方向（図におけるｚ軸方向）に垂直な断面形状が円形で同心円状に、同心円の中心から径方向へ所定半径で形成されている３つの絶縁層１０ａ，１０ｂ，１０ｃを備えている。これら絶縁層としては、例えば、最も内側の絶縁層１０ａの内径が数μｍ〜１０μｍ程度であり、最も外側の絶縁層１０ｃの内径が１０μｍ〜５０μｍ程度であるものが用いられている。そして、絶縁層１０ａ内の空洞部１１ａには水銀等からなる流動性導電体２が充填されており、絶縁層１０ａと絶縁層１０ｂとの間の空洞部１１ｂには導電率の高い固形導体３が挿入されており、絶縁層１０ｂと絶縁層１０ｃとの間の空洞部１１ｃには空洞部１１ａと同様に流動性導体４が充填されている。すなわち、プローブ１の軸中心から径方向に流動性導体２、固形導体３、および、流動性導体４が順に配置される３重構造の同軸プローブが形成されている。ここで、固形導体３はプローブ１のＰ型半導体層２２に近接する側の端面に対して所定長さｄだけ窪んだ（後退した）位置までしか配置されておらず、たとえ、プローブ１の端部をＰ型半導体層２２の表面に接触させても、固形導体３と被測定半導体基板２０との間には間隔ｄの空気層５０が形成させる。

また、流動性導体２，４は図示していない制御部により、空洞部１１ａ，１１ｃ内を上下動する制御が行われ、プローブ１がＰ型半導体層２２に近接し、半導体基板２０の電気特性を測定する場合には、流動性導体２，４をプローブ１の端部より外側に表面張力で極僅かに凸状になる程度に突出させ（隆起させ）、Ｐ型半導体層２２の表面に接触させる。

また、プローブ１の空洞部１１ａ，１１ｃにおけるＰ型半導体層２２に近接する端部と対向する側にはそれぞれ接続導体（図示せず）が挿入されており、これら接続導体がそれぞれ流動性導体２，４に導通している。また、プローブ１の固定導体３も同様に接続導体（図示せず）に導通している。

そして、図３に示すように、流動性導体２に導通する接続導体は電流計４３を介して所定電圧Ｖ_Dを発生する第１可変電圧源４１のプラス側に接続され、この第１可変電圧源４１のマイナス側は流動性導体４に導通する接続導体に接続されるとともに接地電位にされている。また、固形導体３に導通する接続導体は所定電圧Ｖ_Gを発生する第２可変電圧源４２のプラス側に接続され、この第２可変電圧源４２のマイナス側は接地電位にされている。さらに、半導体基板２０が載置された測定台３０も接地電位にされている。これにより、流動性導体２と流動性導体４との間に第１可変電圧源４１が挿入され、固形導体３と測定台３０との間に第２の可変電圧源４２が挿入された構成となる。

前述の構成において、流動性導体２，４が本発明の「第１導体」、および、「第２導体」に相当し、固形導体３が本発明の「第３導体」に相当する。また、空洞部１１ａ内に流動性導体２を充填した絶縁層１０ａが本発明の「第１の電界印加端子」に相当し、空洞部１１ｂ内に固形導体３を配置した絶縁層１０ａ，１０ｂが本発明の「電荷誘導端子」に相当し、空洞部１１ｃ内に流動性導体４を充填した絶縁層１０ｂ，１０ｃが本発明の「第２の電界印加端子」に相当する。また、プローブ１が本発明の「第１電界印加手段」と「電荷誘導手段」とを含んだものに相当する。さらに、第１可変電圧源４１が本発明の「第１電界生成手段」に相当し、第２可変電圧源４２が本発明の「反転層生成手段」に相当し、電流計４３が本発明の「測定手段」に相当する。

このような構成とすることで、第１可変電圧源４１で発生した電圧が流動性導体２，４に印加され、流動性導体２，４のＰ型半導体層２２側端部に前記電圧に応じた電位差が生じ、Ｐ型半導体層２２の流動性導体４と流動性導体２側との間には、前記電位差に応じた電界が発生する。一方、第２可変電圧源４２で発生した電圧は、固形導体３に印加される。ここで、測定台３０が接地電位にされていることから、固形導体３からＰ型半導体層２２に向けてＰ型半導体層２２に垂直な電界が発生する。すなわち、流動性導体２と流動性導体４との間に発生する電界に垂直に交わる方向の電界が発生する。この際、固形導体３とＰ型半導体層２２の表面との間には絶縁層である空気層５０が形成されているので、半導体の表層に電荷（電子）が誘導されてｎ型の反転層が形成される。従って、Ｐ型半導体層２２とプローブ１との近接（接触）領域は、流動性導体２をドレイン（または、ソース）とし、流動性導体４をソース（または、ドレイン）とし、固形導体３をゲートとする電界効果トランジスタとして機能する。ここで、流動性導体２の外周側に固形導体３が同心円状に配置され、さらに固形導体３の外周側に流動性導体４が同心円状に配置されているので、流動性導体２と流動性導体４との間で生じる電界は固形導体３に対するＰ型半導体層２２の領域にのみ生じる。これにより、固形導体３から発生する電界で流動性導体２，４間を確実に制御することができる。

この電界制御現象を利用し、第１可変電圧源４１の電圧Ｖ_D（ドレイン電圧）、および、第２可変電圧源４２の電圧Ｖ_G（ゲート電圧）を前述の制御部で制御しながら、電流計３２にてドレイン電流Ｉ_Dを測定する。そして、この測定結果を用いることにより、半導体基板２０（Ｐ型半導体層２２）の移動度等の電気特性を測定することができる。

次に、このような電気特性測定装置を用いた測定方法について説明する。

まず、プローブ１を半導体基板２０のＰ型半導体層２２の表面に近接させる。この際、流動性導体２，４をプローブ１のＰ型半導体層２２側の端面から突出させるように下降させ、Ｐ型半導体層２２の表面に流動性導体２，４を接触させる。

そして、第２可変電圧源４２から固形導体３に、電圧値を制御しながら所定値のゲート電圧Ｖ_Gを印加する。これにより、Ｐ型半導体２２に電荷が誘導されて反転層が形成される。次に、第１可変電圧源４１から流動性導体２，４に電圧値を制御しながら所定値のドレイン電圧Ｖ_Dを印加する。これらの電圧Ｖ_G，Ｖ_Dが印加されると、ゲート電圧Ｖ_G値、および、ドレイン電圧Ｖ_D値に応じたドレイン電流Ｉ_Dが発生するので、このドレイン電流Ｉ_Dを電流計４３により測定する。このように、ゲート電圧Ｖ_G、および、ドレイン電圧Ｖ_Dを可変させながらドレイン電流Ｉ_Dを測定することにより、Ｐ型半導体層２２のＶ_D−Ｉ_D特性や、Ｖ_G−Ｉ_D特性を測定することができる。そして、これらの測定結果を用いて所定の演算を行うことで、Ｐ型半導体層２２（半導体基板２０）の移動度等の電気特性を測定することができる。なお、前述の電圧制御は制御部のコンピュータ制御により自動で行われ、電流計４３で得られる測定値も前記制御部により自動で取得される。

次に、電気特性の測定が終了すると、Ｐ型半導体層２２の表面からプローブ１が離間される。この際、従来技術の特許文献２、あるいは、特許文献３に示すような方法を用いて、流動性導体２，４を空洞部１１ａ，１１ｂ内に後退させることで、Ｐ型半導体層２２とプローブ１との接触が解除される。ここで、このような電気特性の測定を、従来技術の特許文献１に示すような方法で、繰り返して半導体基板２０の全面に所定のピッチで行い、半導体基板２０全体の電気特性を測定することにより、半導体基板２０（Ｐ型半導体層２２）の電気特性の面内分布を測定することもできる。

なお、Ｐ型半導体２２の表面の流動性導体の残渣は、この電気特性測定工程の後工程の洗浄工程に行われる通常の半導体製造工程内のＲＣＡ洗浄等により除去されるので、半導体表面を汚染することはない。
このように、測定した電気特性は予め設定・記憶されている基準特性値を比較され、該基準特性値を満たさない半導体基板２０は電気特性不良基板として摘出する。これにより、半導体基板２０を用いて半導体デバイスを形成する前段階で、半導体基板２０の電気特性を測定・判定することができるので、余分なパターン形成等の電気特性検査用の付加作業、付加工程を必要とせず、簡易に半導体基板の電気特性を測定することができる。また、このような装置、方法を用いることで、半導体基板の電気特性測定を製造工程内のインライン検査を行うことができる。

なお、前述のような半導体基板の電気特性の測定はプローブ側を移動させながら行っても、基板側を移動させながら行ってもよい。
以上のように、前述の構成の電気特性測定装置を用い、前述の測定方法を用いることで、半導体基板の一方面が絶縁層である場合や、単体の半導体基板である等半導体基板の構成によらず、半導体の電気特性を簡易に測定することができる。

なお、前述のプローブは断面円形で同心円状に導体が配置された構造のものを示したが、図４に示すような構造のプローブを用いてもよい。

図４は他の構造のプローブを示す斜視図である。
図４に示すプローブ６１は、それぞれに空洞部６００ａ，６００ｂを備えた絶縁部６０ａ，６０ｂと固形導体部６０ｃとが所定方向に絶縁部６０ａ、固形導体部６０ｃ、絶縁部６０ｂの順に配列形成されている。そして、空洞部６００ａ，６００ｂ内に導体６２，６３が挿入されており、導体６２，６３は流動性導体で形成されている。プローブ６１の全体は絶縁部６０ｄで囲まれている。固形導体部６０ｃは絶縁部６０ａ，６０ｂの端面、すなわちプローブ６１の端面から所定長さ窪んだ（後退した）位置まで配置されており、外側は絶縁体６００ａ，６００ｄ，６００ｂで囲まれている。なお、電圧印加の構成については前述の図３と同様であり、説明は省略する。そして、固形導体部６０ｃにゲート電圧Ｖ_Gを印加し、導体６２、６３にドレイン電圧Ｖ_Dを印加することで、前述の実施形態と同様にプローブ６１と被測定半導体基板の表層部とが電界効果トランジスタとして機能するので、前述の実施形態の効果と同様の効果を奏することができる。

また、前述の実施形態では、Ｐ型半導体層を用いた例を説明したが、Ｎ型半導体層を用いてもよい。この場合、ドレイン電圧の印加方向や電流計の接続方向についてはＮ型半導体に応じた方向に変更すればよい。さらには、Ｐ型半導体、Ｎ型半導体のいずれの場合でも良く、半導体を形成する材料にシリコン以外の半導体材料を用いてもよい。すなわち、Ｐ型またはＮ型の半導体を示す層が存在するものであれば、どのような半導体基板であっても前述の構成を適用することができ、前述の効果を奏することができる。

また、前述の実施形態では流動性導電体として水銀を例に示したが、略常温で液状であり且つ液状状態での導電率が高い導体（例えば、ガリウム）であれば、他の材料を用いてもよい。

また、前述の実施形態では、固形導体をプローブの端面から所定距離後退させて空気による絶縁層を固形導体と半導体基板との間に形成したが、固形導体の半導体基板側端面に絶縁性材料を被覆することにより、前記絶縁層を形成してもよい。

≪発明の実施形態２≫
本発明の実施形態２に係る半導体の電気特性測定装置について、図５、図６を参照して説明する。
図５は、実施形態１の図２に相当する、プローブのｘ−ｚ断面図であり、図６は図５に示すプローブにおいて被測定半導体基板の電気特性を測定する装置の概略構成を示す構成図である。
図５に示すように、本発明の実施形態２では、実施形態１におけるプローブ１のうち、固形導体３ではなく、強誘電体７を用いている。強誘電体７の材料としてはＰＺＴ（Ｐｂ［Ｚｒ_x，Ｔｉ_1-x］Ｏ₃）やチタン酸バリウム等を用いる。強誘電体７は予めｚ軸方向（プローブの軸方向、被測定半導体基板の表面に垂直な方向）に分極させておき、Ｐ型半導体を測定する場合、正に分極した側を基板に面する側に配置してプローブ１を形成する。そして、強誘電体７は実施形態１と異なり、被測定半導体基板の表面に接触させてもよい。予め強誘電体７の接触面は正に分極されているので、正の静電界が印加されてＰ型半導体層２２の表面には電荷（電子）が誘導される。このことにより、Ｐ型半導体表面にｎ型の反転層が形成される。したがって、強誘電体がゲート電極の機能を果たしており、本実施形態２では、電荷誘導端子として強誘電体７を用いているので、装置構成としては実施形態１と異なり、図６に示すように、ゲート電圧を印加する必要が無く、半導体の電気特性を測定することができる。なお、前述の本実施形態の構成においては、強誘電体７が本発明の「電荷誘導手段」に相当するとともに、「反転層生成手段」に相当する。

電荷誘導量は、被測定半導体基板２０に対する強誘電体７の接触や近接の状態を変化させることで制御する。例えば、第１および第２の導体２，４の突出量を変化させることにより、あるいは、強誘電体７を絶縁層１０ａ、１０ｂに対して可動として進退させることにより、被測定半導体基板２０と電荷誘導端子との距離を変更させることができ、電荷誘導量が変化する。また、電荷誘導量の変化は、強誘電体７の分極程度を変化させてもよい。

また、強誘電体７は絶縁材料なので図６の１０ａ，１０ｂの絶縁層も強誘電体７と同じ強誘電材料で構成することができる。この場合、１０ａ，１０ｂの絶縁層を強誘電体材料以外の材料で構成する場合よりも反転層とソース、または、ドレイン間の距離を短くすることができるのでチャネルのオフセットがなく、より好ましい構成となる。

本発明の実施形態１に係る半導体の電気特性測定装置のプローブと被測定半導体基板との電気特性側定時の概略状態を示す斜視図図１に示す状態において、Ｏ点−Ｏ’点を通るｘ−ｚ平面（ｙ軸に垂直な面）の断面図図１、図２に示すプローブを用いて被測定半導体基板の電気特性を測定する装置の概略構成を示す構成図本発明の他のプローブの構成を示す斜視図本発明の実施形態２に係る半導体の電気特性測定装置のプローブと被測定半導体基板との電気特性側定時の概略状態を示す斜視図図５に示すプローブを用いて被測定半導体基板の電気特性を測定する装置の概略構成を示す構成図非特許文献１に記載されたＳＯＩ半導体デバイスの電気特性測定装置の概念を示す構成図

符号の説明

１，６１，１００−プローブ
２，４，６２，６３，１０１，１０３−流動性導体
３−固形導体
１０ａ，１０ｂ，１０ｃ，１０２，１０４−絶縁層
１１ａ，１１ｂ，１１ｃ−空洞部
２０−半導体基板
２１−下地層
２２−Ｐ型半導体層
４１，４２−可変電圧源
４３−電流計
５０−空気層
６０ａ，６０ｂ，６０ｄ−絶縁部
６０ｃ−固形導体部
６００ａ，６００ｂ−空洞部
７−強誘電体

Claims

被測定半導体の表面に接触する第１導体を備えた第１の電界印加端子と、前記被測定半導体の表面に接触する第２導体を備えた第２の電界印加端子とを含む第１電界印加手段と、
前記第１導体、および、前記第２導体から絶縁されるとともに、前記被測定半導体の表面に近接する第３導体を備えた電荷誘導端子を含む電荷誘導手段と、
前記第１の電界印加端子と前記第２の電界印加端子との間に電位差を生じさせ、前記被測定半導体の表面近傍に所定方向の第１電界を生成する第１電界生成手段と、
前記電荷誘導端子を介した第２電界の生成により前記被測定半導体に電荷を誘導して反転層を生成する反転層生成手段と、
前記電界印加と前記電荷誘導により前記被測定半導体の電気特性値を測定する測定手段と、を備え、
前記第１電界印加手段および前記電荷誘導手段は、前記被測定半導体の表面に平行な断面が同心円状であり、前記第１の電界印加端子、前記電荷誘導端子、前記第２の電界印加端子を前記同心円の中心から径方向にこの順序で配置したことを特徴とする半導体の電気特性測定装置。
被測定半導体の表面に接触する第１導体を備えた第１の電界印加端子と、前記被測定半導体の表面に接触する第２導体を備えた第２の電界印加端子とを含む第１電界印加手段と、
前記被測定半導体の表面に近接または当接する強誘電体を備えた電荷誘導端子を含む電荷誘導手段と、
前記第１の電界印加端子と前記第２の電界印加端子との間に電位差を生じさせ、前記被測定半導体の表面近傍に所定方向の電界を生成する電界生成手段と、
前記電荷誘導端子の分極された前記強誘電体の近接または当接により前記被測定半導体に電荷を誘導して反転層を生成する反転層生成手段と、
前記電界印加と前記電荷誘導により前記被測定半導体の電気特性値を測定する測定手段と、を備え、
前記第１電界印加手段および前記電荷誘導手段は、前記被測定半導体の表面に平行な断面が同心円状であり、前記第１の電界印加端子、前記電荷誘導端子、前記第２の電界印加端子を前記同心円の中心から径方向にこの順序で配置したことを特徴とする半導体の電気特性測定装置。
前記第１導体、および、前記第２導体が流動性導体である請求項１または請求項２に記載の半導体の電気特性測定装置。
請求項１、請求項３のいずれか一項に記載の半導体の電気特性測定装置を用いた半導体の電気特性測定方法であって、
前記電界印加手段を被測定半導体の表面に近接させる工程と、
前記第１導体、および、前記第２導体を前記被測定半導体の表面に接触させる工程と、
前記第１電界を印加させる工程と、
前記第２電界を生成させる工程と、
前記半導体の電気特性を測定する工程と、を含むことを特徴とする半導体の電気特性測定方法。
請求項２、請求項３のいずれか一項に記載の半導体の電気特性測定装置を用いた半導体の電気特性測定方法であって、
前記電界印加手段を被測定半導体の表面に近接させる工程と、
前記第１導体、および、前記第２導体を前記被測定半導体の表面に接触させる工程と、
前記電界印加させる工程と、
分極された前記強誘電体を前記被測定半導体の表面に近接または当接させる工程と、
前記半導体の電気特性を測定する工程と、を含むことを特徴とする半導体の電気特性測定方法。