KR20100121303A - 나노게이트 탐침을 내재한 나노세공 제조방법 - Google Patents

Abstract

본 발명은 디옥시리보핵산(DNA; Deoxyribonucleic Acid)의 염기서열(Base Sequence)를 초고속, 실시간으로 분석하기 위한 나노게이트 탐침(Nano-scale Gate Probe)을 내재한 나노세공(Nanopore) 제조방법을 제시한다. 기존의 디옥시리보핵산 염기서열 분석방법은 속도가 느리고 고비용인 단점이 있다. 최근에 주사터널링현미경(STM; Scanning Tunneling Microscope) 등 탐침을 이용한 방법이 개발되었으나 디옥시리보핵산의 정확한 위치와 배열을 알지 못하므로 전 영역을 탐침으로 조사해야한다. 따라서 염기서열 분석에 긴 시간이 걸리고 조사영역이 제한되는 문제가 있다.

이러한 문제들은 디옥시리보핵산을 고정하고 탐침을 이동시키는 기존의 방식을 탈피하여 탐침을 고정한 후 디옥시리보핵산을 이동시켜 염기서열을 분석함으로써 해결할 수 있다. 두 개의 평행한 유전층(Dielectric Layer) 사이에 한 개의 염기만 반응할 정도로 얇은 전도성 박막(Conductive Thin Film)을 삽입한 후 기판에 수직이며 단 하나의 디옥시리보핵산 단일나선(ss-DNA; Single Stranded DNA)만 통과할 수 있는 나노세공을 제작하여 전도성 박막을 초고속 초고감도 전위계(Electrometer)에 연결하고 나노세공에 디옥시리보핵산을 통과시킴으로써 염기서열을 알 수 있다.

이처럼 나노게이트 탐침을 내재한 나노세공을 이용함으로써 대량의 디옥시리보핵산 염기를 초고속, 실시간, 저비용으로 분석할 수 있다.

나노세공, 디옥시리보핵산 염기서열분석, Nanopore, DNA Sequencing

Description

나노게이트 탐침을 내재한 나노세공 제조방법 {Fabrication Method of Nanopore with Built-in Nano-scale Gate Probe}

본 발명은 대량의 디옥시리보핵산 염기를 초고속 실시간 저비용으로 분석하 기 위해 필요한 나노게이트 탐침이 내재한 나노세공 제조방법에 대한 것으로, 더욱 상세하게는 두 개의 평행한 유전층 사이에 한 개의 디옥시리보핵산 염기와 반응할 정도로 얇은 전도성 박막을 삽입한 후 기판에 수직이며 하나의 디옥시리보핵산 단일나선만 통과할 수 있는 나노세공을 제조하는 방법에 대한 것이다.

디옥시리보핵산의 염기서열을 분석하기 위한 많은 방법이 존재하는데 잘 알려진 기존의 방법들은 한 번에 분석할 수 있는 염기의 양이 적고, 분석 속도가 느리며, 고비용인 단점들을 지니고 있다. 근래 주사터널링현미경(STM; Scanning Tunneling Microscope)을 이용해 염기를 분석하는 방법이 개발되었으나 디옥시리보핵산의 정확한 위치와 배열을 알지 못하므로 가능한 전 영역을 조사해야하는데 이로 인해 긴 시간이 필요하고 고가의 주사터널링현미경이 필요하며 탐침의 이동범위에 한계가 있으므로 조사영역, 즉 디옥시리보핵산 염기의 개수 역시 제한된다. 이러한 단점을 개선하기 위해 나노세공의 개념이 제시되었는데 디옥시리보핵산의 위치를 고정하고 탐침을 이동시키는 기존의 방식을 탈피하여 나노세공 내부에 탐침을 설치하고 나노세공을 통하여 디옥시리보핵산을 통과시킴으로써 기존의 문제점을 해결할 수 있다. 하지만, 주사터널링현미경과 동일하게 전류를 측정하므로 나노세공 내부의 탐침을 (+), (-) 두 영역으로 분리해야 하는 제조상의 어려움과 미소전류를 측정하는데 따른 속도의 문제가 남아있다.

기존에 알려진 디옥시리보핵산의 염기서열 분석법은 한 번에 분석할 수 있는 염기의 양이 적고, 분석 속도가 느리며 고비용인 단점들을 지니고 있다. 따라서 보다 나은 방식의 염기서열 분석방법이 필요하다. 최근에 제시된 가장 유력한 방법 중 하나는 주사터널링현미경을 사용해 염기를 분석하는 것이다. 하지만, 주사터널링현미경의 스테이지에 놓인 디옥시리보핵산의 정확한 위치와 배열을 모르므로 스테이지 전 영역을 조사해야하고 이 때문에 분석에 긴 시간이 필요하다. 또한, 고가의 주사터널링현미경을 필요로하며 탐침의 이동범위가 제한되어 있어서 한꺼번에 분석할 수 있는 디옥시리보핵산 염기의 개수도 제한된다. 이러한 단점을 개선하기 위해 나노세공의 개념이 제시되었는데 디옥시리보핵산을 고정하고 탐침을 이동시키는 기존의 방식을 탈피하여 나노세공 내부에 탐침을 설치하고 나노세공을 통하여 디옥시리보핵산을 통과시킴으로써 기존의 문제점을 해결할 수 있으나 주사터널링현미경과 동일하게 전류를 측정하므로 나노세공 내부의 탐침을 (+), (-) 두 영역으로 분리해야하는 제조상의 어려움과 미소전류를 측정하는데 따른 속도의 문제가 남아있다.

디옥시리보핵산은 서로 다른 네 가지 종류의 염기로 구성되어있으며 각 염기는 서로 다른 전하분포, 즉 전위차가 있으므로 각 염기를 초고속 초고감도 전위계에 연결함으로써 초고속 실시간 염기서열분석이 가능하다.

이를 구현하기 위해서는 각 염기의 전위를 전위계에 전달할 탐침과 디옥시리보핵산을 이동시킬 채널이 필요한데 특히 채널 내에 탐침이 포함되어있는, 즉 나노 게이트 탐침을 내재한 나노세공이 필요하다. 이는 두 개의 평행한 유전층 사이에 한 개의 디옥시리보핵산 염기와 반응할 정도로 얇은 전도성 박막을 삽입한 후 유전층 평면에 수직이며 단 하나의 디옥시리보핵산 단일나선만 통과할 수 있는 구멍을 제작함으로써 만들 수 있다.

여기서 각 염기를 구분하는데 사용되는 물리량은 전위이고 이를 전위계에 전달하기 위해서는 단 하나의 탐침만이 필요하므로 나노세공 내부의 탐침을 (+), (-) 두 영역으로 분리해야하는 기존의 방식에 비해 제조가 용이하다.

본 특허에서 제시한 제조방법에 따라 만들어진 나노게이트 탐침을 포함한 나노세공과 초고속 초고감도 전위계를 연결하고 나노세공에 디옥시리보핵산을 통과시키면서 전위계의 신호를 감지함으로써 초고속 실시간으로 디옥시리보핵산의 염기서열을 분석할 수 있으며 한 번의 분석 시행으로 분석할 수 있는 염기의 개수 역시 무제한적이다.

이하, 첨부도면을 참조하여 나노게이트 탐침을 내재한 나노세공 제조방법에 대하여 설명하면 다음과 같다.

먼저, 본 발명의 제조방법에 따라 나노세공을 제조하기 위해서는 기판(SUB) 상단의 전자빔 리소그래피 패턴 위치와 기판(SUB) 하단의 포토리소그래피 위치가 수십 내지 수백 마이크로미터 이내의 범위에서 일치하여야 한다. 이를 위해서는 기판(SUB) 상단의 정렬표시(AM)를 수직으로 투사하였을 때 기판(SUB) 하단의 정렬표 시(AM)와 수십 내지 수백 마이크로미터 이내의 범위에서 일치해야하는데 이는 도 1에 도시한 바와 같이 기판(SUB) 상단에 포토레지스트 마스크(PR)를 형성하는 단계(a), 도 2에 도시한 바와 같이 기판(SUB) 상단을 식각하여 정렬표시(AM)를 형성하는 단계(b), 도 3에 도시한 바와 같이 포토레지스트 마스크(PR)를 제거하는 단계(c), 도 4에 도시한 바와 같이 기판(SUB) 상단에 보호층(PL)을 형성하는 단계(d), 도 5에 도시한 바와 같이 기판(SUB) 하단에 포토레지스트 마스크(PR)를 형성하는 단계(e), 도 6에 도시한 바와 같이 기판(SUB) 하단을 식각하여 정렬표시(AM)를 형성하는 단계(f), 도 7에 도시한 바와 같이 기판(SUB) 상단의 보호층(PL)과 하단의 포토레지스트 마스크(PR)를 제거하는 단계(g)를 거침으로써 만족시킬 수 있다. 이렇게 형성된 정렬표시(AM)는 포토리소그래피와 전자빔 리소그래피의 기준점을 잡는데 사용될 뿐 후속 공정과 결과에는 아무런 영향을 미치지 않으므로 도 8 이후 도면과 설명에서는 생략한다.

정렬표시(AM)를 형성한 후 도 8에 도시한 바와 같이 제1유전층(DL1)을 형성하는 단계(h), 도 9에 도시한 바와 같이 제1전도층(CL1)을 형성하는 단계(i), 도 10에 도시한 바와 같이 제2유전층(DL2)을 형성하는 단계(j)를 거치게 된다.

본 발명의 바람직한 실시 예에서 제1유전층(DL1)을 포함한 모든 유전층은 전기적으로 절연되어있고 증착 공정에 의해 형성 가능하며 비등방성 식각에 의해 균일하게 식각되는 어떤 물질도 사용 가능하지만 가장 바람직하게는 디옥시리보스핵산의 이동에 방해가 적은 Si3N4 사용하는 것이 좋다.

제1유전층(DL1)은 나노세공 하단부의 디옥시리보핵산 등의 물질과 제1 전도층(CL1) 사이의 상호작용을 억제한다는 점에 있어서는 두껍게 형성하는 것이 유리하지만 단 한 번의 비등방성 식각에 의해 제거되어야하며 디옥시리보핵산의 이동이 용이해야한다는 점에서는 얇게 형성하는 것이 유리하다. 이처럼 상충하는 두 가지 면을 모두 만족시키기 위해서 수십 나노미터에서 수백 나노미터 정도로 형성하는 것이 바람직하다.

제2유전층(DL2)은 나노세공 상단부의 디옥시리보핵산 등의 물질과 제1전도층(CL1) 사이의 상호작용을 억제하는 동시에 식각을 위한 마스크 역할도 해야하므로 최소한 제1유전층(DL1)의 두께보다 두꺼워야하며 공정 오차 등을 감안했을 때 제1유전층(DL1) 두께의 1.5배에서 2배 정도 되는 것이 바람직하다.

제1전도층(CL1)은 가까이에 위치한 디옥시리보핵산 염기의 정보를 전위계에 전달하는 역할을 하므로 가장 바람직하게는 단 한 개의 염기에만 효과적으로 반응하도록 0.3나노미터 내외의 두께를 갖는 금속 박막을 ALD(Atomic Layer Deposition)나 MBE(Molecular Beam Epitaxy)를 이용해 증착하거나 또는 그래핀(Graphene)을 얹거나 성장시켜 형성한다. 하지만, ALD, MBE, CVD(Chemical Vapor Deposition), Sputtering, Vacuum Evaporation 등의 방법을 사용해 1나노미터 내외의 두께로 형성할 수도 있다. 또한, 도 21에 도시한 바와 같이 전기전도도를 증가시키면서도 후속 공정에 영향을 주지 않도록 나노세공이 형성될 부위로부터 수십 내지 수백 나노미터 떨어진 곳부터 제2전도층(CL2)을 추가로 증착하는 것도 가능하다. 제2전도층(CL2)의 유무는 후속 공정에 어떠한 영향도 주지 않으므로 증착하는 것이 바람직하다.

상기 제1유전층(DL1), 제1전도층(CL1), 제2유전층(DL2)은 기판(SUB)의 상단뿐 아니라 하단에도 동일하게 형성된다. 기판(SUB) 하단에 형성된 층들을 제거하기 위해서 도 11에 도시한 것처럼 기판(SUB) 상단에 보호층(PL)을 형성하는 단계(k), 도 12에 도시한 바와 같이 기판(SUB) 하단의 층들을 연마 또는 식각하여 제거하는 단계(l)를 거친다.

이어서 기판(SUB) 상단으로부터 하단까지 디옥시리보핵산의 이동이 용이하도록 기판(SUB)의 일부를 제거하는 공정을 거친다. 이를 위해서 도 13에 도시한 바와 같이 기판(SUB) 하단에 포토레지스트 마스크(PR)를 형성하는 단계(m), 도 14에 도시한 바와 같이 제1유전막(DL1)이 드러나도록 기판을 식각하는 단계(n), 도 15에 도시한 바와 같이 기판(SUB) 상단의 보호층(PL)과 하단의 포토레지스트 마스크(PR)를 제거하는 단계(o)를 거친다. 이처럼 기판(SUB)은 실질적으로 나노세공을 구성하는 제1유전층(DL1), 제1전도층(CL1), 제2유전층(DL2)을 기계적으로 지지해주는 역할만을 하므로 반도체 공정에 적합한 어떠한 물질도 기판(SUB)으로 사용 가능하다.

제2유전막(DL2) 형성이 완료되면 나노세공 제작에 필요한 두 개의 유전층과 한 개의 전도층이 형성되므로 원리적으로는 리소그래피와 비등방성 식각을 통해 나노세공을 만들 수 있지만 나노세공을 통해 단 하나의 디옥시리보핵산 단일나선을 통과시키기 위해서는 나노세공의 지름을 1나노미터 정도로 만들어야하고 이를 한 번의 리소그래피와 식각을 통해서 제작하는 것은 현실적으로 불가능하므로 추가적인 공정이 필요하다.

먼저, 도 16에 도시한 바와 같이 제2유전막(DL2) 위에 전자빔 리소그래피를 이용해 수 나노미터 혹은 10나노미터 이상의 지름을 갖는 원형 전자빔 레지스트 마스크(ER)을 형성하는 단계(p), 도 17에 도시한 바와 같이 제2유전막(DL2)을 수 나노미터 내지 수십 나노미터 정도 남길 때까지 비등방성 식각하는 단계(q)를 거친다. 이후 도 18에 도시한 바와 같이 전자빔 레지스트를 제거하는 단계(r), 도 19에 도시한 바와 같이 앞선 단계(q)에서 제작된 원기둥의 지름이 1나노미터 정도가 되도록 제3유전막(DL3)을 형성하는 단계(s)를 거친다. 이때 원기둥 형태를 잘 유지시키면서 지름을 줄일 수 있는 어떠한 증착 방법도 사용가능하나 가장 바람직하게는 ALD를 사용한다.

마지막으로 도 20에 도시한 바와 같이 제2유전층(DL2)과 제3유전층(DL3)을 마스크로 삼아 제1전도층(CL1)을 포함해 제1유전층(DL1)이 완전히 제거될 때까지 비등방성 식각하는 단계(t)를 거침으로써 나노게이트 탐침을 내재한 나노세공을 제조할 수 있다. 상기 비등방성 식각은 제1유전층(DL1), 제2유전층(DL2), 제3유전층(DL3) 및 제1전도층(CL1)을 기판에 대해 수직인 방향으로 비등방식각할 수 있는 어떠한 식각방법도 사용할 수 있으나 가장 바람직하게는 물질에 따른 차이가 작은 FIB(Focused Ion Beam)나 이온 밀링(Ion Milling)을 사용한다.

필요에 따라 나노세공이 형성된 후 제1전도층(CL1)과 전해질 또는 디옥시리보핵산을 전기적으로 절연하기 위해 ALD 등을 사용해 제4유전층(DL4)을 추가로 형성할 수도 있다. 이때 제4유전층(DL4)의 두께를 고려해 제3유전층(DL3)의 증착 두께를 결정해야하는데 제4유전층(DL4)을 증착한 후 최종 나노세공의 지름이 1나노미터 내외가 되도록 한다.

또한, 제4유전층(DL4)을 증착하는 대신에 제1전도층(CL1)이 금속이라면 금속을 산화시켜 절연할 수 있고 제1전도층(CL1)이 그래핀이라면 산소 대신 수소를 그래핀에 결합시킴으로써 절연할 수 있다.

비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명됐지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.

<도면에 사용된 기호에 대한 설명>

SUB ; 기판 (Substrate)

DL1 ; 제1유전층 (Dielectric Layer 1)

DL2 ; 제2유전층 (Dielectric Layer 2)

DL3 ; 제3유전층 (Dielectric Layer 3)

CL1 ; 제1전도층 (Conducting Layer 1)

CL2 ; 제2전도층 (Conducting Layer 2)

PR ; 포토레지스트 (Photo-Resist)

ER ; 전자빔레지스트 (Electron Beam Resist)

PL ; 보호층 (Passivation Layer)

AM ; 정렬표시 (Alignment Mark)

도 1은 본 발명의 제조방법에 따라 기판(SUB) 상단에 정렬표시(AM)를 만들기 위한 식각용 포토레지스트 마스크(PR)가 형성된 것을 보여주는 단면도

도 2는 본 발명의 제조방법에 따라 식각 후 기판(SUB) 상단에 정렬표시(AM)가 형성된 것을 보여주는 단면도

도 3은 본 발명의 제조방법에 따라 식각 후 식각용 포토레지스트 마스크(PR)를 제거한 상태를 보여주는 단면도

도 4는 본 발명의 제조방법에 따라 기판(SUB) 하단에 정렬표시(AM)를 제작하는 동안 기판(SUB) 상단을 보호하기 위해 보호층(PL)을 형성한 상태를 보여주는 단면도

도 5은 본 발명의 제조방법에 따라 기판(SUB) 하단에 정렬표시(AM)을 만들기 위한 식각용 포토레지스트 마스크(PR)가 형성된 것을 보여주는 단면도

도 6는 본 발명의 제조방법에 따라 식각 후 기판(SUB) 하단에 정렬표시(AM)가 형성된 것을 보여주는 단면도

도 7는 본 발명의 제조방법에 따라 보호층(PL) 및 포토레지스트 마스크(PR)를 제거한 상태를 보여주는 단면도

도 8은 본 발명의 제조방법에 따라 제1유전층(DL1)이 형성된 것을 보여주는 단면도

도 9은 본 발명의 제조방법에 따라 제1전도층(CL1)이 형성된 것을 보여주는 단면도

도 10은 본 발명의 제조방법에 따라 제2유전층(DL2)이 형성된 것을 보여주는 단면도

도 11은 본 발명의 제조방법에 따라 기판(SUB) 하단을 연마, 식각하는 동안 기판(SUB) 상단을 보호하기 위해 보호층(PL)을 형성한 상태를 보여주는 단면도

도 12는 본 발명의 제조방법에 따라 기판(SUB) 하단의 제1유전층(DL1), 제1전도층(CL1), 제2유전층(DL2)을 연마 또는 식각을 통해 제거한 상태를 보여주는 단면도

도 13은 본 발명의 제조방법에 따라 기판(SUB) 하단에 식각용 포토레지스트 마스크(PR)를 형성한 상태를 보여주는 단면도

도 14는 본 발명의 제조방법에 따라 기판(SUB) 하단부터 기판(SUB) 상단부의 제1유전층(DL1)이 드러나도록 식각한 상태를 보여주는 단면도

도 15는 본 발명의 제조방법에 따라 기판(SUB) 상단 보호용 보호층(PL)과 기판 하단의 포토레지스트 마스크(PR)를 제거한 상태를 보여주는 단면도

도 16은 본 발명의 제조방법에 따라 기판(SUB) 상단에 식각용 전자빔레지스트 마스크(ER)을 전자빔 리소그래피로 형성한 상태를 보여주는 단면도

도 17는 본 발명의 제조방법에 따라 비등방성 식각을 통해 제2유전층(DL)의 일부를 제거한 상태를 보여주는 단면도

도 18은 본 발명의 제조방법에 따라 식각 후 식각용 전자빔 레지스트 마스크(ER)를 제거한 상태를 보여주는 단면도

도 19은 본 발명의 제조방법에 따라 제3유전층(DL3)이 형성된 상태를 보여주는 단면도

도 20는 본 발명의 제조방법에 따라 제2유전층(DL2)와 제3유전층(DL3)을 마스크로하여 기판(SUB)이 관통되도록 비등방성 식각한 상태를 보여주는 단면도

도 21는 본 발명의 제조방법에 따라 제1전도층(CL1)에 제2전도층(CL2)를 추가하여 나노세공을 형성한 상태를 보여주는 단면도

Claims (6)

1. (a) 기판(SUB) 상단에 포토레지스트 마스크(PR)를 형성하는 단계;

   (b) 기판(SUB) 상단을 식각하여 정렬표시(AM)를 형성하는 단계;

   (c) 포토레지스트 마스크(PR)를 제거하는 단계;

   (d) 기판(SUB) 상단에 보호막(PL)을 형성하는 단계;

   (e) 기판(SUB) 하단에 포토레지스트 마스크(PR)를 형성하는 단계;

   (f) 기판(SUB) 하단을 식각하여 정렬표시(AM)를 형성하는 단계;

   (g) 기판(SUB) 상단의 보호막(PL)과 하단의 포토레지스트 마스크(PR)를 제거하는 단계;

   (h) 제1유전층(DL1)을 형성하는 단계;

   (i) 제1전도층(CL1)을 형성하는 단계;

   (j) 제2유전층(DL2)을 형성하는 단계;

   (k) 기판(SUB) 상단에 보호막(PL)을 형성하는 단계;

   (l) 기판(SUB) 하단의 제1유전층(DL1), 제1전도층(CL1), 제2유전층(DL2)을 제거하는 단계;

   (m) 기판(SUB) 하단에 포토레지스트 마스크(PR)를 형성하는 단계;

   (n) 기판(SUB) 하단을 식각하여 제1유전층(DL1)을 드러내는 단계;

   (o) 기판(SUB) 상단의 보호막(PL)과 하단의 포토레지스트 마스크(PR)을 제거하는 단계;

   (p) 기판(SUB) 상단에 전자빔 레지스트 마스크(ER)를 형성하는 단계;

   (q) 기판(SUB) 상단을 비등방성 식각하여 DL2의 일부를 제거하는 단계;

   (r) 전자빔 레지스트 마스크(ER)을 제거하는 단계;

   (s) 제3유전층(DL3)을 형성하는 단계; 및

   (t) 기판(SUB) 상단으로부터 기판(SUB)이 관통되어 나노세공이 형성되도록 비등방성 식각하는 단계;를 포함하여 이루어진 것을 특징으로 하는 나노세공 제조방법.
2. 제 1 항에 있어서,

   상기 유전층 증착 단계(h), (j), (s)에서 유전층으로 Si3N4, SiO2, HfO2, Al2O3 등의 유전물질을 사용하는 것을 특징으로 하는 나노세공 제조방법.
3. 제 1 항에 있어서,

   상기 전도층 형성 단계(i)에서 전도층으로 그래핀(Graphene)을 사용하는 것을 특징으로 하는 나노세공 제조방법.
4. 제 1 항에 있어서,

   상기 전도층 형성 단계(i)에서 전도층으로 구리, 금, 백금, 니켈, 코발트, 알루미늄, 은, 팔라듐 등의 금속을 ALD, MBE, CVD, Sputtering, Vacuum Evaporation 등의 방법을 사용하여 0.1나노미터 이상 10나노미터 이하로 형성하는 것을 특징으로 하는 나노세공 제조방법.
5. 제 1 항에 있어서,

   상기 전도층 형성 단계(i)에서 전도층 증착 후 전도층의 저항을 감소시키기 위해 추가로 금속을 증착시키는 것을 특징으로 하는 나노세공 제조방법.
6. 제 1 항에 있어서,

   상기 비등방성 식각 단계(t) 후 전도층을 전기적으로 절연하기 위해 유전층을 추가하거나 전도층이 금속인 경우 산소, 그래핀인 경우 수소를 결합시켜 절연하는 것을 특징으로 하는 나노세공 제조방법.

Images