JP2007109834A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007109834A
JP2007109834A JP2005298293A JP2005298293A JP2007109834A JP 2007109834 A JP2007109834 A JP 2007109834A JP 2005298293 A JP2005298293 A JP 2005298293A JP 2005298293 A JP2005298293 A JP 2005298293A JP 2007109834 A JP2007109834 A JP 2007109834A
Authority
JP
Japan
Prior art keywords
solder
lead
free solder
surface portion
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005298293A
Other languages
English (en)
Other versions
JP4765098B2 (ja
Inventor
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005298293A priority Critical patent/JP4765098B2/ja
Publication of JP2007109834A publication Critical patent/JP2007109834A/ja
Application granted granted Critical
Publication of JP4765098B2 publication Critical patent/JP4765098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体チップ／絶縁基板間の半田接合について、その半田接合層に発生する熱劣化を抑制して長期信頼性の向上を図る。
【解決手段】絶縁基板２の 銅回路パターン２ｂ上に半導体チップ３を半田マウントした半導体装置において、半導体チップ／銅回路パターン間の半田接合面域Ａを半導体チップの中央部下に対応する中央面部Ｂと、該中央面部を取り囲む外周面部Ｃとに二分した上で、その中央面部にはＳｎをベースとする半田組成にＳｂを添加したＳｎ−Ｓｂ系の鉛フリー半田８（第１の鉛フリー半田）を適用して接合し、外周面部にはＳｎをベースとする半田組成にＡｇ，Ｃｕなどを添加した鉛フリー半田９（第２の鉛フリー半田）を適用して接合するものとし、絶縁基板の銅回路パターン上に前記の鉛フリー半田を載せ、その上に半導体チップを重ね合わせた状態で、Ｓｎ−Ｓｂ系鉛フリー半田の融点以上の温度に加熱して中央，外周面部を同じ工程で同時に半田接合する。
【選択図】 図１

Description

本発明は、パワー用ＩＧＢＴモジュールなどを対象とする半導体装置、およびその製造方法に関する。
頭記したＩＧＢＴモジュールを例に、その従来構造を図２に示す。図において、１は放熱用銅ベース、２はセラミック板２ａの上面，下面に銅回路パターン２ｂ，銅箔２ｃを成層して銅ベース１に搭載した絶縁基板、３，４はＩＧＢＴ，ＦＷＤの半導体チップ、５は銅ベース１／絶縁基板２の銅箔２ｃ，および絶縁基板２の銅回路パターン２ｂ／半導体チップ３，４を接合した半田接合層、６は銅ベース１の下面にサーマルコンパウンド７で伝熱的に接合し冷却体（ヒートシンク）である。なお、図２では配線リード、モジュールの外囲ケースなどは省略して描かれてない。ここで、銅ベース１／絶縁基板２の銅箔２ｃ，および絶縁基板２の銅回路パターン２ｂ／半導体チップ３，４を接合する半田材には板半田あるいはクリーム半田を使用し、リフロー工程を経て半田接合層５を形成するようにしている。
一方、最近では環境問題からＳｎ−Ｐｂ系半田の代替として鉛成分を含まない鉛フリー半田が採用されるようになっており、前記のＩＧＢＴモジュール（パワーモジュール）に適用する半田材としては、現在知られている各種組成の鉛フリー半田の中でも、取りわけ接合性（半田濡れ性），機械的特性，伝熱抵抗などの面で比較的バランスがよく、かつ製品への実績もあるＳｎ−Ａｇ系の鉛フリー半田が多く使われている（例えば、非特許文献１参照）。
また、ヒートシンクの上に絶縁基板，さらにその上に半導体チップを半田接合した階層接続構造において、下位の接合部には高温系の鉛フリー半田としてＳｎ−Ｓｂ系半田を使用し、上位接合部にはＳｎ−Ｓｂ系半田よりも融点が低いＳｎ−Ａｇ系半田にＣｕなどの元素を添加した組成の鉛フリー半田を使用する半田接合構造も知られている。（例えば特許文献１参照）。
両角，他２名，「パワー半導体モジュールにおける信頼性設計技術」，冨士時報，富士電機株式会社，平成１３年２月１０日，第７４巻，第２号，p１４５〜１４８ 特開２００１−３５９７８号公報
ところで、先記のように半導体チップ／絶縁基板の接合にＳｎ−Ａｇ系の鉛フリー半田を適用した半導体モジュールについて、パワーサイクル試験（モジュールの実動作を模擬した断続通電試験）により半田接合部に発生した亀裂（欠陥）の進展形態を観察したところによれば、降伏強度が大きいＳｎ−Ａｇ系の鉛フリー半田は、図３で表すように発熱密度が高い半導体チップ３の中央部下付近を起点としてほぼ同心円状に亀裂（符号Ｐで表す）が進展することが明らかになった。また、この亀裂の特徴は、半田層の厚さ方向に対して平行な縦割れ，または網目状を呈してＳｎの結晶粒界を選択的に進展しており、このことからＳｎ−Ａｇ系の鉛フリー半田では熱劣化（組織変化）によって亀裂が進行するものと想定される（非特許文献１のｐ１４７参照）。
このように、半導体チップ／絶縁基板の接合にＳｎ−Ａｇ系の鉛フリー半田を適用した半導体装置の半田接合部について、従来構造のままでは半導体チップの中央部下付近の半田接合層に熱劣化（組織変化）が発生して亀裂が生じるために、長期に亘り高い信頼性を確保することが難しい。
また、先記の特許文献１に開示されている接合構造で使用するＳｎ−Ｓｂ系半田は、Ｓｎ−Ａｇ系半田に比べて耐熱性が高いが濡れ性に劣り、単独で使用する場合には良好な半田フィレットが形成されないで溶融半田が接合面域から外方に流出するといった問題がある。
本発明は上記の点に鑑みなされたものであり、その目的は半導体チップ／絶縁基板間の半田接合部について、半導体チップの中央部下付近の半田接合層に発生する熱劣化を巧みに抑制して高いパワーサイクル耐性と長期信頼性の向上が図れるように改良した半導体装置、およびその製造方法を提供することにある。
上記目的を達成するために、本発明によれば、絶縁基板の回路パターン上に半導体チップを半田マウントした半導体装置において、
半導体チップ／回路パターン間の半田接合面域を半導体チップの中央部下に対応する中央面部と、該中央面部を取り囲む外周面部とに二分した上で、その中央面部にはＳｎをベースとする半田組成にＳｂを添加したＳｎ−Ｓｂ系の第１の鉛フリー半田を適用して接合し、外周面部にはＳｎをベースとする半田組成に、前記第１の鉛フリー半田よりも融点を低くし、かつ半田濡れ性をよくする元素を添加した第２の鉛フリー半田を適用して接合するものする（請求項１記載）。
ここで、前記前記第２の鉛フリー半田は、Ｓｎをベースとする半田組成にＡｇ，Ｃｕ，Ｎｉ，Ｂｉ，Ｉｎからなる群のうち少なくとも１種を添加した鉛フリー半田（請求項２）、あるいは前記組成にＧｅ，Ｓｂからなる群のうち少なくとも１種をさらに添加した鉛フリー半田を使用するものとする（請求項３）。
また、前記第１，第２の鉛フリー半田は、半田接合面域の中央面部，外周面部のパターン形状に合わせて裁断した板半田，もしくは印刷するクリーム半田を使用する（請求項４）。
一方、前記半導体装置を製造する本発明による半田接合方法では、絶縁基板の回路パターン上に指定した半田接合面域の中央面部，外周面部にそれぞれ前記第１，第２の鉛フリー半田を配し、その上に半導体チップを重ね合わせた状態で前記第１の鉛フリー半田の融点以上に加熱して半田接合するようにする（請求項５）。
上記のように半導体チップ／回路パターン間の半田接合について、チップの外周部に比べて高温となる半導体チップの中央部下の面域には第１の鉛フリー半田（Ｓｎ−Ｓｂ系の鉛フリー半田）を適用することで、その半田組成のＳｂがＳｎに固溶して金属間化合物の析出を抑え、接合面全域をＳｎ−Ａｇ系の鉛フリー半田で接合したものと比べて高い耐熱性の確保と、半田接合層の熱劣化を低減できる。
一方、接合面域の外周面部には、Ｓｎをベースとして前記第１の鉛フリー半田より融点を低くし、半田濡れ性を良好にする金属を添加した第２の鉛フリー半田を適用したことにより、高い半田濡れ性を確保して半田接合部に良好な半田フィレットを形成できる。また、この第２の鉛フリー半田に添加する金属として熱伝導率の高いＣｕ，Ａｇなどを添加することにより半田接合層の伝熱熱抵抗が低減し、これにより従来構造で問題となっていた半田接合部の熱劣化を効果的に抑えて半導体装置のパワーサイクル耐性，長期信頼性を大幅に向上できる。
また、その半田接合工程では、前記の中央面部と外周面部のパターン形状に合わせて打ち抜き形成した第１および第２鉛フリー半田の板半田，あるいはクリーム半田を絶縁基板の銅回路パターン上に配した上でこの上に半導体チップを重ね合わせ、ここでＣｕ，Ａｇなどを添加した第１の鉛フリー半田の融点（Ｓｎ−Ｃｕ系（２２７℃共晶），Ｓｎ−Ａｇ系（２２１℃共晶）など）よりも高融点なＳｎ−Ｓｂ系の第２の鉛フリー半田（融点：２３５℃共晶）に合わせて、半田リフローを第２のフリー半田の融点以上に加熱して行うことにより、接合面域の全域を同時に半田接合できる。しかも、この半田接合工程では濡れ性のよい外周面部の第１の鉛フリー半田（Ｓｎ−Ｃｕ系，Ｓｎ−Ａｇ系など）が先に溶融して半導体チップ／回路パターンの間の周域に良好な半田フィレットを形成して、その内周側にＳｎ−Ｓｂ系の第２の鉛フリー半田を封じ込めるので、濡れ性の低いＳｎ−Ｓｂ系の半田が接合面域の外側に漏出することなしに所定の中央面部に適正に半田接合層を形成する。
つまり、上記のような組合せ条件で半田組成の異なる鉛フリー半田を適用して、半導体チップ／絶縁基板の回路パターン間を接合することにより、個々の鉛フリー半田がもつ特性の欠点を二種類の半田が互いにカバーし合って信頼性の高い半田接合部を確保することができる。
以下、本発明の実施の形態を図１（ａ）〜（ｂ）に示す実施例に基づいて説明する。なお、図示実施例の図は半導体チップ３と絶縁基板２の銅回路パターン２ｂとの半田接合部を模式的に表している。
すなわち、銅回路パターン２ｂと半導体チップ３との半田接合について、図示実施例では接合面域Ａをチップ中心部下に対応する中央面部Ｂ（円形）と、該中央面部Ｂを取り囲む外周面部Ｃとに二分した上で、中央面部ＢにはＳｎ−Ｓｂ系の鉛フリー半田（第１の鉛フリー半田）８（融点：２３５℃共晶）を適用し、外周面部ＣにはＳｎ−Ａｇ系の鉛フリー半田（第２の鉛フリー半田）９（融点：２２１℃共晶）を適用して半田接合している。
ここで、前記半田８，９に板半田を使用する場合には、図１（ｃ）のように前記中央面部Ｂに対応したパターン形状（円形）に裁断したＳｎ−Ａｇ系の鉛フリー半田８と、外周輪郭を半導体チップ３の外形（方形状）に合わせ、板面中央に前記中央面部Ｂの形状に対応した穴９ａを打ち抜いて裁断したＳｎ−Ａｇ系の鉛フリー半田９とを用意して両者を図示のように組合せ、これを銅回路パターン２ｂ上の所定位置に載せる。
一方、クリーム半田を使用する場合には、中央面部Ｂ，外周面部Ｃのパターン形状に対応したマスクを使ってクリーム半田を銅回路パターン２ｂに印刷する。なお、図示例では中央面部Ｂの形状を円形としたが、これに限定されるものではなく、方形状あるいは多角形状としてもよい。
次に、鉛フリー半田８，９の上に半導体チップ３を重ね合わせて保持した上で、この絶縁基板，半導体チップの仮組立体をリフロー炉に搬入し、炉内温度をＳｎ−Ｓｂ系の鉛フリー半田９の融点より若干高い温度（例えば２６０℃）に上げて半田接合を行う。これにより、同じ接合工程で中央面部Ｂに配したＳｎ−Ｓｂ系の鉛フリー半田８と外周面部Ｃに配したＳｎ−Ａｇ系の鉛フリー半田９とで半導体チップ３／銅回路パターン２ｂ間の接合面域Ａが同時に接合される。
なお、図示例では外周面部ＣにＳｎ−Ａｇ系の鉛フリー半田を適用したが、そのほかにＳｎをベースにＣｕ，Ｎｉ，Ｂｉ，Ｉｎのうち少なくとも１種を添加した２元素，３元素系鉛フリー半田、この鉛フリー半田にＧｅあるいはＳｂをさらに添加した多元系鉛フリー半田を使用してもよい。
本発明の実施例による半導体チップ／絶縁基板の回路パターン間半田接合部の模式図で、（ａ）は断面側視図、（ｂ）は（ａ）の矢視Ｘ−Ｘ断面図、（ｃ）は板半田を使用した場合の組合せ説明図 本発明の実施対象となるＩＧＢＴモジュールの組立構造図 図２の半導体チップ／絶縁基板間をＳｎ−Ａｇ系鉛フリー半田で接合した場合に発生する半田接合層の亀裂進展状況を模式的に表した説明図
符号の説明
１ 銅ベース
２ 絶縁基板
２ｂ 銅回路パターン
３，４ 半導体チップ
５ 半田接合層
８ Ｓｎ−Ｓｂ系の鉛フリー半田
９ Ｓｎ−Ａｇ系の鉛フリー半田

Claims (5)

  1. 絶縁基板の回路パターン上に半導体チップを半田マウントした半導体装置において、
    半導体チップ／回路パターン間の半田接合面域を半導体チップの中央部下に対応する中央面部と、該中央面部を取り囲む外周面部とに二分した上で、その中央面部にはＳｎをベースとする半田組成にＳｂを添加したＳｎ−Ｓｂ系の第１の鉛フリー半田を適用して接合し、外周面部にはＳｎをベースとする半田組成に、前記第１の鉛フリー半田よりも融点を低くし、かつ半田濡れ性をよくする元素を添加した第２の鉛フリー半田を適用して接合したことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、前記第２の鉛フリー半田は、Ｓｎをベースとする半田組成にＡｇ，Ｃｕ，Ｎｉ，Ｂｉ，Ｉｎからなる群のうち少なくとも１種を添加した鉛フリー半田であることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、前記第２の鉛フリー半田は、Ｇｅ，Ｓｂからなる群のうち少なくとも１種をさらに添加した鉛フリー半田であることを特徴とする半導体装置。
  4. 請求項１乃至３に記載の半導体装置において、前記第１，第２の鉛フリー半田が、半田接合面域の中央面部，外周面部のパターン形状に合わせて裁断した板半田，もしくは印刷するクリーム半田であることを特徴とする半導体装置。
  5. 請求項１乃至４に記載の半導体装置の製造方法であって、絶縁基板の回路パターン上に指定した半田接合面域の中央面部，外周面部にそれぞれ前記第１，第２の鉛フリー半田を配し、その上に半導体チップを重ね合わせた状態で前記第１の鉛フリー半田の融点以上に加熱して半田接合することを特徴とする半導体装置の製造方法。
JP2005298293A 2005-10-13 2005-10-13 半導体装置およびその製造方法 Expired - Fee Related JP4765098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005298293A JP4765098B2 (ja) 2005-10-13 2005-10-13 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005298293A JP4765098B2 (ja) 2005-10-13 2005-10-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007109834A true JP2007109834A (ja) 2007-04-26
JP4765098B2 JP4765098B2 (ja) 2011-09-07

Family

ID=38035469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005298293A Expired - Fee Related JP4765098B2 (ja) 2005-10-13 2005-10-13 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4765098B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243118A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置
WO2010122795A1 (ja) * 2009-04-22 2010-10-28 パナソニック株式会社 半導体装置
JP2012004171A (ja) * 2010-06-14 2012-01-05 Nissan Motor Co Ltd 半導体装置
JP2014107279A (ja) * 2012-11-22 2014-06-09 Nissan Motor Co Ltd 電力変換装置
EP2812912A2 (de) * 2012-02-09 2014-12-17 Robert Bosch GmbH Verbindungsanordnung eines elektrischen und/oder elektronischen bauelements
CN109352112A (zh) * 2018-11-06 2019-02-19 中国电子科技集团公司第三十八研究所 一种基板精密焊接用双组份焊料及其焊接方法
CN115799092A (zh) * 2023-02-03 2023-03-14 深圳平创半导体有限公司 一种功率芯片的烧结方法和功率芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6267692U (ja) * 1985-10-16 1987-04-27
JPH0242787U (ja) * 1988-09-19 1990-03-23
JPH0347673A (ja) * 1989-07-17 1991-02-28 Hitachi Ltd 半田面接合方法およびそれを用いた半導体集積回路装置
JP2002261104A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6267692U (ja) * 1985-10-16 1987-04-27
JPH0242787U (ja) * 1988-09-19 1990-03-23
JPH0347673A (ja) * 1989-07-17 1991-02-28 Hitachi Ltd 半田面接合方法およびそれを用いた半導体集積回路装置
JP2002261104A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置および電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243118A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置
WO2010122795A1 (ja) * 2009-04-22 2010-10-28 パナソニック株式会社 半導体装置
JP5383795B2 (ja) * 2009-04-22 2014-01-08 パナソニック株式会社 半導体装置
US8691377B2 (en) 2009-04-22 2014-04-08 Panasonic Corporation Semiconductor device
JP2012004171A (ja) * 2010-06-14 2012-01-05 Nissan Motor Co Ltd 半導体装置
EP2812912A2 (de) * 2012-02-09 2014-12-17 Robert Bosch GmbH Verbindungsanordnung eines elektrischen und/oder elektronischen bauelements
JP2014107279A (ja) * 2012-11-22 2014-06-09 Nissan Motor Co Ltd 電力変換装置
CN109352112A (zh) * 2018-11-06 2019-02-19 中国电子科技集团公司第三十八研究所 一种基板精密焊接用双组份焊料及其焊接方法
CN115799092A (zh) * 2023-02-03 2023-03-14 深圳平创半导体有限公司 一种功率芯片的烧结方法和功率芯片

Also Published As

Publication number Publication date
JP4765098B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
JP4904767B2 (ja) 半導体装置
US3436818A (en) Method of fabricating a bonded joint
JP4817418B2 (ja) 回路装置の製造方法
JP4765098B2 (ja) 半導体装置およびその製造方法
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP5252024B2 (ja) 半導体装置
JP2007281274A (ja) 半導体装置
JP4877046B2 (ja) 半導体装置およびその製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
JP2006066716A (ja) 半導体装置
JP2007243118A (ja) 半導体装置
JP7215206B2 (ja) 半導体装置の製造方法
JP2005340268A (ja) トランジスタパッケージ
JP4228926B2 (ja) 半導体装置
JP2008300792A (ja) 半導体装置およびその製造方法
USRE27934E (en) Circuit structure
JP2009147123A (ja) 半導体装置及びその製造方法
JP4812429B2 (ja) 回路装置の製造方法
JP2004119944A (ja) 半導体モジュールおよび実装基板
JP2005236019A (ja) 半導体装置の製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP2006041363A (ja) 樹脂封止型半導体装置
JPH10209591A (ja) 配線基板
JP2007188943A (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees