JP2007103949A - パワー半導体素子とハウジングとを備えた装置及びその製造方法 - Google Patents

パワー半導体素子とハウジングとを備えた装置及びその製造方法 Download PDF

Info

Publication number
JP2007103949A
JP2007103949A JP2006272883A JP2006272883A JP2007103949A JP 2007103949 A JP2007103949 A JP 2007103949A JP 2006272883 A JP2006272883 A JP 2006272883A JP 2006272883 A JP2006272883 A JP 2006272883A JP 2007103949 A JP2007103949 A JP 2007103949A
Authority
JP
Japan
Prior art keywords
power semiconductor
metal
semiconductor element
connection
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006272883A
Other languages
English (en)
Other versions
JP5193452B2 (ja
Inventor
Dirk Heidenreich
ハイデンライヒ ディルク
Thomas Stockmeier
シュトックマイアー トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of JP2007103949A publication Critical patent/JP2007103949A/ja
Application granted granted Critical
Publication of JP5193452B2 publication Critical patent/JP5193452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H01L2224/0311—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

【課題】パワー半導体素子において基板とは反対側の電流導入が完全に均一に行なわれる、少なくとも１つのパワー半導体素子と、ハウジングとを備えた装置、及びその製造方法を紹介する。
【解決手段】少なくとも１つのパワー半導体素子（７０）が、基板とは反対側のその第１主面上に、貴金属から成る金属被覆層を備えた少なくとも１つの接触面を有し、この少なくとも１つの接触面が、金属成形体（７６）であってパワー半導体素子（７０）側のその第２主面上に同様に貴金属層を有する金属成形体（７６）と、加圧焼結接続部を用いて互いに接続されていること。付属の製造方法は、金属成形体（７６）がウェーハ結合体としての複数のパワー半導体素子上に配置され、これらが同時に圧力付勢され、これらにおいて加圧焼結接続部が同時に生成されるという本質的なステップを有する。
【選択図】図３

Description

本発明は、例えば、ハウジング内に備わっている個々のパワー半導体素子（パワー半導体構成品）として、又はハウジング内で回路に適して接続されている複数のパワー半導体素子を備えたパワー半導体モジュールとして構成されている、少なくとも１つのパワー半導体素子と、ハウジングとを有する装置、及びその製造方法に関する。
例えば特許文献１及び特許文献２から知られているようなパワー半導体モジュールが本発明の出発点である。この種のパワー半導体モジュールは、ハウジングと、このハウジング内に配置されていて好ましくは冷却体上に直接的に取り付ける電気絶縁式の少なくとも１つの基板とを有する。この基板は絶縁材料ボディを有し、この絶縁材料ボディは、この絶縁材料ボディ上に設けられていて互いに絶縁されている金属性の複数の接続パス（接続トラック）と、これらの接続パス上に設けられていて回路に適してこれらの接続パスと接続されている複数のパワー半導体素子とを備えている。更にこのパワー半導体モジュールは、外部負荷接触部及び外部補助接触部用の端子要素（ターミナル要素）と、パワー半導体モジュールの内部に配置されている接続要素とを有する。パワー半導体モジュールの内部における回路に適した接続部用のこれらの接続要素は、多くの場合、ワイヤボンディング接続部（特許文献１に従う）又はパワー半導体素子上にロウ付けされた打ち抜き曲げ部材（特許文献２に従う）として形成されている。
特に単位面積あたり高い電流容量を有するパワー半導体素子用のワイヤボンディング接続部において、ボンディング接続部の必須の電流容量を達成するために単位面積が多数のボンディングワイヤを有し且つ各ボンディングワイヤが複数のボンディングフットを有する必要があることは短所である。更にボンディング接続部において、電気接続が互いに離間されている複数のボンディングフットを介して確立され、それによりパワー半導体素子の接触面に対する電流入力が均一に行なわれないことは短所である。
ロウ付け接続部はパワー半導体素子の接触面に対する均一の電流入力にとって適しているが、そのためにロウ付け接続部は接触面の大部分を覆わなくてはならない。この際、パワー半導体素子及び接続要素の異なる熱膨張が短所であると分かっている。この短所は、好ましくは鉛を多く含んだロウから成る比較的厚いロウ層、及びトリメタル接続要素の使用により軽減されるが、その際にこの種の接続部は高い電気抵抗と高い熱抵抗を有することになる。
同様に例えば特許文献３から知られているように押圧力接触式（プレッシャコンタクト式）のパワー半導体モジュールが知られている。この際、ベースプレートと押圧力を導入する要素との間にパワー半導体素子が配置されている。押圧力が直接的にパワー半導体素子上に導入される押圧力接触式の構造は、目下、特にパワーダイオード及びパワーサイリスタにおいて知られている。この種の構造において、押圧力が選択的に各パワー半導体素子に対して別個に導入されることは短所である。
特許文献４は、加圧焼結技術による接続部のための基礎的な従来技術を示している。特許文献４は、以下の本質的な処理ステップにより特徴付けられている方法を開示している：
・ 金属粉及び溶剤から成るペースト状の層を、個々の素子の接続すべき接触面上に塗布するステップ；
・ 基板上にその素子を取り付けるステップ。この際、そのペースト状の層が素子と基板との間に配置される；
・ 素子とペースト状の層と基板とから成る結合体から溶剤を追い出すステップ；
・ 追加的な圧力付勢のもと、焼結温度に結合体を加熱するステップ。
更に特許文献５に従う方法が知られていて、この方法は、複数のパワー半導体素子に対し、加圧焼結接続の準備ステップを同時に実施し得るという長所を有する。実際の焼結接続は、更に選択的に各パワー半導体素子に対して個々に実施される。この方法は次のステップを有する：
・ 金属粉及び溶剤から成るペースト状の層を支持フォイル上に塗布するステップ；
・ ペースト状の層を乾燥させるステップ；
・ 乾燥された層上に少なくとも１つの素子を取り付けるステップ；
・ 少なくとも１つの素子と、乾燥された層を有する支持フォイルとから成る結合体を圧力付勢するステップ。それによりその層と素子との間の付着力がその層と支持フォイルとの間の付着力よりも大きくなる；
・ 付着する層を備えた少なくとも１つの素子を支持フォイルから取り外すステップ；
・ 付着する層を備えたその素子を基板上に位置決めするステップ；
・ 基板及び素子の装置を圧力及び温度付勢し、それらを焼結接続させるステップ。
ＤＥ１９７１９７０３Ａ１ ＥＰ０５１３４１０Ｂ１ ＤＥ１０３６０５７３Ａ１ ＤＥ３４１４０６５Ｃ２ ＤＥ１０２００４０１９５６７Ａ１
本発明の基礎を成す課題は、パワー半導体素子において基板とは反対側の電流導入が完全に均一に行なわれる、少なくとも１つのパワー半導体素子と、ハウジングとを備えた装置を紹介することであり、更に、この種の装置が効率よく経済的に製造され得る、それに付属の製造方法をすることである。
前記の課題は、本発明に従い、請求項１及び請求項２の構成要件の措置により解決される。有利な実施形態は下位請求項に記載されている。
本発明の思想は、少なくとも１つのパワー半導体素子と、電気絶縁式のハウジングとを備えた装置に関する。この装置は、更に外側に通じる端子要素と、ハウジングにより少なくとも部分的に包囲されている少なくとも１つの基板とを有する。基板の第１主面上には少なくとも１つのパワー半導体素子の第２主面が配置されていて電導接続されている。
少なくとも１つのパワー半導体素子は、基板とは反対側のその第１主面上に、金属被覆層を備えた少なくとも１つの接触面を有している。この金属被覆層は加圧焼結接続のための貴金属層として形成されている。この装置は更に金属成形体を有し、この金属成形体の第２主面は同様に貴金属層を有する。この金属成形体はパワー半導体素子の前記の接触面と加圧焼結接続部を用いて接続されている。
付属の製造方法はウェーハ結合体としての複数のパワー半導体素子から出発し、このウェーハ結合体は、各々パワー半導体素子ごとに少なくとも１つの接触面を有し、この接触面は、第１主面上で貴金属から成る金属被覆層を備えている。本方法は少なくとも次のステップを有する：
・ 金属粉（好ましくは銀）と溶剤とから成るペースト状の層をパワー半導体素子の接触面上に選択的に塗布するステップ；
・ そのペースト状の層を乾燥させるステップ；
・ 各々の金属成形体を接触面上の乾燥された各々の層上に取り付けるステップ；
・ 金属成形体の配置された複数のパワー半導体素子に対し、それらの焼結接続のために圧力付勢（加圧）するステップ；
・ ウェーハ結合体からパワー半導体素子を個別化するステップ；
・ 金属成形体を備えたパワー半導体素子を基板上に配置するステップ；
・ 金属成形体の配置されたパワー半導体素子を、他のパワー半導体素子、接続要素、及び／又は端子要素と、回路に適して接続するステップ；
・ ハウジングを配置するステップ。
次に本発明の解決策を図１〜図５の実施例に基づいて更に説明する。
図１は、ハウジング（３）を有する装置（１）、ここではパワー半導体モジュールであり、ハウジング（３）は、フレーム状のハウジング部分（３２）と、このフレーム状のハウジング部分（３２）とスナップ・ロック・接続するためのロックノーズ（３６）を有するカバー（３４）とを有している。フレーム状のハウジング部分（３２）は基板（５）を包囲している。基板（５）は、好ましくは酸化アルミニウム又は窒化アルミニウムのような絶縁セラミックである絶縁材料ボディ（５２）と、パワー半導体モジュールの内部側に設けられている絶縁材料ボディ（５２）の第１主面上にそれ自体が構造化（パターン化）されている銅積層部とを有する。この銅積層部の個々の部分はパワー半導体モジュールの導体パス（導電トラック、５４）を形成している。
これらの導体パス（５４）上には、パワー半導体素子（７０）と、負荷端子用の端子要素（４２、４４、４６）と、接続要素（４０）とが配置されている。これらのコンポーネントは全てロウ付け接続部を用いて導体パス（５４）と接続されている。負荷端子要素（４２、４４、４６）はパワー半導体素子（７０）の外部接続のために用いられ、接続要素（４０）はパワー半導体素子（７０）の回路に適した内部接続のために用いられる。
ここではパワーダイオード及びパワーサイリスタであるパワー半導体素子（７０）は、基板（５）とは反対側のそれらの第１主面上に電気接触接続のための接触面（図３及び図４参照）を有する。これらの接触面は、加圧焼結接続に適していて好ましくは金から成る貴金属表面を有する。この接触面上にはこの接触面と加圧焼結接続部を用いて電導接続され、金属成形体（７６）が配置されている。
この金属成形体（７６）は好ましくは銅から成り、加圧焼結接続部の領域において電気的に塗布された貴金属表面をもっている。この金属成形体（７６）は接続要素（４０）とロウ付け技術により接続されている。これには、例えば３００℃付近の領域における比較的高い温度においても永続的に確実な電気接続部を高い機械的安定性と同時に可能とする加圧焼結接続部の特別な長所がある。従って、パワー半導体素子（７０）と金属成形体（７６）とから成る結合体との、ロウ付け接続部、ボンディング接続部、又は他の加圧焼結接続部のような後から実施される接続部も可能である。
パワー半導体素子（７０）と金属成形体（７６）とから成るこの結合体は特に有利であり、その理由は、ボンディング接続部又は平面的には形成されていないロウ付け接続部の場合、この金属成形体（７６）を用い、パワー半導体素子（７０）内への電流の取り込みが全接触面に渡って均質に行なわれ、それによりパワー半導体素子（７０）がその膨張に関して均一に負荷されるためであり、このことはより良い出力性能とより高い信頼性に寄与する。
図２は、例えば所謂「ＴＯ」ハウジング内に備えられた個々のパワー半導体素子（７０）の形態における本発明に従う装置（１）を示している。ここでは同時に負荷端子要素（４２）として形成されている平たい金属体としての基板（５）と、パワー半導体素子（７０）と、他の端子要素（４４）と、基板（５）を覆うハウジング（３）とが図示されている。
基板（５）は加圧焼結接続部を用いてパワー半導体素子（７０）と電導接続されている。同様の接続部を用い、パワー半導体素子（７０）において基板（５）とは反対側の第１主面上には金属成形体（７６）が配置されている。この金属成形体（７６）上には再び第３の加圧焼結接続部を用いて又はロウ付け接続部又は接着接続部を用いて第２の負荷端子要素（４４）が接続されている。
図３は、ここではパワーダイオードである非制御式のパワー半導体素子（７０）上の金属成形体（７６）の第１配置構成を３次元図として示している。そのためにパワーダイオード（７０）はその第1主面上に接触面（７２）を有する。この接触面（７２）は多層の金属被覆構造を有し、この際、最も上の層は、加圧焼結接続部用に必須であるため、貴金属から成っている。
このパワー半導体素子（７０）上には、図面の見易さのために離間して描かれているが、横方向（ラテラル）に広がる接触面（７６）を有する金属成形体（７６）が配置されていて、加圧焼結接続部を用いてこの接触面（７６）と電導接続されている。この加圧焼結接続部の構成に関しては図５が参照とされる。金属成形体（７６）は、銅、又はモリブデン、又は１００のうち少なくとも８０の体積部分の割合でこれらの両方の金属を含む合金から成る直方体として形成されている。金属成形体（７６）は、パワー半導体素子（７０）の方を向いたその第２側面上に貴金属層を有し、この貴金属層は少なくともパワー半導体素子（７０）の接触面（７２）の大きさに対応する。好ましくは全金属成形体（７６）が電気的に塗布された貴金属層で被覆されている。
平らであり直方体形状に形成されている金属成形体（７６）は、その横方向の最大の広がりを１００としたときの最大で５０の厚さを有する。パワー半導体素子（７０）と、加圧焼結法を用いて配置された金属成形体（７６）との結合体は、押圧力接触接続部、ロウ付け接続部、接着接続部、又は他の加圧焼結接続部との配置構成において、回路に適して接続され得る。
図４は、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）である制御式のパワースイッチとしてのパワー半導体素子（７０）上の金属成形体（７６）の第２配置構成を３次元図として示している。この際、パワー半導体素子（７０）の第１主面は、２つの接触面（７２、７４）、即ち、負荷接続のための大きな面の接触面（７２）と、制御接続のためのより小さな広がりの他の接触面（７４）とである。制御接続のための接触面（７４）は、この際、対応する金属成形体（７６）により被覆されず、それにより例えば従来技術によるワイヤボンディング技術を用いて接続され得る。従って金属成形体（７６）は角に切欠き部をもって形成されている。
図５は、本発明に従う製造方法のステップを示している。この際、出発点は、フレーム（９２）内に配置された支持フォイル（９０）上のウェーハ結合体内の複数のパワー半導体素子（７０）である。各パワー半導体素子（７０）は、支持フォイル（９０）とは反対側の第１主面上に少なくとも１つの接触面を有する。この接触面の方は、貴金属から成る最も上の金属被覆層を有する。
第１ステップでは、選択的に、パワー半導体素子の複数の接触面上に、金属粉及び溶剤から成るペースト状の層が塗布される。この際、吹き付けマスクを通じるペーストの吹き付け（８０）又はペーストのスクリーンプリンティングが特に有利である。
更なるステップではパワー半導体素子（７０）の接触面上に金属成形体（７６）が配置される。この際、金属成形体（７６）が、結合体として、即ち複数が同時に配置されると特に有利である。そのために金属成形体（７６）は例えばバー（７８）を用いて互いに接続され得る、又は金属成形体（７６）が、単独で、パワー半導体素子（７０）の支持フォイル（９０）に類似する支持マテリアル上に配置され得る。
ペースト状の層の乾燥は、金属成形体（７６）を取り付けるこの製造ステップの前か後に行なわれる。
引き続き、各々の焼結接続のために、金属成形体（７６）の配置された複数のパワー半導体素子（７０）上に同時の圧力付勢（８２）が行なわれる。更なるプロセスステップでは、金属成形体（７６）の配置されたパワー半導体素子（７０）が、好ましくは鋸引きで別々に個別化され（８４）、周知の方法（８６）で支持フォイルから取り外され、例えばパワー半導体モジュール内に配置される。
パワー半導体モジュールの形態における本発明に従う装置を示す図である。 備えられた個々のパワー半導体素子の形態における本発明に従う装置を示す図である。 パワー半導体素子上の金属成形体の第１配置構成を示す３次元図である。 パワー半導体素子上の金属成形体の第２配置構成を示す３次元図である。 本発明に従う製造方法のステップを示す図である。
符号の説明
１ 本発明に従う装置
３ ハウジング
３２ ハウジング部分
３４ カバー
３６ ロックノーズ
４０ 接続要素
４２、４４、４６ 端子要素
５ 基板
５２ 絶縁材料ボディ
５４ 導体パス
７０ パワー半導体素子
７２ 接触面
７４ 接触面
７６ 金属成形体／接触面
７８ バー
８０ ペーストの吹き付け
８２ 圧力付勢
８４ 鋸引き
８６ 取り外し
９０ 支持フォイル
９２ フレーム

Claims (9)

  1. 少なくとも１つのパワー半導体素子（７０）と、電気絶縁式のハウジング（３）とを備えた装置であって、この装置が、外側に通じる端子要素（４２、４４、４６）と、ハウジング（３）により少なくとも部分的に包囲されている少なくとも１つの基板（５）とを備え、少なくとも１つのパワー半導体素子（７０）がその第２主面を用いて基板（５）上に配置されている、前記装置において、
    少なくとも１つのパワー半導体素子（７０）が、基板（５）とは反対側のその第１主面上に、貴金属から成る金属被覆層を備えた少なくとも１つの接触面を有し、この少なくとも１つの接触面が、金属成形体（７６）であってパワー半導体素子（７０）側のその第２主面上に同様に貴金属層を有する金属成形体（７６）と、加圧焼結接続部を用いて互いに接続されていることを特徴とする装置。
  2. 請求項１に従う装置の製造方法であって、ウェーハ結合体としての複数のパワー半導体素子（７０）から出発し、このウェーハ結合体が、各々パワー半導体素子（７０）ごとに少なくとも１つの接触面を有し、この接触面が、第１主面上で貴金属から成る金属被覆層（７２）を備えている方法において、この方法が、少なくとも、次のステップ、即ち、
    ａ） 金属粉と溶剤とから成るペースト状の層（２０）をパワー半導体素子（７０）の接触面上に選択的に塗布（８０）するステップ；
    ｂ） そのペースト状の層（２０）を乾燥させるステップ；
    ｃ） 各々の金属成形体（７６）を接触面上の乾燥された各々の層上に取り付けるステップ；
    ｄ） 金属成形体（７６）の配置された複数のパワー半導体素子（７０）に対し、それらの焼結接続のために圧力付勢（８２）するステップ；
    ｅ） ウェーハ結合体からパワー半導体素子（７０）及びこれと接続された金属成形体（７６）を個別化（８４）するステップ；
    ｆ） 金属成形体（７６）を備えたパワー半導体素子（７０）を基板（５）上に配置するステップ；
    ｇ） 金属成形体（７６）の配置されたパワー半導体素子（７０）を、他のパワー半導体素子、接続要素、及び／又は端子要素と、回路に適して接続するステップ；
    ｈ） ハウジングを配置するステップ
    を有することを特徴とする方法。
  3. 金属成形体（７６）が平たく形成されていて、その横方向の最大の広がりを１００としたときの最大で５０の厚さを有することを特徴とする、請求項１に記載の装置。
  4. パワー半導体素子（７０）がその第１主面上に多層の金属被覆部を有することを特徴とする、請求項１に記載の装置。
  5. 金属成形体（７６）が、銅、又はモリブデン、又は１００のうち少なくとも８０の体積部分の割合でこれらの両方の金属の１つから成り、その表面が、電気的に析出された貴金属表面を有することを特徴とする、請求項１に記載の装置。
  6. 基板（５）が、平たい電気絶縁式のセラミックボディ（５２）と少なくとも１つの金属層とを有する層序から成り、その金属層が、パワー半導体素子（７０）の方を向いた側でそれ自体が構造化されていて、それにより互いに電気絶縁された複数の導体パス（５４）を形成し、少なくとも１つのパワー半導体素子（７０）がこれらの導体パス（５４）の少なくとも１つの上に配置され、押圧力接触接続部、ロウ付け接続部、接着接続部、又は他の加圧焼結接続部を用い、この導体パス（５４）と電導接続されていることを特徴とする、請求項１に記載の装置。
  7. 部分ステップａがスクリーンプリンティング法を用いて実施されることを特徴とする、請求項２に記載の方法。
  8. 個々の金属成形体（７６）が部分ステップｃにおいて結合体として配置されていることを特徴とする、請求項２に記載の方法。
  9. 部分ステップｅが鋸引き法を用いて実施されることを特徴とする、請求項２に記載の方法。
JP2006272883A 2005-10-05 2006-10-04 パワー半導体素子とハウジングとを備えた装置の製造方法 Expired - Fee Related JP5193452B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005047566A DE102005047566C5 (de) 2005-10-05 2005-10-05 Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
DE102005047566.3 2005-10-05

Publications (2)

Publication Number Publication Date
JP2007103949A true JP2007103949A (ja) 2007-04-19
JP5193452B2 JP5193452B2 (ja) 2013-05-08

Family

ID=37603438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006272883A Expired - Fee Related JP5193452B2 (ja) 2005-10-05 2006-10-04 パワー半導体素子とハウジングとを備えた装置の製造方法

Country Status (5)

Country Link
EP (1) EP1772900B1 (ja)
JP (1) JP5193452B2 (ja)
AT (1) ATE555498T1 (ja)
DE (1) DE102005047566C5 (ja)
DK (1) DK1772900T3 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283183A (ja) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co Kg 金属接触層を有するパワー半導体基板並びにそのための製造方法
JP2009033168A (ja) * 2007-07-26 2009-02-12 Semikron Elektronik Gmbh & Co Kg 金属コンタクト層を有するパワー半導体素子およびその製造方法
JP2012054358A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 電子装置の製造方法
JP2014532308A (ja) * 2011-10-15 2014-12-04 ダンフォス・シリコン・パワー・ゲーエムベーハー 太径ワイヤ又はストリップに接するための金属成形体を備えたパワー半導体チップ及びその製造方法
JP2016100604A (ja) * 2014-11-25 2016-05-30 ヘレウス ドイチェラント ゲーエムベーハー ウント カン 基板アダプタを有する半導体素子、固体基板アダプタを有する半導体素子を製造するための方法および半導体素子を接触させるための方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164176B2 (en) 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
DE102007037538A1 (de) * 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie Herstellung einer Baugruppe
EP2144284A1 (de) * 2008-07-11 2010-01-13 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Anschlusskontaktes an einem Halbleiterbauelement für die Leistungselektronik und elektronisches Bauteil mit einem auf diese Weise an einem Halblei-terbauelement hergestellten Anschlusskontakt
DE102008033410B4 (de) * 2008-07-16 2011-06-30 SEMIKRON Elektronik GmbH & Co. KG, 90431 Leistungselektronische Verbindungseinrichtung mit einem Leistungshalbleiterbauelement und Herstellungsverfahren hierzu
DE102008055134A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102008055137A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102011115886B4 (de) 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
DE102012212249B4 (de) * 2012-07-12 2016-02-25 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Halbleitermoduls
DE112012007149B4 (de) 2012-11-20 2020-07-09 Denso Corporation Halbleitervorrichtung
DE102014109766B3 (de) * 2014-07-11 2015-04-02 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102014117246B4 (de) * 2014-11-25 2018-11-15 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102015205704A1 (de) * 2015-03-30 2016-10-06 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
US10727186B2 (en) 2016-08-05 2020-07-28 Mitsubishi Electric Corporation Power semiconductor device
US10847494B2 (en) 2016-10-06 2020-11-24 Agile Power Switch 3D-Integration Apsi3D Method of determining thermal impedance of a sintering layer and a measurement system
DE102016121801B4 (de) * 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117087A (ja) * 1997-06-24 1999-01-22 Mitsubishi Electric Corp パワー半導体モジュール
JP2004525503A (ja) * 2000-12-13 2004-08-19 ダイムラークライスラー・アクチェンゲゼルシャフト 改善された一時的熱インピーダンスを有するパワーモジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE620067A (ja) * 1961-07-12 1900-01-01
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE4040753A1 (de) * 1990-12-19 1992-06-25 Siemens Ag Leistungshalbleiterbauelement
DE59100737D1 (de) * 1991-05-15 1994-01-27 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls.
US5499178A (en) 1991-12-16 1996-03-12 Regents Of The University Of Minnesota System for reducing harmonics by harmonic current injection
DE4300516C2 (de) * 1993-01-12 2001-05-17 Ixys Semiconductor Gmbh Leistungshalbleitermodul
DE19612838A1 (de) * 1995-11-13 1997-05-15 Asea Brown Boveri Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung
DE19719703C5 (de) * 1997-05-09 2005-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit Keramiksubstrat
DE19739684B4 (de) * 1997-09-10 2006-04-13 Robert Bosch Gmbh Verfahren zur Herstellung von Chipstapeln
DE10222609B4 (de) * 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10303103B4 (de) * 2003-01-28 2009-07-09 Ixys Semiconductor Gmbh Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
DE10360573B4 (de) * 2003-12-22 2008-02-14 Infineon Technologies Ag Leistungshalbleitermodul
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117087A (ja) * 1997-06-24 1999-01-22 Mitsubishi Electric Corp パワー半導体モジュール
JP2004525503A (ja) * 2000-12-13 2004-08-19 ダイムラークライスラー・アクチェンゲゼルシャフト 改善された一時的熱インピーダンスを有するパワーモジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283183A (ja) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co Kg 金属接触層を有するパワー半導体基板並びにそのための製造方法
JP2009033168A (ja) * 2007-07-26 2009-02-12 Semikron Elektronik Gmbh & Co Kg 金属コンタクト層を有するパワー半導体素子およびその製造方法
JP2012054358A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 電子装置の製造方法
JP2014532308A (ja) * 2011-10-15 2014-12-04 ダンフォス・シリコン・パワー・ゲーエムベーハー 太径ワイヤ又はストリップに接するための金属成形体を備えたパワー半導体チップ及びその製造方法
JP2016100604A (ja) * 2014-11-25 2016-05-30 ヘレウス ドイチェラント ゲーエムベーハー ウント カン 基板アダプタを有する半導体素子、固体基板アダプタを有する半導体素子を製造するための方法および半導体素子を接触させるための方法
KR101787687B1 (ko) * 2014-11-25 2017-10-18 헤레우스 도이칠란트 게엠베하 운트 코. 카게 기판 어댑터를 구비하는 반도체 소자를 제조하기 위한 방법, 고체 기판 어댑터를 구비하는 반도체 소자 및 반도체 소자를 접촉시키는 방법

Also Published As

Publication number Publication date
JP5193452B2 (ja) 2013-05-08
EP1772900A3 (de) 2008-07-16
DK1772900T3 (da) 2012-07-23
DE102005047566C5 (de) 2011-06-09
DE102005047566B4 (de) 2009-05-14
ATE555498T1 (de) 2012-05-15
EP1772900A2 (de) 2007-04-11
DE102005047566A1 (de) 2007-04-12
EP1772900B1 (de) 2012-04-25

Similar Documents

Publication Publication Date Title
JP5193452B2 (ja) パワー半導体素子とハウジングとを備えた装置の製造方法
JP5291872B2 (ja) 絶縁中間層を備えたパワー半導体モジュールの製造方法
JP5656962B2 (ja) 電子部品モジュール
JP5183294B2 (ja) 焼結されたパワー半導体基板並びにそのための製造方法
US9887173B2 (en) Method for producing structured sintered connection layers, and semiconductor element having a structured sintered connection layer
US7682875B2 (en) Method for fabricating a module including a sintered joint
US8552306B2 (en) Assembly and production of an assembly
JP6143687B2 (ja) 半導体装置および半導体装置の製造方法
JP6366766B2 (ja) 半導体装置
JP6643975B2 (ja) 半導体装置の製造方法
JP5119039B2 (ja) 金属接触層を有するパワー半導体基板並びにそのための製造方法
JP2004014599A (ja) 半導体装置およびその製造方法
JP7123688B2 (ja) 半導体装置及びその製造方法
CN107871672B (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2007150342A (ja) 半導体装置およびその製造方法
JP2016025237A (ja) 電力用半導体モジュール及びその実装方法
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JP2007250807A (ja) 電子部品搭載回路基板の製造方法およびそれを用いたモジュールの製造方法
JP2004134703A (ja) 端子付き回路基板
JP2000277872A (ja) 配線基板
JP2833901B2 (ja) 半導体装置
JP4485893B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2009302579A (ja) 半導体装置およびその製造方法
JPH09162324A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Ref document number: 5193452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees