JP2009033168A - 金属コンタクト層を有するパワー半導体素子およびその製造方法 - Google Patents

金属コンタクト層を有するパワー半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2009033168A
JP2009033168A JP2008191058A JP2008191058A JP2009033168A JP 2009033168 A JP2009033168 A JP 2009033168A JP 2008191058 A JP2008191058 A JP 2008191058A JP 2008191058 A JP2008191058 A JP 2008191058A JP 2009033168 A JP2009033168 A JP 2009033168A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor element
layer
pressure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008191058A
Other languages
English (en)
Inventor
Christian Goebl
ゲープル クリスチアン
Peter Beckedahl
ベッケダール ペーター
Heinrich Heilbronner
ハイルブロンナー ハインリヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of JP2009033168A publication Critical patent/JP2009033168A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

【課題】金属コンタクト層を有するパワー半導体素子およびその製造方法を提供する。
【解決手段】本発明は、基体と、少なくとも１つの接触面とを有するパワー半導体素子であって、この接触面の上に、第１材料の少なくとも１つの第１の薄い金属層が配置されたパワー半導体素子に関する。本発明によれば、第１の層に比べて厚い、第２材料のさらなる金属層が、その材料の加圧焼結接続によって、第１の層の上に配置される。関連の方法は、以下の本質的なステップを含む。ウェハ集合体内に複数のパワー半導体素子を製造するステップと、それぞれのパワー半導体素子の少なくとも１つの接触面の上に、少なくとも１つの第１の薄い金属層を施与するステップと、各パワー半導体素子ごとに、第１の金属層の少なくとも１つの上に、第２材料と溶媒とからなるペースト状の層を配置するステップと、ペースト状の層に圧力を印加するステップと、半導体素子を個別化するステップ。
【選択図】図１

Description

本発明は、好ましくは単結晶基体と少なくとも１つのｐｎ接合とを有する、少なくとも１つのコンタクト・メタライゼーションのパワー半導体素子に関する。そのようなパワー半導体素子は、例えば、パワー・ダイオード、パワー・トランジスタ、またはパワー・サイリスタ、さらには太陽電池、および抵抗素子である。
コンタクト・メタライゼーションは、半導体本体の接触面と外部接続要素との導電接続を担う。そのような接続要素は、例えば、ワイヤボンディング接続、はんだ技法によって接続された基板、または加圧接触された結合要素として形成することができる。
従来技術によれば、多数の異なるコンタクト・メタライゼーションが一般的に用いられている。それらの構造は、それぞれ意図されている接触対象によって異なり、例えばワイヤボンディング接続である。ここで、特にパワー半導体素子の分野において、異なる金属の積層から構成される多層コンタクト・メタライゼーションが知られている。この積層の中で、それぞれの層の個々の厚さは同じではなく、ただし数十分の１から数マイクロメートルの範囲内であることが多い。
また、加圧接触された結合要素の使用に関して、結合要素とパワー半導体素子との間に、ミリメートルのオーダーの厚さを有する金属板を配置することも知られている。これらの金属板は、パワー半導体素子、またはそのコンタクト・メタライゼーションの機械的負荷を減少させる働きをする。
本発明の目的は、接触性質が改善されるようにコンタクト・メタライゼーションの分野でパワー半導体素子を進展させ、かつそのパワー半導体素子を容易な製造で実現可能にする方法を提供することである。
この課題は、本発明によれば、請求項１に記載の特徴を有するパワー半導体素子を、請求項４に記載の方法によって製造することによって解決される。好ましい実施形態は、従属請求項に記載されている。
本発明の出発点は、好ましくは単結晶基体と少なくとも１つのｐｎ接合とを有するパワー半導体素子である。このパワー半導体素子は、半導体本体の領域内に少なくとも１つの接触面を有し、この接触面の上に、第１材料の少なくとも１つの第１の薄い金属層が配置される。これらの第１の金属層の少なくとも１つの上に、第１の層に比べて厚い、第２材料の金属層が配置される。その際、第２の金属材料が、９０％よりも高い貴金属含有率を有すると有利である。その際、この貴金属が銀であると特に有利である。
この配置は、加圧焼結接続によって成される。それに関して、ここで、加圧焼結接続とは、以下に述べる方法によって材料の層が配置されることを意味するものとする。
本発明に係る、そのようなパワー半導体素子を製造するための方法は、以下の本質的なステップを含む。
・ウェハ集合体内に複数のパワー半導体素子を製造するステップ。
・それぞれのパワー半導体素子の少なくとも１つの接触面の上に、少なくとも１つの第１の薄い金属層を施与するステップ。
・各パワー半導体素子ごとに、第１の金属層の少なくとも１つの上に、第２材料と溶媒とからなるペースト状の層を配置するステップ。
・ペースト状の層に圧力を印加するステップ。その際、圧力を印加する前に、ペースト状の層から溶媒の余剰分を除去することが好ましい。
・半導体素子を個別化するステップ。
ここで、ペースト状の層がスクリーン印刷法によって施与されると好ましいことがある。その際、一方で、要求された層厚に関して、所要の位置決め精度を達成することができる。他方で、この方法は低コストで実現可能である。
ペースト状の層に圧力を印加する第１の有利な実施は、１つのプレスと２つの成形プラグ（押出ポンチ）とを用いて行うことができる。その際、さらに、少なくとも１つの成形プラグが、準静水圧を生み出すシリコン・パッド（Silikonkissen）をその上に配置されて形成されると有利である。
ペースト状の層に圧力を印加する第２の有利な実施は、適切な液体または気体で充填される圧力タンクを用いて行うことができる。その際、パワー半導体素子を、ウェハ集合体内で箔、好ましくはテフロン（登録商標）箔によって覆って、圧力タンク内に配置し、次いで、圧力タンク内の流体に外部から圧力を印加することが好ましい。
このパワー半導体素子および製造方法の特に好ましいさらなる構成は、実施形態の各説明において挙げられる。さらに、本発明の解決策を、図１〜３の実施形態に基づいて以下に説明する。
図１および２は、本発明に係る第１のパワー半導体素子の本発明に係る製造方法の個々のステップを示す。図１に、半導体本体が、後にパワー半導体素子１０の縁部になる部分１２と、この半導体本体において概略的に両方の主面１０２、１０４にある複数の接触面２０、２２、２４と共に示されている。さらに、第１の金属材料３６の第１の薄層の製造が示されている。その際、従来技術によれば、例えば、シャドウマスク３８を用いた蒸着法が用いられ、あるいはまたスパッタリング法が用いられる。長い間知られているこれらの方法によって、マイクロメートルのオーダーでの層厚を有する少なくとも１つの均質な層が堆積される。その際、この層が、それぞれ異なる層厚を有するそれぞれ異なる金属からなる複数の薄い個別の層から堆積されると非常に好ましいことがある。
明示しない次のステップで、好ましくはスクリーン印刷法によって、従来技術による焼結接続から知られているように、ペースト状の層４４（図２）が、第１の層３４の上に配置される。その際、層３４、４４が互いに直接重ねて配置されるか、ペースト状の第２の層４４が第１の層３４をわずかに覆う、あるいはまた完全には覆わないかは、本発明には関係しない。
ペースト状の層４４（図２）自体は、マイクロメートルのオーダーの最大寸法を有する金属フレークと溶媒との形での金属材料の混合物からなる。金属フレークの金属として特に銀が適しているが、別の貴金属、または９０％よりも高い貴金属含有率を有する混合物も適している。
図２は、第１の層に比べて厚い第２の金属層の形成のための、ペースト状の層４４への圧力印加６０を示す。ここで、圧力印加６０の前に施与された箔５０、例えばテフロン（登録商標）箔がさらに示されており、これも好ましい。その際、ウェハ集合体全体を被覆することが好ましい。ただし、いくつかの構成では、それぞれのペースト状の層のみを箔で選択的に覆うことも可能である。
ペースト状の層４４と第１の金属層３４との間の十分に耐久性のある接続を形成するために、圧力印加６０の際に導入される最大最終圧力を少なくとも１５ＭＰａにすると好ましい。
さらに、圧力印加６０に加えて、パワー半導体素子１０または半導体本体を３５０Ｋよりも高い温度に加熱することが有利であることがある。完成した金属層が溶媒を含むべきではないので、これは、ペースト状の層４４からの溶媒の除去のために有利である。
この第２の金属層は、圧力印加６０の後、１０μｍ〜８０μｍの好ましい厚さを有し、また、１μｍ〜２５０μｍの層も製造可能であり、用途によってはそれも適当である。
図３は、本発明に係る第２のパワー半導体素子１０、ここではパワー・サイリスタを示す。このパワー半導体素子１０の半導体本体は、その第１の主面１０２に第１の接触面２０、ここではカソードを有し、その第２の主面１０４に２つのさらなる接触面２２、２４、すなわち制御入力端子であるゲート２２と、アノード２４とを有する。この構造では、これらの接触面が全て、本発明に従ってさらに構築される。
各接触面２０、２２、２４が、第１の金属材料３０、３２、３４からなる第１の層を有し、ここでは、銀からなる最終部分層と、約５μｍの全体の層厚とを有する様々な材料の部分層を有する。この第１材料３０、３２、３４は、加圧焼結法によって配置される層厚５０μｍの第２の金属材料４０、４２、４４、ここでは同様に銀によって覆われる。
そのように形成されたパワー半導体素子１０は、製造が容易であるという利点を有する（図１および図２を参照のこと）。その一方で、そのようなパワー半導体素子１０は、結合要素（図示せず）とパワー半導体素子１０自体との間に０．２ｍｍ〜４ｍｍの範囲の厚さを有するさらなる金属板が配置されることなく、加圧接触構成で使用することができる。この金属板の役割は、厚い第２の金属層４０、４２、４４によって引き受けられる。
本発明に係るパワー半導体素子１０の利点は、さらなる接続技法との組合せに際しても有利である。特にパワー半導体素子１０と基板との焼結接続の製造に関して、パワー半導体素子１０が、接続のために貴金属表面を有することが必要である。さらに、この貴金属表面が、１０μｍを超える層厚を有すると有利である。そのような層は、上述の方法を用いれば、標準の方法、例えば蒸着法またはスパッタリング法による製造に比べてはるかに容易に、かつ低コストで製造することができる。
本発明に係る第１のパワー半導体素子の本発明に係る製造方法の１ステップを示す図である。 本発明に係る第１のパワー半導体素子の本発明に係る製造方法の１ステップを示す図である。 本発明に係る第２のパワー半導体素子を示す図である。
符号の説明
１０ パワー半導体素子
１２ 後に縁部になる部分
２０、２２、２４ 接触面
３０、３２、３４、３６ 第１の金属材料
３４ 第１の層
３８ シャドウマスク
４０、４２、４４ 第２の金属材料
４２ 第２の層、ペースト状の層
５０ 箔
６０ 圧力印加
１０２、１０４ 主面

Claims (10)

  1. 基体と、少なくとも１つの接触面（２０、２２、２４）とを有するパワー半導体素子（１０）であって、前記接触面（２０、２２、２４）の上に、第１材料（３０、３２、３４）の少なくとも１つの第１の薄い金属層が配置され、前記第１の薄い金属層に比べて厚い、第２材料（４０、４２、４４）のさらなる金属層が、前記第２材料の加圧焼結接続によって配置されているパワー半導体素子（１０）。
  2. 前記第２の金属材料（４０、４２、４４）が、９０％よりも高い貴金属含有率を有する、請求項１に記載のパワー半導体素子。
  3. 前記貴金属が銀である請求項２に記載のパワー半導体素子。
  4. 本質的なステップとして、
    ・ウェハ集合体内に複数のパワー半導体素子（１０）を製造するステップと、
    ・それぞれのパワー半導体素子（１０）の少なくとも１つの接触面（２０、２２、２４）の上に、少なくとも１つの第１の薄い金属層（３０、３２、３４）を施与するステップと、
    ・各パワー半導体素子（１０）ごとに、前記第１の金属層の少なくとも１つの上に、第２材料と溶媒とからなるペースト状の層（４０、４２、４４）を配置するステップと、
    ・前記ペースト状の層（４０、４２、４４）に圧力印加（６０）するステップと、
    ・前記半導体素子（１０）を個別化するステップと
    を含む、請求項１に記載のパワー半導体素子（１０）を製造する方法。
  5. 前記ペースト状の層（４０、４２、４４）が、スクリーン印刷法によって施与される、請求項４に記載の方法。
  6. 前記圧力（６０）が、１つのプレスと２つの成形プラグとによってもたらされ、少なくとも１つの成形プラグが、準静水圧を生み出すシリコン・パッドを上に配置されて形成される、請求項４に記載の方法。
  7. 前記圧力（６０）が、外部から圧力を印加されかつ液体または気体で充填される圧力タンク内で生成され、ウェハ集合体内の前記パワー半導体素子（１０）が、前記圧力タンク内に完全に配置されている、請求項４に記載の方法。
  8. 前記圧力印加（６０）の際の最大最終圧力が、少なくとも１５ＭＰａに相当する、請求項４に記載の方法。
  9. 前記圧力印加（６０）中に、前記パワー半導体素子（１０）が、３５０Ｋよりも高い温度に加熱される、請求項４に記載の方法。
  10. 前記圧力印加（６０）の前に、前記ペースト状の層（４０、４２、４４）の表面、または前記ウェハ集合体全体が、箔（５０）で覆われる、請求項４に記載の方法。
JP2008191058A 2007-07-26 2008-07-24 金属コンタクト層を有するパワー半導体素子およびその製造方法 Pending JP2009033168A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007022338A DE102007022338B4 (de) 2007-07-26 2007-07-26 Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht

Publications (1)

Publication Number Publication Date
JP2009033168A true JP2009033168A (ja) 2009-02-12

Family

ID=40030257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008191058A Pending JP2009033168A (ja) 2007-07-26 2008-07-24 金属コンタクト層を有するパワー半導体素子およびその製造方法

Country Status (5)

Country Link
US (1) US8110925B2 (ja)
EP (1) EP2019421A3 (ja)
JP (1) JP2009033168A (ja)
CN (1) CN101359637B (ja)
DE (1) DE102007022338B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2673803B1 (en) * 2011-02-08 2021-04-14 ABB Power Grids Switzerland AG Power semiconductor module and method to produce a power semiconductor module
US8586480B1 (en) * 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261028A (ja) * 1990-09-26 1992-09-17 Siemens Ag 半導体基体を基板に固定する方法
JPH05190759A (ja) * 1991-06-24 1993-07-30 Siemens Ag 半導体デバイスとその製造方法
JP2003068771A (ja) * 2001-07-18 2003-03-07 Abb Res Ltd 基板に電子部品を取付ける方法
JP2004525503A (ja) * 2000-12-13 2004-08-19 ダイムラークライスラー・アクチェンゲゼルシャフト 改善された一時的熱インピーダンスを有するパワーモジュール
JP2007103949A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg パワー半導体素子とハウジングとを備えた装置及びその製造方法
US20070131353A1 (en) * 2005-12-09 2007-06-14 Semikron Elektronik Gmbh & Co. Kg Apparatus and clocked method for pressure-sintered bonding

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
EP0330896A3 (de) * 1988-03-03 1991-01-09 Siemens Aktiengesellschaft Verfahren zum Befestigen von Halbleiterbauelementen auf Substraten und Anordnungen zur Durchführung desselben
EP0460286A3 (en) * 1990-06-06 1992-02-26 Siemens Aktiengesellschaft Method and arrangement for bonding a semiconductor component to a substrate or for finishing a semiconductor/substrate connection by contactless pressing
DE4233073A1 (de) 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP4077888B2 (ja) 1995-07-21 2008-04-23 株式会社東芝 セラミックス回路基板
JP2003101184A (ja) 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
TWI239080B (en) * 2002-12-31 2005-09-01 Advanced Semiconductor Eng Semiconductor chip package and method for the same
DE10349477A1 (de) * 2003-10-21 2005-02-24 Infineon Technologies Ag Halbleiterbauteile mit einem Gehäuse und mit einem Halbleiterchip, sowie Verfahren zur Herstellung desselben
EP1716578A4 (en) * 2004-02-18 2009-11-11 Virginia Tech Intell Prop NANOMASS BAR METAL PASTE FOR CONNECTION AND USE METHOD
US20070183920A1 (en) * 2005-02-14 2007-08-09 Guo-Quan Lu Nanoscale metal paste for interconnect and method of use
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
US20070065984A1 (en) * 2005-09-22 2007-03-22 Lau Daniel K Thermal enhanced package for block mold assembly
US8067256B2 (en) * 2007-09-28 2011-11-29 Intel Corporation Method of making microelectronic package using integrated heat spreader stiffener panel and microelectronic package formed according to the method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261028A (ja) * 1990-09-26 1992-09-17 Siemens Ag 半導体基体を基板に固定する方法
JPH05190759A (ja) * 1991-06-24 1993-07-30 Siemens Ag 半導体デバイスとその製造方法
JP2004525503A (ja) * 2000-12-13 2004-08-19 ダイムラークライスラー・アクチェンゲゼルシャフト 改善された一時的熱インピーダンスを有するパワーモジュール
JP2003068771A (ja) * 2001-07-18 2003-03-07 Abb Res Ltd 基板に電子部品を取付ける方法
JP2007103949A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg パワー半導体素子とハウジングとを備えた装置及びその製造方法
US20070131353A1 (en) * 2005-12-09 2007-06-14 Semikron Elektronik Gmbh & Co. Kg Apparatus and clocked method for pressure-sintered bonding

Also Published As

Publication number Publication date
EP2019421A2 (de) 2009-01-28
DE102007022338B4 (de) 2013-12-05
DE102007022338A1 (de) 2009-04-09
CN101359637B (zh) 2012-08-29
CN101359637A (zh) 2009-02-04
US20090039516A1 (en) 2009-02-12
US8110925B2 (en) 2012-02-07
EP2019421A3 (de) 2012-10-31

Similar Documents

Publication Publication Date Title
CN1725396B (zh) 薄膜型多层陶瓷电容器及其制造方法
JP5183294B2 (ja) 焼結されたパワー半導体基板並びにそのための製造方法
JPWO2017002793A1 (ja) 半導体装置および半導体装置の製造方法
KR102067712B1 (ko) 열전 모듈 및 그 제조 방법
JP2007103949A (ja) パワー半導体素子とハウジングとを備えた装置及びその製造方法
US9972596B2 (en) Chip assemblage, press pack cell and method for operating a press pack cell
CN101764113A (zh) 半导体元件的线路面的连接垫上的金属凸块结构及形成方法
US20220369468A1 (en) Substrate structures and methods of manufacture
US20150061100A1 (en) Semiconductor Arrangement, Method for Producing a Number of Chip Assemblies, Method for Producing a Semiconductor Arrangement and Method for Operating a Semiconductor Arrangement
US9768036B2 (en) Power semiconductor substrates with metal contact layer and method of manufacture thereof
JP2009033168A (ja) 金属コンタクト層を有するパワー半導体素子およびその製造方法
JP2010244773A (ja) 電流保護の素子構造、および、その製造方法
TW202045456A (zh) 陶瓷構件及其製造方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
CN111517818B (zh) 复合生片、陶瓷部件、复合生片的制造方法及陶瓷部件的制造方法
JP2004087829A (ja) キャパシタ、回路基板、キャパシタの形成方法および回路基板の製造方法
JP5825825B2 (ja) パワー半導体基板を作製するための方法
CN108550531A (zh) 封装基板的制造方法
JP2016081943A (ja) 半導体装置及びその製造方法
TWI282594B (en) Chip-packaging structure and its manufacturing process
TWI600096B (zh) Circuit component packaging method and its products
TWI253726B (en) Laminated chip packaging structure and method thereof
TWI299532B (en) Die package and method for packaging the same
JP5573407B2 (ja) 金属ベース基板
CN108682630A (zh) 封装基板的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131224