JP2007072437A - 電界発光表示装置 - Google Patents

電界発光表示装置 Download PDF

Info

Publication number
JP2007072437A
JP2007072437A JP2006156345A JP2006156345A JP2007072437A JP 2007072437 A JP2007072437 A JP 2007072437A JP 2006156345 A JP2006156345 A JP 2006156345A JP 2006156345 A JP2006156345 A JP 2006156345A JP 2007072437 A JP2007072437 A JP 2007072437A
Authority
JP
Japan
Prior art keywords
electrode
substrate
active layer
doped
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006156345A
Other languages
English (en)
Inventor
Kwang Sik Oh
クァンシク・オ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2007072437A publication Critical patent/JP2007072437A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/18—Light sources with substantially two-dimensional radiating surfaces characterised by the nature or concentration of the activator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

【課題】本発明は、電流駆動を行う電界発光表示装置において、速い応答特性を有するように抵抗成分を低くして、電流の移動特性を高めるためのものである。
【解決手段】本発明は、ドレーン電極１３７とソース電極１３６との間のアクティブ層１３５に導電型イオンをドーピングすることにより、ドレーン電極１３７とソース電極１３６との間のチャンネルに形成される直列抵抗成分を低くして、電流の移動特性を高めて、速い応答特性を有する電界発光表示装置が実現できるようにする。
【選択図】図３

Description

本発明は、応答特性と関連した電界発光表示装置に関する。
電界発光表示装置に使われる電界発光素子は、２つの電極間に発光層が形成された自発光素子である。電界発光素子は、材料によって無機電界発光素子と有機電界発光素子に分けられる。また、電界発光素子は、発光層の駆動方式によって受動マトリックス型と能動マトリックス型に分けられる。
図１に示すように、一般的な電界発光素子は、透明な第１基板１２の上部に駆動部１０が形成されており、駆動部１０の上部に第１電極１６、発光層１８及び第２電極２０が構成されている。そして、第１基板１２上に形成された素子を保護するために、第１基板１２と第２基板２８は、シーラント２６により封入されている。また、第２基板２８には水分と酸素から素子を保護するために、吸湿剤２２が挿入される。
ここで、駆動部１０は、第１基板１２上にゲート電極３１が形成されており、ゲート電極３１を覆いかぶせるように、第１基板１２上にゲート絶縁膜３２が形成されている。ゲート絶縁膜３２上には、アモルファスシリコン（ａ−Ｓｉ）またはポリシリコン（Ｐ−Ｓｉ）などによるアクティブ層３５が形成されており、アクティブ層３５上には、オーミックコンタクト層３４が形成されている。アクティブ層３５には、ソース電極３６とドレーン電極３７が形成されている。
ソース電極３６とドレーン電極３７を含んだ第１基板１２上には、選択的に保護膜３８を形成することができる。詳しくは、ドレーン電極３７の所定領域が露出されるように形成されたコンタクトホールを通じて、ドレーン電極３７が第１電極１６と電気的に連結されている。ここで、第１電極１６は、画素電極であって、発光層１８と電気的に連結されている。
図２を参照しつつ、駆動による電流移動について、以下に説明する。
ゲート電極３１に電圧が印加される際、アクティブ層３５には、ゲート電極３１の電圧によりチャンネルが形成される。この際、ソース電極３６にかかった電流（Ｉ）は、チャンネルに形成された低い抵抗層に沿ってドレーン電極３７に流れる。ここで、駆動部は、アクティブ層３５がアモルファスシリコンまたはポリシリコンなどで形成されており、ゲート電極３１により形成されたチャンネル領域に比較的高い抵抗が形成される特性を有していた。
このような抵抗特性を説明するために、ゲート電極３１の電圧により形成されたチャンネルの抵抗をＲ１と仮定する。また、ソース電極３６の下面に形成された抵抗をＲ２と仮定し、アクティブ層３５に形成された抵抗をＲ３と仮定すれば、次のような抵抗特性を有することが分かる。
ゲート電極３１に電圧が印加されることによって、チャンネルを通じてソースとドレーン間に流れる電流（Ｉ）は、Ｒ１＋Ｒ２＋Ｒ３の直列抵抗成分により、電流密度が低くなる。これは、電流（Ｉ）の移動特性が落ちることを意味する。この結果、電流駆動を行う能動型有機電界発光素子の応答特性が劣化することとなる。
即ち、上記のような特性により、有機電界発光素子や無機電界発光素子のような電界発光素子を利用するディスプレイ装置を電流駆動する場合には、ディスプレイ装置の性能の低下をもたらすという問題がある。
本発明は、電流駆動を行う電界発光表示装置が速い応答特性を有するように、抵抗成分を低くして、電流の移動特性を高めることを目的とする。
本発明は、基板上に形成されたゲート電極と、基板上に形成されて、ゲート電極の上面を覆いかぶせるように形成されたゲート絶縁膜層と、ゲート絶縁膜層の上面を覆いかぶせるように形成されて、第１導電型不純物イオンでドーピングされたアクティブ層と、アクティブ層の一側に形成されたソース電極及び他側に形成されたドレーン電極と、ソース電極とドレーン電極との間に表れたアクティブ層の一定領域が第２導電型不純物イオンでドーピングされたイオンドーピング領域とを有する第１基板と、基板上に形成された第１電極と、第１電極上に形成された発光部と、発光部に形成された第２電極とを有する第２基板と、第１基板のドレーン電極と第２基板の第２電極とを電気的に連結する連結電極とを含む。
また、本発明は、基板上に形成されて、中心部は、第１導電型不純物イオンでドーピングされ、その両側は、第２導電型不純物イオンでドーピングされたアクティブ層と、アクティブ層の両側に形成されたソース電極及びドレーン電極と、アクティブ層を覆いかぶせて、ソース電極及びドレーン電極の所定領域が表れるようにコンタクトホールを形成して、基板上に形成された絶縁膜層と、絶縁膜層上に形成されて、アクティブ層と対応するように形成されたゲート電極とを有する第１基板と、基板上に形成された第１電極と、第１電極上に形成された発光部と、発光部に形成された第２電極とを有する第２基板と、第１基板のドレーン電極と第２基板の第２電極とを電気的に連結する連結電極とを含む。
また、本発明は、基板上に形成されたゲート電極と、基板上に形成され、ゲート電極の上面を覆いかぶせるように形成されたゲート絶縁膜層と、ゲート絶縁膜の上面を覆いかぶせるように形成されて、第１導電型不純物イオンでドーピングされたアクティブ層と、アクティブ層の一側に形成されたソース電極及び他側に形成されたドレーン電極と、ソース電極とドレーン電極との間に表れたアクティブ層の一定領域が第２導電型不純物イオンでドーピングされたイオンドーピング領域を有する駆動部と、駆動部のドレーン電極と電気的に連結された第１電極と、第１電極上に形成された発光部と、発光部上に形成された第２電極とを含む。
また、本発明は、基板上に形成されて、中心部は、第１導電型不純物イオンでドーピングされ、その両側は第２導電型不純物イオンでドーピングされたアクティブ層と、アクティブ層の両側に形成されたソース電極及びドレーン電極と、アクティブ層を覆いかぶせてソース電極及びドレーン電極の所定領域が表れるようにコンタクトホールを形成して、基板上に形成された絶縁膜層と、絶縁膜層上に形成されて、アクティブ層と対応するように形成されたゲート電極を有する駆動部と、駆動部のドレーン電極と電気的に連結された第１電極と、第１電極上に形成された発光部と、発光部上に形成された第２電極とを含む。
また、第１導電型不純物イオンは、ｎ型でドーピングされ、第２導電型不純物イオンは、ｐ型でドーピングされることができる。
また、第１導電型不純物イオンは、ｐ型でドーピングされ、第２導電型不純物イオンは、ｎ型でドーピングされることができる。
本発明によれば、アクティブ層に各々ｎ＋型とｐ＋型のイオンをドーピングすることにより、抵抗Ｒｓを低くする効果および電流移動特性を改善する効果を得ることができる。また、電流移動特性が改善されることによって、電荷蓄積時間を短縮できると共に、高い電流密度を維持して電流駆動を行う電界発光表示装置の応答速度を速くすることができる。
実施の形態１実施の形態１
図３は、本発明の実施の形態１に係る電界発光表示装置と駆動部の拡大図である。
図示したように、本発明の実施の形態１に係る電界発光表示装置は、上基板と下基板で形成される構造をなしている。また、ゲート電極１３１がソース電極１３６とドレーン電極１３７の下部に形成されており、概略的な構造は、次の通りである。
第１基板１５０上には、ゲート電極１３１が形成され、ゲート電極１３１の上面を覆いかぶせるように絶縁膜層１３２が形成される。
絶縁膜層１３２上には、第１導電型不純物イオンでドーピングされたアクティブ層１３５が絶縁膜層１３２を覆いかぶせるように形成され、アクティブ層１３５上には、オーミックコンタクト層１３４が形成される。ここで、アクティブ層１３５上の一側には、ソース電極１３６が形成され、他側には、ドレーン電極１３７が形成される。
ソース電極１３６とドレーン電極１３７との間に露出したアクティブ層１３５の一定領域には、第２導電型不純物イオンがドーピングされるが、これをイオンドーピング領域１３８という。
ここで、ソース電極１３６とドレーン電極１３７上には、ドレーン電極１３７の一定部分が表れるように保護膜１５６が形成され、ドレーン電極１３７と連結電極１５５とが電気的に連結されるように形成される。
上基板と下基板を有する構造では、一般に、第２基板１６０上には、第１電極１４０が形成され、第１電極１４０上には、発光部１４４が形成され、発光部１４４上には、第２電極１４２が形成される。
第１基板１５０のドレーン電極１３７と第２基板１６０の第２電極１４２とを電気的に連結する連結電極１５５により、第１基板１５０と第２基板１６０とが電気的に連結され、シーラント１２６により合着され、電界発光表示装置をなす構造を有する。
ここで、上記のような構造には、第１電極１４０上に平坦化層１４７が形成され、そして各カラーフィルタ１４６が更に形成される。
また、本発明の実施の形態１における電界発光表示装置の選択的構成要素として、第１導電型不純物イオンをｎ＋型でドーピングし、第２導電型不純物イオンをｐ＋型でドーピングすることにより、薄膜トランジスタは、Ｎ−Ｐ−Ｎ特性を帯びることになる。
即ち、アクティブ層１３５を形成するアモルファスシリコンまたはポリシリコンなどは、ｎ＋型イオンがドーピングされてＮ型を帯びることになる。以後、ソース電極１３６とドレーン電極１３７との間にドーピングされたｐ＋型イオンによりＰ型を帯びることになって、Ｎ−ＭＯＳ薄膜トランジスタ構造となる。
ここで、図３を参照してみれば、上基板と下基板で形成された電界発光表示装置は、第１基板１５０は、下基板として定義され、第２基板１６０は、上基板として定義される。
次に、駆動部の電流移動を示す図３及び図４を参照しつつ、発明の特徴部を基準にして実施の形態１に係る電界発光表示装置の駆動について説明する。
第１基板１５０上に形成されたゲート電極１３１に電圧が印加されると、ゲート電極１３１上に位置したＰ型のイオンドーピング領域１３８にチャンネルが形成される。この際、ソース電極１３６の電流は、チャンネルを通じてドレーン電極１３７に流れることになる。
ここで、ソース電極１３６とドレーン電極１３７の下段に形成されたアクティブ層１３５が各々Ｎ型で形成されているので、チャンネルを通じて流れる電流の流入が大きくなる。また、イオンドーピング領域１３８がＰ型で形成されているので、ソース電極１３６から発生した電子が、イオンドーピング領域１３８に形成された正孔により速く誘導される。
これは、Ｎ型で形成されたアクティブ層１３５からイオンドーピング領域１３８の空乏層へ、表面電荷の正孔が移動する特性によるためであり、その結果、電流の移動性が大きく向上する。
同様に、ドレーン電極１３７のＮ型イオンによっても、Ｐ型イオンが形成されたイオンドーピング領域１３８から電子の流入が大きくなり、アクティブ層１３５に形成されたチャンネルを通じて流れる電流密度が高くなる効果が得られる。
イオンドーピング領域１３８に形成されたチャンネルは、ゲート電極１３１に印加された電圧とも比例し、ゲート電極１３１に印加された電圧の大きさが大きければ大きいほど、チャンネルに形成される空乏層と電子の流入は、電圧に比例して大きくなる。
ここで、ゲート電極１３１に電圧が印加されることによって、Ｐ型イオンがドーピングされたイオンドーピング領域１３８に形成される抵抗をＲ１と仮定する。また、ソース電極１３６の下段に形成された抵抗をＲ２と仮定し、アクティブ層１３５に形成された抵抗をＲ３と仮定する。
一方、ここで、仮定された各々の抵抗は、図示していない理論的解析に基づくものである。
Ｒ１＋Ｒ２＋Ｒ３＝Ｒｓとした時、直列抵抗Ｒｓにより形成される抵抗は、アモルファスシリコンで形成されたアクティブ層１３５の直列抵抗Ｒｓを低減することを目的とする。
実施の形態１によれば、アクティブ層１３５に各々ｎ＋型とｐ＋型のイオンをドーピングすることにより、抵抗Ｒｓが低減し、電流移動特性が改善される。さらに、電流移動特性が改善されることによって、電荷蓄積時間を短縮させると共に、高い電流密度を維持して電流駆動を行う電界発光表示装置の応答速度が速くなる。
実施の形態２
図５は、本発明の実施の形態２に係る電界発光表示装置と駆動部の拡大図である。
図示したように、本発明の実施の形態２に係る電界発光表示装置は、上基板と下基板で形成されている。また、ゲート電極２３１がソース電極２３６とドレーン電極２３７より上部に形成されており、概略的な構造は、次の通りである。
第１基板２５０上には、中心部が第１導電型不純物イオンでドーピングされ、その両側は、第２導電型不純物イオンでドーピングされたアクティブ層２３５が形成される。アクティブ層２３５の両側のいずれかの一側には、ソース電極２３６が形成され、他側には、ドレーン電極２３７が形成される。
ここで、アクティブ層２３５、ソース電極２３６及びドレーン電極２３７を覆いかぶせてオーミックコンタクト層２３４が形成される。オーミックコンタクト層２３４上にはアクティブ層２３５と対応するようにゲート電極２３１が形成される。
絶縁膜層２３２は、アクティブ層２３５を覆いかぶせてソース電極２３６及びドレーン電極２３７の所定領域が露出されるように形成される。
ここで、ソース電極２３６とドレーン電極２３７上には、第１保護膜２４９が形成され、さらに、ドレーン電極２３７の一定部分が表れるようにコンタクトホールが形成され、コンタクトホールを通じてドレーン電極２３７と金属電極２５３が連結される。また、金属電極２５３は、連結電極２５５と電気的に連結されるように形成される。この際、連結電極２５５は、第２保護膜２５６上に形成されるか、あるいはスペーサを用いて構成されることもある。
一方、第２基板２６０上には、第１電極２４０が形成され、第１電極２４０上には、発光部２４４が形成され、発光部２４４上には、第２電極２４２が形成される。
ここで、第１基板２５０のドレーン電極２３７と第２基板２５０の第２電極２４２は、連結電極２５５を通じて電気的に連結され、第１基板２５０と第２基板２６０がシーラント２２６により合着され、電界発光表示装置をなす構造を有する。
ここで、上記のような構造には、第１電極２４０上に平坦化層２４７が形成され、そして各カラーフィルタ２４６が更に形成される。
また、本発明の実施の形態２における電界発光表示装置の選択的構成要素として、第１導電型不純物イオンをｐ＋型でドーピングし、第２導電型不純物イオンをｎ＋型でドーピングすることにより、薄膜トランジスタは、Ｐ−Ｎ−Ｐ特性を帯びることになる。
即ち、アクティブ層２３５を形成するアモルファスシリコンまたはポリシリコンなどは、ｐ＋型イオンがドーピングされてＰ型を帯びることになる。以後、ソース電極２３６とドレーン電極２３７との間にドーピングされたｎ＋型イオンによりＮ型を帯びることになって、Ｐ−ＭＯＳ薄膜トランジスタとなる。
ここで、図５を参照してみれば、上基板と下基板で形成された電界発光表示装置は、第１基板２５０は、下基板として定義され、第２基板２６０は、上基板として定義される。
次に、本発明の実施の形態２に係る電界発光表示装置の駆動について説明する。
ゲート電極２３１に電圧が印加されると、ゲート電極２３１の下部に位置したアクティブ層２３５の中心部に形成されたＰ型のアクティブ層２３５にチャンネルが形成される。この際、ソース電極２３６の電流は、形成されたチャンネルを通じてドレーン電極２３７側に流れることになる。
ここで、ソース電極２３６とドレーン電極２３７との間に形成されたアクティブ層２３５の両側が各々Ｐ型で形成されているので、Ｐ型のアクティブ層２３５に形成された正孔が電子をＮ型のアクティブ層２３５の中心に押し出すことになる。
これによって、アクティブ層２３５の中心部に形成されたＮ型の電子は、正孔が形成されたＰ型のアクティブ層２３５に速く移動する。これは、Ｐ型で形成されたアクティブ層２３５からＮ形で形成されたアクティブ層２３５へ、表面電荷の移動度の高い正孔が移動する特性によるためであり、その結果、電流の移動性が大きく向上する。
同様に、ドレーン電極２３７のＰ型イオンによっても、Ｎ型イオンが形成されたアクティブ層２３５の中心部から正孔の流入が大きくなり、アクティブ層２３５に形成されたチャンネルを通じて流れる電流密度が高くなる効果が得られる。
一方、アクティブ層２３５に形成されたチャンネルは、ゲート電極２３１に印加された電圧とも比例し、ゲート電極２３１に印加された電圧の大きさが大きければ大きいほど、チャンネルに形成される空乏層と電子の流入は、電圧に比例して大きくなる。
ここで、ゲート電極２３１に電圧が印加されることによって、Ｎ型イオンがドーピングされたアクティブ層２３５の中心部に形成される抵抗をＲ１と仮定する。また、ソース電極２３６に隣接形成されたＮ型のアクティブ層２３５に形成される抵抗をＲ２と仮定し、ドレーン電極２３７に隣接形成されたＮ型のアクティブ層２３５に形成される抵抗をＲ３と仮定する。
ここで、仮定された各々の抵抗は、図示していない理論的解析に基づくものである。
Ｒ１＋Ｒ２＋Ｒ３＝Ｒｓと仮定した時、直列抵抗Ｒｓにより形成される抵抗は、アモルファスシリコンで形成されたアクティブ層２３５の直列抵抗Ｒｓを低減することを目的とする。
実施の形態２によれば、アクティブ層２３５に各々ｎ＋型とｐ＋型のイオンをドーピングすることにより、抵抗Ｒｓが低減し、電流移動特性が改善される。さらに、電流移動特性が改善されることによって、電荷蓄積時間を短縮させると共に、高い電流密度を維持して電流駆動を行う電界発光表示装置の応答速度が速くなる。
実施の形態３
図６は、本発明の実施の形態３に係る電界発光表示装置と駆動部の拡大図である。
図示したように、本発明の実施の形態３に係る電界発光表示装置は、基板３５０に駆動部３００と発光部３４４が形成される構造をなしている。また、ゲート電極３３１がソース電極３３６とドレーン電極３３７の下部に形成されており、概略的な構造は、次の通りである。
基板３５０上にゲート電極３３１が形成され、ゲート電極３３１の上面を覆いかぶせるように基板３５０上にゲート絶縁膜層３３２が形成される。
ゲート絶縁膜層３３２の上面を覆いかぶせるように第１導電型不純物イオンでドーピングされたアクティブ層３３５が形成され、アクティブ層３３５上にオーミックコンタクト層３３４が形成される。また、アクティブ層３３５のいずれかの一側には、ソース電極３３６が、他側には、ドレーン電極３３７が形成される。
ソース電極３３６とドレーン電極３３７との間に露出したアクティブ層３３５の一定領域には、第２導電型不純物イオンがドーピングされるが、これをイオンドーピング領域３３８という。ドレーン電極３３７上にはドレーン電極３３７が一定領域表れるように保護膜３５６が形成される。
ここで、ドレーン電極３３７が第１電極３４０と電気的に連結される駆動部３００が形成される。
これによって、駆動部３００のドレーン電極３３７と電気的に連結された第１電極３４０と、第１電極３４０上に形成された発光部３４４と、発光部３４４上に形成された第２電極３４２とが含まれて、シーラント３２６により合着され、電界発光表示装置の構造を有する。
また、発光部３４４は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラー３１９を表示することになるが、一般的な方法では、画素毎に赤、緑、青色を発光する別途の有機物質をパターニングして使われる。
ここで、本発明の実施の形態３における電界発光表示装置の選択的構成要素として、第１導電型不純物イオンをｎ＋型でドーピングし、第２導電型不純物イオンをｐ＋型でドーピングすることにより、薄膜トランジスタは、Ｎ−Ｐ−Ｎ特性を帯びることになる。
即ち、アクティブ層３３５を形成するアモルファスシリコンまたはポリシリコンなどは、ｎ＋型イオンがドーピングされてＮ型を帯びることになる。以後、ソース電極３３６とドレーン電極３３７との間にドーピングされたｐ＋型イオンによりＰ型を帯びることになって、Ｎ−ＭＯＳ薄膜トランジスタとなる。
次に、本発明の実施の形態３に係る電界発光表示装置の駆動について説明する。
基板３５０上に形成されたゲート電極３３１に電圧が印加されると、ゲート電極３３１上に位置したＰ型のイオンドーピング領域３３８にチャンネルが形成される。この際、ソース電極３３６の電流は、形成されたチャンネルを通じてドレーン電極３３７に流れることになる。
ここで、ソース電極３３６とドレーン電極３３７の下段に形成されたアクティブ層３３５が各々Ｎ型で形成されているので、ソース電極３３６に流れる電流の電子の流入が大きくなる。
これによって、イオンドーピング領域３３８がＰ型で形成されているので、ソース電極３３６から発生した電子が、イオンドーピング領域３３８に形成された正孔により速く誘導される。
これは、Ｎ型で形成されたアクティブ層３３５からイオンドーピング領域３３８の空乏層へ、表面電荷の正孔が移動する特性によるためであり、その結果、電流の移動性が大きく向上する。
同様に、ドレーン電極３３７のＮ型イオンによっても、Ｐ型イオンが形成されたイオンドーピング領域３３８から電子の流入が大きくなり、アクティブ層３３５に形成されたチャンネルを通じて流れる電流の密度が高くなる効果が得られる。
一方、イオンドーピング領域３３８に形成されたチャンネルは、ゲート電極３３１に印加された電圧とも比例し、ゲート電極３３１に印加された電圧の大きさが大きければ大きいほど、チャンネルに形成される空乏層と電子の流入は、電圧に比例して大きくなる。
ここで、ゲート電極３３１に電圧が印加されることによって、Ｐ型イオンがドーピングされたイオンドーピング領域３３８に形成される抵抗をＲ１と仮定する。また、ソース電極３３６の下段に形成された抵抗をＲ２と仮定し、アクティブ層３３５に形成された抵抗をＲ３と仮定する。
ここで、仮定された各々の抵抗は、図示していない理論的解析に基づくものである。
Ｒ１＋Ｒ２＋Ｒ３＝Ｒｓと仮定した時、直列抵抗Ｒｓにより形成される抵抗は、アモルファスシリコンで形成されたアクティブ層３３５の直列抵抗Ｒｓを低減することを目的とする。
実施の形態３によれば、アクティブ層３３５に各々ｎ＋型とｐ＋型のイオンをドーピングすることにより、抵抗Ｒｓが低減し、電流移動特性が改善される。さらに、電流移動特性が改善されることによって、電荷蓄積時間を短縮させると共に、高い電流密度を維持して電流駆動を行う電界発光表示装置の応答速度が速くなる。
実施の形態４
図７は、本発明の実施の形態４に係る電界発光表示装置と駆動部の拡大図である。
図示したように、本発明の実施の形態４に係る電界発光表示装置は、基板４５０に駆動部４００と発光部４４４が形成される構造をなしている。また、ゲート電極４３１がソース電極４３６とドレーン電極４３７より上部に形成されており、概略的な構造は、次の通りである。
基板４５０上には、中心部が第１導電型不純物イオンでドーピングされ、その両側は、第２導電型不純物イオンでドーピングされたアクティブ層４３５が形成される。
アクティブ層４３５の両側のいずれかの一側には、ソース電極４３６が形成され、他側には、ドレーン電極４３７が形成され、アクティブ層４３５上にはオーミックコンタクト層４３４が形成される。
オーミックコンタクト層４３４上には、アクティブ層４３５と対応するようにゲート電極４３１が形成され、オーミックコンタクト層４３４とゲート電極４３１を覆いかぶせるように絶縁膜４３２層が形成される。また、ドレーン電極４３７の一定領域が表れるようにコンタクトホールが形成され、保護膜４４９が形成される。また、ドレーン電極４３７には、金属電極４５６が形成されて、第１電極４４０と電気的に連結される駆動部４００が形成される。
これによって、駆動部４００はドレーン電極４３７と金属電極４５６を通じて電気的に連結された第１電極４４０と、第１電極４４０上に形成された発光部４４４と、発光部４４４上に形成された第２電極４４２とがシーラント４２６により合着され、電界発光表示装置の構造を有する。
また、発光部４４４は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラー４１９を表示することになるが、一般的な方法では、画素毎に赤、緑、青色を発光する別途の有機物質をパターニングして使われる。
ここで、本発明の実施の形態４における電界発光表示装置の選択的構成要素として、第１導電型不純物イオンをｐ＋型でドーピングし、第２導電型不純物イオンをｎ＋型でドーピングすることにより、薄膜トランジスタは、Ｐ−Ｎ−Ｐ特性を帯びることになる。
即ち、アクティブ層４３５を形成するアモルファスシリコンまたはポリシリコンなどは、ｐ＋型イオンがドーピングされてＰ型を帯びることになる。以後、ソース電極４３６とドレーン電極４３７との間にドーピングされたｎ＋型イオンによりＮ型を帯びることになって、Ｐ−ＭＯＳ薄膜トランジスタとなる。
次に、本発明の実施の形態４に係る電界発光表示装置の駆動について説明する。
ゲート電極４３１に電圧が印加されると、ゲート電極４３１の下部に位置したアクティブ層４３５の中心部に形成されたＰ型のアクティブ層４３５にチャンネルが形成される。この際、ソース電極４３６の電流は、形成されたチャンネルを通じてドレーン電極４３７に流れることになる。
ここで、ソース電極４３６とドレーン電極４３７との間に形成されたアクティブ層４３５の両側が各々Ｐ型で形成されているので、Ｐ型のアクティブ層４３５に形成された正孔が電子をＮ型のアクティブ層４３５の中心に押し出すことになる。
これによって、アクティブ層４３５の中心部に形成されたＮ型の電子は、正孔が形成されたＰ型のアクティブ層４３５に速く移動する。これは、Ｐ型で形成されたアクティブ層４３５からＮ形で形成されたアクティブ層４３５へ、表面電荷の移動度の高い正孔が移動する特性によるためであり、その結果、電流の移動性が大きく向上する。
同様に、ドレーン電極４３７のＰ型イオンによっても、Ｎ型イオンが形成されたアクティブ層４３５の中心部から正孔の流入が大きくなり、アクティブ層４３５に形成されたチャンネルを通じて流れる電流密度が高くなる効果が得られる。
一方、アクティブ層４３５に形成されたチャンネルは、ゲート電極４３１に印加された電圧とも比例し、ゲート電極４３１に印加された電圧の大きさが大きければ大きいほど、チャンネルに形成される空乏層と電子の流入は、電圧に比例して大きくなる。
ここで、ゲート電極４３１に電圧が印加されることによって、Ｎ型イオンがドーピングされたアクティブ層４３５の中心部に形成される抵抗をＲ１と仮定する。また、ソース電極４３６に隣接形成された抵抗をＲ２と仮定し、アクティブ層４３５に形成された抵抗をＲ３と仮定する。
ここで、仮定された各々の抵抗は、図示していない理論的解析に基づくものである。
Ｒ１＋Ｒ２＋Ｒ３＝Ｒｓと仮定した時、直列抵抗Ｒｓにより形成される抵抗は、アモルファスシリコンで形成されたアクティブ層４３５の直列抵抗Ｒｓを低減することを目的とする。
実施の形態４によれば、アクティブ層４３５に各々ｎ＋型とｐ＋型のイオンをドーピングすることにより、抵抗Ｒｓが低減し、電流移動特性が改善される。さらに、電流移動特性が改善されることによって、電荷蓄積時間を短縮させると共に、高い電流密度を維持して電流駆動を行う電界発光表示装置の応答速度が速くなる。
一般的な電界発光表示装置と駆動部の拡大図である。 図１の駆動部電流移動を示す図である。 本発明の実施の形態１に係る電界発光表示装置と駆動部の拡大図である。 図３の駆動部の電流移動を示す図である。 本発明の実施の形態２に係る電界発光表示装置と駆動部の拡大図である。 本発明の実施の形態３に係る電界発光表示装置と駆動部の拡大図である。 本発明の実施の形態４に係る電界発光表示装置と駆動部の拡大図である。
符号の説明
１２６、２２６、３２６、４２６ シーラント、１３１、２３１、３３１、４３１ ゲート電極、１３２、２３２、３３２、４３２ 絶縁膜層、１３４、２３４、３３４、４３４ オーミックコンタクト層、１３５、２３５、３３５、４３５ アクティブ層、１３６、２３６、３３６、４３６ ソース電極、１３７、２３７、３３７、４３７ ドレーン電極、１３８、３３８ イオンドーピング領域、１４０、２４０、３４０、４４０ 第１電極、１４２、２４２、３４２、４４２ 第２電極、１４４、２４４、３４４、４４４ 発光部、１４６、２４６ カラーフィルタ、１４７、２４７ 平坦化層、１５０、２５０ 第１基板、１５５、２５５ 連結電極、１５６、２５６、３５６、４５６ 保護膜、１６０、２６０ 第２基板、２４９、４４９ 保護膜、２５３ 金属電極、３００、４００ 駆動部、３１９、４１９ カラー、３５０、４５０ 基板。

Claims (7)

  1. 基板上に形成されたゲート電極と、
    前記基板上に形成されて、前記ゲート電極の上面を覆いかぶせるように形成されたゲート絶縁膜層と、
    前記ゲート絶縁膜層の上面を覆いかぶせるように形成されて、第１導電型不純物イオンでドーピングされたアクティブ層と、
    前記アクティブ層のいずれか一側に形成されたソース電極及び他側に形成されたドレーン電極と、
    前記ソース電極と前記ドレーン電極との間に表れたアクティブ層の一定領域が第２導電型不純物イオンでドーピングされたイオンドーピング領域と
    を有する第１基板と、
    基板上に形成された第１電極と、
    前記第１電極上に形成された発光部と、
    前記発光部に形成された第２電極と
    を有する第２基板と、
    前記第１基板の前記ドレーン電極と前記第２基板の前記第２電極とを電気的に連結する連結電極と
    を含むことを特徴とする電界発光表示装置。
  2. 基板上に形成されて、中心部は、第１導電型不純物イオンでドーピングされ、その両側は、第２導電型不純物イオンでドーピングされたアクティブ層と、
    前記アクティブ層の両側に形成されたソース電極及びドレーン電極と、
    前記アクティブ層を覆いかぶせて、前記ソース電極及び前記ドレーン電極の所定領域が表れるようにコンタクトホールを形成して、前記基板上に形成された絶縁膜層と、
    前記絶縁膜層上に形成されて、前記アクティブ層と対応するように形成されたゲート電極と
    を有する第１基板と、
    基板上に形成された第１電極と、
    前記第１電極上に形成された発光部と、
    前記発光部に形成された第２電極と
    を有する第２基板と、
    前記第１基板の前記ドレーン電極と前記第２基板の前記第２電極とを電気的に連結する連結電極と
    を含むことを特徴とする電界発光表示装置。
  3. 基板上に形成されたゲート電極と、
    前記基板上に形成されて、前記ゲート電極の上面を覆いかぶせるように形成されたゲート絶縁膜層と、
    前記ゲート絶縁膜の上面を覆いかぶせるように形成されて、第１導電型不純物イオンでドーピングされたアクティブ層と、
    前記アクティブ層の何れか一側に形成されたソース電極及び他側に形成されたドレーン電極と、
    前記ソース電極と前記ドレーン電極との間に表れたアクティブ層の一定領域が第２導電型不純物イオンでドーピングされたイオンドーピング領域を有する駆動部と、
    前記駆動部のドレーン電極と電気的に連結された第１電極と、
    前記第１電極上に形成された発光部と、
    前記発光部上に形成された第２電極と
    を含むことを特徴とする電界発光表示装置。
  4. 基板上に形成されて、中心部は、第１導電型不純物イオンでドーピングされ、その両側は、第２導電型不純物イオンでドーピングされたアクティブ層と、
    前記アクティブ層の両側に形成されたソース電極及びドレーン電極と、
    前記アクティブ層を覆いかぶせて、前記ソース電極及び前記ドレーン電極の所定領域が表れるようにコンタクトホールを形成して、前記基板上に形成された絶縁膜層と、
    前記絶縁膜層上に形成されて、前記アクティブ層と対応するように形成されたゲート電極を有する駆動部と、
    前記駆動部のドレーン電極と電気的に連結された第１電極と、
    前記第１電極上に形成された発光部と、
    前記発光部上に形成された第２電極と
    を含むことを特徴とする電界発光表示装置。
  5. 前記第１導電型不純物イオンは、ｎ型でドーピングされ、
    前記第２導電型不純物イオンは、ｐ型でドーピングされた
    ことを特徴とする請求項１ないし４のいずれか１項に記載の電界発光表示装置。
  6. 前記第１導電型不純物イオンは、ｐ型でドーピングされ、
    前記第２導電型不純物イオンは、ｎ型でドーピングされた
    ことを特徴とする請求項１ないし４のいずれか１項に記載の電界発光表示装置。
  7. 前記発光部は、有機発光層を含むことを特徴とする請求項１ないし４のいずれか１項に記載の電界発光表示装置。
JP2006156345A 2005-09-05 2006-06-05 電界発光表示装置 Pending JP2007072437A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082418A KR20070025845A (ko) 2005-09-05 2005-09-05 빠른 응답특성을 갖는 전계발광 표시장치

Publications (1)

Publication Number Publication Date
JP2007072437A true JP2007072437A (ja) 2007-03-22

Family

ID=37859434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006156345A Pending JP2007072437A (ja) 2005-09-05 2006-06-05 電界発光表示装置

Country Status (4)

Country Link
US (1) US7655948B2 (ja)
JP (1) JP2007072437A (ja)
KR (1) KR20070025845A (ja)
CN (1) CN100486394C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4600576B2 (ja) * 2008-05-08 2010-12-15 株式会社デンソー 半導体装置およびその製造方法
KR102071330B1 (ko) * 2012-12-27 2020-01-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102084229B1 (ko) * 2013-04-02 2020-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치
CN104465509B (zh) * 2013-09-18 2017-08-04 昆山国显光电有限公司 一种oled显示器件阵列基板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864824A (ja) * 1994-08-24 1996-03-08 Toshiba Corp 薄膜トランジスタおよびその製造方法
CN100502047C (zh) 1996-06-28 2009-06-17 精工爱普生株式会社 薄膜晶体管
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
JP4340405B2 (ja) 2001-08-09 2009-10-07 富士フイルム株式会社 有機ｅｌ素子の製造方法及び有機ｅｌ素子
KR100435054B1 (ko) * 2002-05-03 2004-06-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP2004055461A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 発光装置及びその製造方法、並びに電子機器
KR100473590B1 (ko) * 2002-07-25 2005-03-10 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
DE102004031109B4 (de) 2003-12-30 2016-03-31 Lg Display Co., Ltd. Organisches Lumineszenzdisplay vom Doppeltafeltyp sowie Verfahren zum Herstellen desselben

Also Published As

Publication number Publication date
CN1929707A (zh) 2007-03-14
CN100486394C (zh) 2009-05-06
KR20070025845A (ko) 2007-03-08
US20070096111A1 (en) 2007-05-03
US7655948B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
TWI618123B (zh) 陣列基板、顯示裝置及陣列基板的製備方法
US8044582B2 (en) Organic display apparatus comprising moisture propagation preventing means
US8299460B2 (en) Pixel structure, organic electro-luminescence display unit, and fabricating method thereof
KR101174881B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
JP2001109404A (ja) Ｅｌ表示装置
JP6872133B2 (ja) 表示装置、および電子機器
KR102492734B1 (ko) 유기 발광 표시 장치
WO2017161626A1 (zh) Tft基板的制作方法及制得的tft基板
JP2008091599A (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
CN104218060B (zh) 有机发光二极管显示器
TW200705366A (en) Organic electroluminescent device and fabrication method thereof
JP2005227781A (ja) 正極と負極との間にバイパストランジスタが備えられた有機発光素子
KR101084248B1 (ko) 유기 발광 표시 장치
JP2007072437A (ja) 電界発光表示装置
JP3748827B2 (ja) 有機ｅｌ表示装置製造方法
KR20110100439A (ko) 유기전계 발광소자
KR102596361B1 (ko) 박막 트랜지스터 및 이를 포함하는 표시 장치
CN112447764A (zh) 用于显示设备的氢陷阱层及显示设备
JP2001100663A (ja) Ｅｌ表示装置
JP2019153569A5 (ja)
KR102204755B1 (ko) 표시 장치의 박막 트랜지스터 제조 방법
JP2005167229A5 (ja)
CN111081719A (zh) 一种阵列基板及其制造方法
JP2004264634A (ja) エレクトロルミネッセンス表示装置
TWI225317B (en) Driving device structure of OLED display and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091104

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091204