JP2007065076A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2007065076A JP2007065076A JP2005248104A JP2005248104A JP2007065076A JP 2007065076 A JP2007065076 A JP 2007065076A JP 2005248104 A JP2005248104 A JP 2005248104A JP 2005248104 A JP2005248104 A JP 2005248104A JP 2007065076 A JP2007065076 A JP 2007065076A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- electrode
- correction circuit
- circuit
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】ゲートライン105−1〜105−mと、画素回路の行配列に対応するように配置された複数の容量配線106−1〜106−mと、ゲートラインおよび容量配線を選択的に駆動する垂直駆動回路102と、小振幅のコモン電圧信号を生成する生成回路104とを有し、各画素回路は、第1画素電極および第2画素電極を有する液晶セルLC201と、第1電極および第2電極を有する保持容量CS201とを含み、液晶セルの第1画素電極と保持容量の第1電極とTFTの一端子が接続され、保持容量の第2電極が対応する行に配列された容量配線に接続され、液晶セルの第2画素電極にはコモン電圧信号が印加され、さらに画素部の画素電位をモニタするモニタ部108と、モニタ回路のモニタ結果に基づいて上記容量配線を駆動する信号またはリファレンスドライバを補正する補正回路109とを有する。
【選択図】図6
Description
液晶表示装置1は、図1に示すように、有効画素部2、垂直駆動回路(VDRV)3、および水平駆動回路(HDRV)4を有している。
各画素回路21は、スイッチング素子として薄膜トランジスタ(TFT;thin film transistor)21と、TFT21のドレイン電極(またはソース電極)に画素電極が接続された液晶セルLC21と、TFT21のドレイン電極に一方の電極が接続された保持容量Cs21により構成されている。
これら画素回路21の各々に対して、走査ライン(ゲートライン)5−1〜5−mが各行ごとにその画素配列方向に沿って配線され信号ライン6−1〜6−nが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路21のTFT21のゲート電極は、各行単位で同一の走査ライン5−1〜5−mにそれぞれ接続されている。また、各画素回路21のソース電極(または、ドレイン電極)は、各列単位で同一の信号ライン6−1〜6−nに各々接続されている。
そして、各画素回路21の液晶セルLC21の第2電極は、たとえば1水平走査期間(1H)毎に極性が反転するコモン電圧Vcomの供給ライン7に共通に接続されている。
すなわち、垂直駆動回路3から走査ライン5−1に対して走査パルスGP1が与えられたときには第1行目の各列の画素が選択され、走査ライン5−2に対して走査パルスGP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、走査ライ ン5−3,…,5−m対して走査パルスGP3,…,GPmが順に与えられる。
また、黒輝度を最適化しようとした際、白輝度が黒くなる(沈んでしまう)という不利益がある。
ΔVpix1=Vsig+(Ccs/Ccs+Clc)*ΔVcs−Vcom …(1)
上述したように、黒輝度を最適化しようとした際、白輝度が沈んでしまうのは、上記式(1)の(Ccs/Ccs+Clc)*ΔVcsの項にあり、液晶誘電率の非線形性が実効画素電位に影響を与えるためである。
また、上記補正回路システムは、上記モニタ部のモニタ画素電位を選択的に上記補正回路に出力するスイッチを有する。
また、上記補正回路システムは、上記モニタ部のモニタ画素電位を選択的に上記補正回路に出力するスイッチを有する。
なお、図5においては、図面の簡単化にために、4×4のマトリクス配列として示している。
なお、TFT201のドレインと、液晶セルLC201の第1画素電極と、保持容量CS201の第1電極との接続点によりノードND201が形成されている。
各画素回路PXLCの保持容量Csの第2電極は、各行単位で同一のストレージライン106−1〜106−mにそれぞれ接続されている。
また、各画素回路PXLCのソース電極(または、ドレイン電極)は、各列単位で同一の信号ライン107−1〜107−nに各々接続されている。
そして、各画素回路PXLCの液晶セルLC201の第2画素電極は、1水平走査期間(1H)に極性が反転する小振幅のコモン電圧VCOMの図示しない供給ラインに共通に接続されている。
このダミー画素部108は、画素回路PXLCの接続ノードND201の電位を検出して検出回路109に出力する。
ダミー画素部108は、以下の理由により設けられている。
駆動温度の変化による液晶の誘電率の変動、量産時のバラツキによる保持容量CS201を形成している絶縁膜の膜厚の変動および液晶セルギャップの変動により、液晶印加電圧が変動してしまう。この変動分を電気的に検知するためにダミー画素部108は設けられている。
後述するように、ダミー画素部108から検出した画素電位が任意の電位になるように、CSドライバから出力するストレージ信号CSを補正する。
すなわち、垂直駆動回路102は、ゲートライン105−1に対してゲートパルスGP1を与えて第1行目の各列の画素が選択し、ゲートライン105−2に対してゲートパルスGP2を与えて第2行目の各列の画素を選択する。以下同様にして、ゲートライン105−3,…,105−m対してゲートパルスGP3,…,GPmを順に与える。
たとえば、垂直駆動回路102は、第1行目のストレージライン106−1に第1レベルCSHを選択してストレージ信号CS1を印加した場合、第2行目のストレージライン106−2には第2レベルCSLを選択してストレージ信号CS2を印加し、第3行目のストレージライン106−3には第1レベルCSHを選択してストレージ信号CS3を印加し、第4行目のストレージライン106−4には第2レベルCSLを選択してストレージ信号CS4を印加し、以下同様にして交互に第1レベルCSHと第2レベルCSLを選択してストレージ信号CS5〜CSmをストレージライン106−5〜106−mに印加する。
また、第1行目のストレージライン106−1に第2レベルCSlを選択してストレージ信号CS1を印加した場合、第2行目のストレージライン106−2には第1レベルCSHを選択してストレージ信号CS2を印加し、第3行目のストレージライン106−3には第2レベルCSLを選択してストレージ信号CS3を印加し、第4行目のストレージライン106−4には第1レベルCSHを選択してストレージ信号CS4を印加し、以下同様にして交互に第2レベルCSLと第1レベルCSHを選択してストレージ信号CS5〜CSmをストレージライン106−5〜106−mに印加する。
また、後述するように、CSドライバ1020によるストレージ信号CSは、検出回路109により、ダミー画素部108から検出した画素電位が任意の電位になるように補正される。
CSドライバ1020は、可変電源部1021と、電源部1021の正極側に接続された第1レベル供給ライン1022と、電源部1021の負極側に接続された第2レベル供給ライン1023と、第1レベル供給ライン1022または第2レベル供給ライン1023とを画素配列の各行毎に配線したストレージライン106−1〜106−mとを選択的に接続するスイッチSW1〜SWmを含んで構成されている。
後で詳述するように、このΔVcsと小振幅の交流のコモン電圧Vcomの振幅ΔVcomは、黒輝度および白輝度をともに最適化できるような値に選定される。
たとえば後述するように、白表示のときに液晶に印加される実効画素電位ΔVpix Wが0.5V以下の値となるようにΔVcsとΔVcomの値が決定される。
たとえばシフトレジスタは、垂直スタ−トパルスVSTを、垂直クロックVCKに同期にてシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスVSTは、有効画素部101の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタVSRにより供給された垂直クロックにより各ゲートバッファを通して各ゲートラインが順番に駆動されていく。
コモン電圧Vcomの振幅の振幅ΔVcomの値は、ストレージ信号CSの第1レベルとCSHと第2レベルCSLとの差ΔVcsとともに、黒輝度および白輝度をともに最適化できるような値に選定される。
たとえば後述するように、白表示のときに液晶に印加される実効画素電位ΔVpix Wが0.5V以下の値となるようにΔVcsとΔVcomの値が決定される。
図7の例は、パネルの外部部品により小振幅のコモン電圧Vcomを生成する場合を示している。
接続ノードND1がパネル端子Tに接続されている。キャパシタC1の第1電極が接続ノードND1と端子Tとの接続ラインに接続され、第2電極が接地されている。
キャパシタC2の第1電極が接続ノードND1と端子Tとの接続ラインに接続され、第2電極が信号FRPの供給ラインに接続されている。
ΔVcom={C2/(C1+C2+Ccom)}×FRP …(2)
小振幅ΔVcomの値は、極力小さい振幅、たとえば10mV〜1.0V程度の振幅が良い。理由は、それ以外であるとオーバドライブによる応答速度の改善、音響のノイズ低減などの効果が小さくなってしまうためである。
たとえば、白表示のときに液晶に印加される実効画素電位ΔVpix Wが0.5Vより低い値となるようにΔVcsとΔVcomの値が決定される。
以下、本実施形態に関わる容量結合駆動についてさらに詳細に説明する。
図8(A)がゲートパルスGP Nを、図8(B)がコモン電圧Vcomを、図8(C)がストレージ信号CS Nを、図8(D)が映像信号Vsigを、図8(E)が液晶セルに印加される信号Pix Nをそれぞれ示している。
また、ストレージ信号CS Nは、各ゲートライン毎に対応して独立に配線された各ストレージライン106−1〜106−m毎に第1レベル(CSH、たとえば3V〜4V)または第2レベル(CSL、たとえば0V)のいずれかに選択して与える。
このように駆動された場合の、液晶に印加される実効画素電位ΔVpixは次式で与えられる。
数(3)において、近似式の第2項{(Ccs/Ccs+Clc)*ΔVcs}が液晶誘電率の非線形性により白輝度側が黒くなる(沈む)要因となる項であり、近似式の第3項{(Ccl/Ccs+Clc)*ΔVcom/2}が液晶誘電率の非線形性により白輝度側を白くする(浮かせる)項である。
すなわち、近似式の第2項の低電位(白輝度側)が黒くなる(沈む)傾向部分が第3項により低電位側を白くする(浮かせる)機能により補償するように動作する。
そして、黒輝度および白輝度をともに最適化できるような値に選定することで、最適なコントラストを得ることができる。
そのため、白輝度を最適化するためには、白表示のときに液晶に印加される実効画素電位ΔVpix Wが0.5V以下とする必要がある。したがって、実効画素電位ΔVpix Wが0.5V以下となるようにΔVcsとΔVcomの値が決定される。
図11において、横軸が映像信号電圧Vsigを、縦軸が実効画素電位ΔVpixをそれぞれ示している。また、図11中、Aで示す線が本発明の実施形態に係る駆動方式の特性を、Cで示す線が関連する容量結合駆動方式の特性を、Bで示す線が通常の1HVcom駆動方式の特性を示している。
図12において、横軸が映像信号電圧Vsigを、縦軸が輝度をそれぞれ示している。また、図12中、Aで示す線が本発明の実施形態に係る駆動方式の特性を、Bで示す線が関連する容量結合駆動方式の特性を示している。
また、数(5)に関連する容量結合駆動方式の上記数(1)に具体的な数値を設定した場合の黒表示のときと、黒表示のときの実効画素電位ΔVpix Bと実効画素電位ΔVpix Wの値を示す。
白表示のときは、数(5)に示すように、関連する駆動方式の実効画素電位ΔVpix Wは0.5V以上の0.8Vとなり、図10(B)に関連付けて説明したように白輝度が沈んでしまう。
これに対して、本実施形態に係る駆動方式の実効画素電位ΔVpix Wは0.5V以下の0.4Vとなり、図10(B)に関連付けて説明したように白輝度が最適化される。
この問題を解決しようとしているのが、上記数(7)の下線の項の容量Cの変化を補正するために、本実施形態においては、ΔVcsの値を変える(補正する)ことで、下線の項の値を一定に保つ。
本実施形態においては、液晶パネル内に量産時、温度変化時のばらつき変化をモニタするダミー画素(センサー画素)を配置、およびその変化を検出することで、容量線の電位、またはリファレンスドライバに補正をかけ、輝度を最適化(補正)することが可能な液晶表示装置を実現している。
この場合、有効画素部101内あるいは隣接する領域に配置した検出エリア108に生じる液晶ギャップ、ゲート酸化膜、液晶比誘電率変化等を補正回路109において検知し、光学特性が最適となるように、CS電位ΔVcsにフィードバックをかけて、ΔVcsを補正する。
この場合も、有効画素部101内あるいは隣接する領域に配置した検出エリア108に生じる液晶ギャップ、ゲート酸化膜、液晶比誘電率変化等を補正回路109において検知し、光学特性が最適となるように、CS電位ΔVcsにフィードバックをかけて、ΔVcsを補正する。
この場合も、有効画素部101内あるいは隣接する領域に配置した検出エリア108に生じる液晶ギャップ、ゲート酸化膜、液晶比誘電率変化等を補正回路109において検知し、光学特性が最適となるように、CS電位ΔVcsにフィードバックをかけて、ΔVcsを補正する。
この場合、有効画素部101内あるいは隣接する領域に配置した検出エリア108に生じる液晶ギャップ、ゲート酸化膜、液晶比誘電率変化等を補正回路109において検知し、光学特性が最適となるようにリファレンスドライバ111にフィードバックをかけるように構成している。
この場合、補正回路109は、映像用画素データを生成するリファレンスドライバ111の信号電圧を補正する。
この場合も、有効画素部101内あるいは隣接する領域に配置した検出エリア108に生じる液晶ギャップ、ゲート酸化膜、液晶比誘電率変化等を補正回路109において検知し、光学特性が最適となるようにリファレンスドライバ111にフィードバックをかけるように構成している。
この場合も、有効画素部101内あるいは隣接する領域に配置した検出エリア108に生じる液晶ギャップ、ゲート酸化膜、液晶比誘電率変化等を補正回路システム109において検知し、光学特性が最適となるようにリファレンスドライバ111にフィードバックをかけるように構成している。
また、図20は図19の補正回路の基本構成を示すブロック図である。
ダミー(モニタ)画素301は、有効画素部101の有効画素回路PXLCと同様に回路構成を有している。
補正回路302は、モニタ画素電圧Pinと比較基準電圧Prefとを比較する比較器3021と、比較器3021の比較結果に応じてCS電位ΔVcsを最適化のために変化させるように制御する信号Vcshを垂直駆動回路102のCSドライバの電源部に出力する出力電圧制御回路3022とを有している。
そして、図19の回路システム300においては、ダミー画素301と、補正回路300の比較器3021とを、近接して配置している。
この場合のモニタ画素電位Vpinは次の式(数10)で与えられる。
すなわち、Vpの電位は理想的には3.3Vであるのに対し、図22の構成では1.925Vと1300mV程度の電圧降下があることから、良好なモニタ画素電位を得ることができるとはいい難い。
水平ラインが320ラインあれば、1pF×320×3(RGB)=960pFとなる。
この値は、接続ラインの寄生容量1pFに比べて十分に大きな値である。
また、図28は、図27の補正回路のタイミングチャートである。
ここでモニタ画素は有効画素の外周に配置される上述したようにダミー画素301あるいはモニタ画素305の一部を使用する。
これにより、温度変化、製造バラツキを検知することが可能となる。
また、前述したように、ダミー画素は有効画素と同じ回路構成/構造にすることでより有効画素の状態を精度良く検出することを可能にする。
入力電圧Prefには任意の基準電圧である。
モニタ画素に印加される電圧は任意の階調の電圧を印加し、Prefにはモニタ画素に印加されるべき電圧に設定をしておく。
そして、PrefとPin(モニタ画素電位)を逐次比較することで、モニタ画素電位がPrefより低いか高いかの状態を検出し、比較器の出力に反映させる。
比較器3021の出力はデジタル出力でHorLを出力する。
しかし、比較基準電圧Prefは直流電圧であるために毎フィールド比較すると誤動作してしまう。
そのため、比較器3021の動作は1フィールドおきに有効/無効期間を繰り返す。
比較器の出力がL(ローレベル)の場合、昇圧回路30221が有効動作し、降圧回路30222はハイインピーダンス(Hi-Z)となる。
比較器3021の出力がH(ハイレベル)の場合、昇圧回路30221がハイインピーダンス(Hi-Z)、降圧回路30222が有効動作し、電圧VcsAを制御する。
Avcs = Vcs*Ccs/(Ccs+Clc)
(Ccs:1画素あたりの保持容量、Clc:画素電極が対向電極と形成する容量、Vcs:Csラインの振幅電位 = Vcsh-Vss)
Clc = εlc*Spix/dpix
(εlc:液晶誘電率、Spix:1画素あたりの画素電極面積、dpix:対向電極と画素電極のギャップ)
また、製造バラツキにより図29に示すの電極1,2間のギャップdpixもパネル毎によって一定の値にはならないのでClcの変動要因となる。
さらにCcsは図30に示すメタル層1、メタル層2で層間膜を挟むことにより形成される。
式で表すと以下のようになる。
Ccs = εIL*Scs/dIL
(εIL:層間膜の誘電率、Scs:1画素あたりのCcs面積、dIL:層間膜の膜圧)
以上の動作環境の変化、製造バラツキなどにより、Clc/Ccsは一定の値とならず、Cs線から印加される電圧ゲインAvcsは大きくばらつく。
これを液晶表示装置のγ特性で表すと、図31(A)に示すように、大きな影響があることが分かる。
このように、一般的な駆動方法では動作環境、製造バラツキにより、液晶のγ特性に大きな影響を与える。
それには前記Vcs(=Vcsh Vss)をダイナミックに補正することでCs線より印加される電圧ゲインAvcsの電圧バラツキを抑えることで可能にする。
また動作環境、製造バラツキの変動を検出するのに有効画素の周辺に配置されるダミー画素の一部を使用する。
本実施形態の補正回路を搭載したことにより、図31(B)に示すように、補正回路302により最終的γ特性のバラツキが改善されたことが分かる。
すなわち、本実施形態によれば、動作環境、製造バラツキによる液晶表示装置のγ特性のへの影響が従来より抑制される。
シフトレジスタにおいては、垂直クロックのレベルシフト動作が行われ、かつ、それぞれ異なる遅延時間で遅延される。たとえばシフトレジスタにおいては、垂直スタ−トパルスVSTが、垂直クロックVCKに同期にてシフト動作が行われ、対応するゲートバッファに供給される。
また、垂直スタートパルスVSTは、有効画素部101の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタVSRにより供給された垂直クロックにより各ゲートバッファを通して各ゲートライン105−1〜105−mが順番に駆動されていく。
たとえば、第1行目のストレージライン106−1に第1レベルCSHを選択してストレージ信号CS1が印加された場合、第2行目のストレージライン106−2には第2レベルCSLが選択されてストレージ信号CS2が印加され、第3行目のストレージライン106−3に第1レベルCSHが選択されてストレージ信号CS3が印加され、第4行目のストレージライン106−4には第2レベルCSLが選択されストレージ信号CS4が印加され、以下同様にして交互に第1レベルCSHと第2レベルCSLが選択されストレージ信号CS5〜CSmがストレージライン106−5〜106−mに印加される。
このストレージ信号は、ダミー画素部108の画素電位が検出回路109で検出されて、この検出電位に基づいて、任意の電位になるように補正される。
たとえば、まず、R対応のセレクタスイッチが導通状態に駆動制御されてRデータが各信号ラインに出力されてRデータが書き込まれる。Rデータの書き込みが終了すると、G対応のセレクタスイッチのみが導通状態に駆動制御されてGデータが各信号ラインに出力されて書き込まれる。Gデータの書き込みが終了すると、B対応のセレクタスイッチのみが導通状態に駆動制御されてBデータが各信号ラインに出力されて書き込まれる。
このとき、コモン電圧Vcomは一定値ではなく小振幅ΔVcom(10mV〜1.0V)で交番信号として供給される。
これにより、黒輝度のみならず白輝度も最適化されている。
すなわち、本実施形態の前後段の信号に依存せず、自段の信号のみで制御可能となっている。
また、本実施形態の垂直駆動回路のCSブロック等は、少ない素子数で形成することができ、回路規模の縮小に貢献している。たとえば20個以下のトランジスタにより構成することが可能である。
以上説明した実施形態に係る表示装置は、直視型映像表示装置(液晶モニタ、液晶ビューファインダ)、投射型液晶表示装置(液晶プロジェクタ)の表示パネル、すなわちLCD(liquid crystal display)パネルとして用いることが可能である。
Claims (11)
- スイッチング素子を通して信号ラインを伝搬される映像用画素データを書き込む複数の画素回路がマトリクス状に配置された画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の行配列に対応するように配置された複数の容量配線と、
上記複数の走査ライン、および上記複数の容量配線を選択的に駆動する駆動回路と、
コモン電圧信号を生成する生成回路と、
上記駆動回路の容量配線を駆動する信号を補正する補正回路システムと、を有し、
上記画素部に配列された各画素回路は、
第1画素電極および第2画素電極を有する表示エレメントと、
第1電極および第2電極を有する保持容量と、を含み、
上記表示エレメント画素セルの第1画素電極と上記保持容量の第1電極と上記スイッチング素子の一端子が接続され、
上記保持容量の第2電極が対応する行に配列された上記容量配線に接続され、
上記表示エレメントの第2画素電極には上記コモン電圧信号が印加され、
上記補正回路システムは、
上記画素部の画素電位をモニタするモニタ部と、当該モニタ回路のモニタ結果に基づいて上記容量配線を駆動する信号を補正する補正回路と、を有する
表示装置。 - 上記コモン電圧信号は所定の周期でレベルが切り替わる小振幅の信号である
請求項1記載の表示装置。 - 上記補正回路システムは、上記モニタ部のモニタ画素電位を選択的に上記補正回路に出力するスイッチを有する
請求項2記載の表示装置。 - 上記モニタ部と上記補正回路の入力部は近接配置されている
請求項2記載の表示装置。 - 上記補正回路システムは、上記モニタ部のモニタ画素電位を選択的に上記補正回路に出力するスイッチを有する
請求項4記載の表示装置。 - 上記補正回路システムは、複数のモニタ画素を含み、当該複数のモニタ画素の第1電極が共通に接続され、共通接続ラインが上記補正回路との接続ラインに接続されている
請求項2記載の表示装置。 - 上記補正回路システムは、上記モニタ部のモニタ画素電位を選択的に上記補正回路に出力するスイッチを有する
請求項6記載の表示装置。 - 上記駆動回路は、選択された行の走査ラインを駆動して所望の画素回路に画素データを書き込ませた後、同一の行の上記容量配線を駆動する
請求項2記載の表示装置。 - 上記駆動回路は、上記容量配線を駆動する信号は、第1レベルと当該第1レベルより低い第2レベルとのいずれかを選択して対応する容量配線に印加する
請求項7記載の表示装置。 - 上記画素回路の表示エレメントが液晶セルである
請求項2記載の表示装置。 - スイッチング素子を通して信号ラインを伝搬される映像用画素データを書き込む複数の画素回路がマトリクス状に配置された画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の行配列に対応するように配置された複数の容量配線と、
上記複数の走査ライン、および上記複数の容量配線を選択的に駆動する駆動回路と、
コモン電圧信号を生成する生成回路と、
信号ラインに伝搬させる映像用画素データを生成するリファレンスドライバと、を有し、
上記画素部に配列された各画素回路は、
第1画素電極および第2画素電極を有する表示エレメントと、
第1電極および第2電極を有する保持容量と、を含み、
上記表示エレメント画素セルの第1画素電極と上記保持容量の第1電極と上記スイッチング素子の一端子が接続され、
上記保持容量の第2電極が対応する行に配列された上記容量配線に接続され、
上記表示エレメントの第2画素電極には上記コモン電圧信号が印加され、
上記補正回路システムは、
上記画素部の画素電位をモニタするモニタ部と、当該モニタ回路のモニタ結果に基づいて上記映像用画素データを生成するリファレンスドライバ内の信号電圧を補正する補正回路と、を有する
表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248104A JP4492491B2 (ja) | 2005-08-29 | 2005-08-29 | 表示装置 |
US11/504,879 US8866717B2 (en) | 2005-08-18 | 2006-08-16 | Display device and drive method providing improved signal linearity |
TW095130194A TW200710817A (en) | 2005-08-18 | 2006-08-17 | Display device and drive method of same |
CN2008102150671A CN101369411B (zh) | 2005-08-18 | 2006-08-18 | 显示器 |
KR1020060078072A KR101255858B1 (ko) | 2005-08-18 | 2006-08-18 | 표시 장치 및 그 구동 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248104A JP4492491B2 (ja) | 2005-08-29 | 2005-08-29 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007065076A true JP2007065076A (ja) | 2007-03-15 |
JP4492491B2 JP4492491B2 (ja) | 2010-06-30 |
Family
ID=37927395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005248104A Active JP4492491B2 (ja) | 2005-08-18 | 2005-08-29 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4492491B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2031576A2 (en) | 2007-08-31 | 2009-03-04 | Sony Corporation | Storage capacitor driving circuit for e.g. a liquid crystal display |
JP2009058694A (ja) * | 2007-08-30 | 2009-03-19 | Sony Corp | 表示装置およびその駆動方法、電子機器 |
JP2009058692A (ja) * | 2007-08-30 | 2009-03-19 | Sony Corp | 表示装置およびその駆動方法、電子機器 |
JP2009075575A (ja) * | 2007-08-30 | 2009-04-09 | Sony Corp | 表示装置および電子機器 |
JP2009145866A (ja) * | 2007-08-30 | 2009-07-02 | Sony Corp | 表示装置およびその駆動方法、電子機器 |
WO2011024338A1 (ja) * | 2009-08-28 | 2011-03-03 | シャープ株式会社 | 液晶表示装置およびその電位設定方法 |
WO2012002151A1 (ja) * | 2010-06-29 | 2012-01-05 | シャープ株式会社 | 液晶装置 |
JP2022046626A (ja) * | 2017-08-31 | 2022-03-23 | 株式会社Jvcケンウッド | 反射型液晶表示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0312633A (ja) * | 1989-06-12 | 1991-01-21 | Hitachi Ltd | 液晶表示装置 |
JPH04107525A (ja) * | 1990-08-28 | 1992-04-09 | Sanyo Electric Co Ltd | 液晶表示装置の駆動方法 |
JPH0594153A (ja) * | 1991-10-02 | 1993-04-16 | Matsushita Electric Ind Co Ltd | 液晶表示装置と液晶パネルの駆動方法および液晶投写型テレビ |
JPH05289054A (ja) * | 1992-04-15 | 1993-11-05 | Toshiba Corp | アクティブマトリックス型液晶表示装置 |
JPH07230075A (ja) * | 1993-04-22 | 1995-08-29 | Matsushita Electric Ind Co Ltd | 表示装置とその駆動方法および該装置を用いた投写型表示装置 |
JP2004226737A (ja) * | 2003-01-23 | 2004-08-12 | Toyota Industries Corp | 表示装置 |
-
2005
- 2005-08-29 JP JP2005248104A patent/JP4492491B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0312633A (ja) * | 1989-06-12 | 1991-01-21 | Hitachi Ltd | 液晶表示装置 |
JPH04107525A (ja) * | 1990-08-28 | 1992-04-09 | Sanyo Electric Co Ltd | 液晶表示装置の駆動方法 |
JPH0594153A (ja) * | 1991-10-02 | 1993-04-16 | Matsushita Electric Ind Co Ltd | 液晶表示装置と液晶パネルの駆動方法および液晶投写型テレビ |
JPH05289054A (ja) * | 1992-04-15 | 1993-11-05 | Toshiba Corp | アクティブマトリックス型液晶表示装置 |
JPH07230075A (ja) * | 1993-04-22 | 1995-08-29 | Matsushita Electric Ind Co Ltd | 表示装置とその駆動方法および該装置を用いた投写型表示装置 |
JP2004226737A (ja) * | 2003-01-23 | 2004-08-12 | Toyota Industries Corp | 表示装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101365500B1 (ko) | 2007-08-30 | 2014-02-21 | 재팬 디스프레이 웨스트 인코포레이트 | 표시장치 및 전자기기 |
JP2009058692A (ja) * | 2007-08-30 | 2009-03-19 | Sony Corp | 表示装置およびその駆動方法、電子機器 |
JP2009075575A (ja) * | 2007-08-30 | 2009-04-09 | Sony Corp | 表示装置および電子機器 |
JP2009145866A (ja) * | 2007-08-30 | 2009-07-02 | Sony Corp | 表示装置およびその駆動方法、電子機器 |
JP2009058694A (ja) * | 2007-08-30 | 2009-03-19 | Sony Corp | 表示装置およびその駆動方法、電子機器 |
US8477123B2 (en) | 2007-08-30 | 2013-07-02 | Japan Display West, Inc. | Display apparatus, driving method thereof and electronic equipment including a drive circuit selectively driving scan lines and capacitor lines |
EP2031576A2 (en) | 2007-08-31 | 2009-03-04 | Sony Corporation | Storage capacitor driving circuit for e.g. a liquid crystal display |
KR101413776B1 (ko) * | 2007-08-31 | 2014-06-30 | 재팬 디스프레이 웨스트 인코포레이트 | 표시 장치 및 표시 방법 |
US8665196B2 (en) | 2007-08-31 | 2014-03-04 | Japan Display West Inc. | Display apparatus and display method |
US8614721B2 (en) | 2009-08-28 | 2013-12-24 | Sharp Kabushiki Kaisha | Liquid crystal display device and potential setting method for the same |
WO2011024338A1 (ja) * | 2009-08-28 | 2011-03-03 | シャープ株式会社 | 液晶表示装置およびその電位設定方法 |
WO2012002151A1 (ja) * | 2010-06-29 | 2012-01-05 | シャープ株式会社 | 液晶装置 |
JP2022046626A (ja) * | 2017-08-31 | 2022-03-23 | 株式会社Jvcケンウッド | 反射型液晶表示装置 |
JP7322941B2 (ja) | 2017-08-31 | 2023-08-08 | 株式会社Jvcケンウッド | 反射型液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4492491B2 (ja) | 2010-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101255858B1 (ko) | 표시 장치 및 그 구동 방법 | |
JP5072775B2 (ja) | 表示装置および電子機器 | |
JP5072489B2 (ja) | 表示装置およびその駆動方法、電子機器 | |
JP5137744B2 (ja) | 表示装置およびその駆動方法、電子機器 | |
US7825885B2 (en) | Display device | |
KR101495695B1 (ko) | 능동 매트릭스 디스플레이 패널을 구동하는 방법, 장치 및 디스플레이 | |
US8085230B2 (en) | Driving device and display apparatus having the same | |
JP4577143B2 (ja) | 表示装置 | |
JP4492491B2 (ja) | 表示装置 | |
JP4375463B2 (ja) | 表示装置及び表示方法 | |
JP4569413B2 (ja) | 表示装置 | |
JP4492483B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP4492480B2 (ja) | 表示装置 | |
JP5111021B2 (ja) | 表示装置および電子機器 | |
JP2010176028A (ja) | 表示装置および電子機器 | |
JP5092375B2 (ja) | 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法 | |
KR20070017051A (ko) | 표시 장치 | |
JP2007333865A (ja) | 液晶表示装置及び液晶表示装置のガンマ特性補正方法 | |
JP2010175857A (ja) | 表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |