JP2007058211A - 液晶表示装置及びそれの駆動方法 - Google Patents

Abstract

【課題】表示特性の向上のための液晶表示装置及びそれの駆動方法を提供する。
【解決手段】互いに隣接するゲートラインと互いに隣接するデータラインによって画定される各領域に第１時点に充電される第１画素部及び前記第１時点より遅い第２の時点に充電される第２画素部を有する液晶パネル１５０と、データ信号を液晶パネル１５０に送信するデータ駆動部１２０と、前記第１の時点に充電される第１画素部に第１ゲート信号を印加し、第２の時点に充電される第２画素部に前記第１ゲート信号とは特性の異なる第２ゲート信号を印加するゲート駆動部１４０と、を含む。
【選択図】図１

Description

本発明は、液晶表示装置及びそれの駆動方法に関し、より詳細には表示特性を向上させるための液晶表示装置及びそれの駆動方法に関する。

一般的に、液晶表示装置は２つの基板間に注入された異方性誘電率を有する液晶物質に強度の調節された電界を印加して前記液晶物質を透過する光量を調節することによって、所望する画像を得る表示装置である。

前記液晶表示装置は、ゲート電極に印加されるゲート電圧によってデータラインを通じて液晶に伝達される信号電圧の大きさが制御され、このような可変的なデータ電圧は液晶の分極状態を段階的に変えるので液晶表示装置で多様な階調レベルを表現することができる。

前記液晶表示装置は、ソース駆動ＩＣとそれを駆動するソースＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏｒａｄ）、そして、ゲート駆動ＩＣとそれを駆動するゲートＰＣＢで構成される。前記液晶表示装置の使用が普遍化されることにより、製造業側では原価節減及び効率的な駆動のために、ソース駆動ＩＣの数を減少しようとする開発研究が進んでいる。

このような開発研究の一つとしては、データラインの半減構造を有する液晶表示装置を採用することである。前記データラインの半減構造は互いに隣接するデータラインと互いに隣接するゲートラインによって画定される領域に形成された一番目の画素部と二番目の画素部とを含む。前記一番目の画素部と二番目の画素部とは互いに異なる時点で充電が開始される。

しかし、前記データラインの半減構造で、前記一番目の画素部を充電させた後、前記二番目の画素部を充電させると、前記一番目の画素部と前記二番目の画素部が備えるキャパシタンスによって、先に充電された一番目の画素部による影響で二番目の画素部に充電される充電量が変化する。

前記した一番目の画素部と二番目の画素部との充電量の差異は画面全体的に見たとき、フリッカー現象が発生するという問題点がある。

本発明の技術的課題は、このような従来の問題点を解決するためのもので、本発明の目的はデータラインの半減構造において充電量の変化を減少させることでフリッカー現象を防止して表示特性を向上するための液晶表示装置を提供することにある。

本発明の他の目的は、前記した液晶表示装置の駆動方法を提供することにある。

前記した本発明の目的を実現するために一実施形態による液晶表示装置は、液晶パネル、データ駆動部及びゲート駆動部を含む。液晶パネルは互いに隣接するゲートラインと互いに隣接するデータラインによって画定される各領域に第１の時点に充電される第１画素部、及び前記第１の時点より遅い第２の時点に充電される第２画素部を有する。データ駆動部は、データ信号を液晶パネルに送信する。ゲート駆動部は、前記第１画素部及び前記第２画素部で先に充電される第１画素部に第１ゲート信号を印加し、後に充電される第２画素部に前記第１ゲート信号と特性（性質）の異なる第２ゲート信号を印加する。例えば、前記データ駆動部は前記第１画素部に第１データ信号を印加し、前記第２画素部に前記第１データ信号と反対の極性の第２データ信号を印加することができる。この場合、前記第１ゲート信号の振幅は前記第２ゲート信号の振幅よりも大きい。または、前記第１ゲート信号のパルス幅は前記第２ゲート信号のパルス幅よりも大きい。

例えば、前記データ駆動部は前記第１画素部に第１データ信号を印加し、前記第２画素部に前記第１データ信号と同一の極性の第２データ信号を印加することができる。この場合、前記第１ゲート信号の振幅は前記第２ゲート信号の振幅よりも小さい。または、前記第１ゲート信号のパルス幅は前記第２ゲート信号のパルス幅よりも小さい。

前記した本発明の他の目的を実現するために、一実施形態による液晶表示装置の駆動方法は互いに隣接するゲートラインと互いに隣接するデータラインによって画定される各領域に形成された第１画素部及び第２画素部を有する液晶パネルを含む液晶表示装置の駆動方法において、前記データラインにデータ電圧を供給する段階と、先に充電される前記第１画素部に電気的に連結されたゲートラインに第１ゲート信号を出力する段階と、前記第１ゲート信号を出力した後、前記第２画素部に電気的に連結されたゲートラインに前記第１ゲート信号と特性（性質）の異なる第２ゲート信号を出力する段階を含む。

前記データラインにデータ電圧を印加する段階は、前記第１画素部に第１データ信号を印加する段階、及び前記第２画素部に前記第１データ信号と反対の極性の第２データ信号を印加する段階を含むことができる。この場合、前記第１ゲート信号の振幅は前記第２ゲート信号の振幅よりも大きい。または、前記第１ゲート信号の振幅は前記第２ゲート信号の振幅よりも大きい。または、前記第１ゲート信号のパルス幅は前記第２ゲート信号のパルス幅よりも大きい。

前記データラインにデータ電圧を印加する段階は、前記第１画素部に第１データ信号を印加する段階、及び前記第２画素部に前記第１データ信号と同一の極性の第２データ信号を印加する段階を含むことができる。この場合、前記第１ゲート信号の振幅は前記第２ゲート信号の振幅よりも小さい。または、前記第１ゲート信号のパルス幅は前記第２ゲート信号のパルス幅よりも小さい。

以上のような本発明に係る液晶表示装置及びそれの駆動方法によれば、データラインの半減構造において充電量の変化を減少させることができる。この結果、フリッカー現象を除去することができる。

以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。以下説明される実施形態は、第１画素部と第２画素部に対して、それぞれ互いに反対の極性を有する電荷が印加される反転構造を基準にして説明する。第１画素部と第２画素部に同一の極性を有する電荷が印加される構造では、以下に説明される第１画素部と第２画素部に印加されるゲート信号をいずれかを逆に入力すれば良い。

図１は、本発明の一実施形態による液晶表示装置を説明するブロック図である。図２は図１に示された第１ゲート駆動部及び第２ゲート駆動部で液晶パネルの画素部に出力されるゲート信号を説明する波形図である。

図１及び図２に示すように、液晶表示装置１００は、第１タイミング制御部１１０、第１データ駆動部１２０、第１ゲート駆動部１３０、第２ゲート駆動部１４０、及び液晶パネル１５０を含む。

第１タイミング制御部１１０は、外部から第１データ信号ＤＡＴＡ１、各種同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃ、データイネーブル信号ＤＥ及びメインクロックＭＣＬＫの入力を受ける。第１タイミング制御部１１０は、第２データ信号ＤＡＴＡ２とデータ駆動信号ＬＯＡＤ、ＳＴＨとを第１データ駆動部１２０に出力する。

第１タイミング制御部１１０は、第１ゲート駆動信号ＧＣＫ１、ＳＴＶ１及び第１ゲートオン/オフ電圧ＶＯＮ１/ＶＯＦＦ１を第１ゲート駆動部１３０に出力し、第２ゲート駆動信号ＧＣＫ２、ＳＴＶ２及び第２ゲートオン/オフＶＯＮ２/ＶＯＦＦ２を第２ゲート駆動部１４０に出力する。ここで、第１垂直開始信号ＳＴＶ１は、第２垂直開始信号ＳＴＶ２よりも先行する。それにより、第１ゲート駆動部１３０が駆動された後、第２ゲート駆動部１４０が駆動される。第１垂直開始信号ＳＴＶ１の立ち上がり（ｒｉｓｉｎｇ ｅｄｇｅ）と第２垂直開始信号ＳＴＶ２の立ち上がりは１フレーム（Ｈ）区間分だけ離隔される。または、第１垂直開始信号ＳＴＶ１の立下り（ｆａｌｌｉｎｇ ｅｄｇｅ）と第２垂直開始信号ＳＴＶ２の立ち下りは１Ｈ区間分だけ離隔される。

第２ゲートオン/オフ電圧ＶＯＮ２/ＶＯＦＦ２は、液晶パネル１５０に形成されたスイッチング素子を正常的にターンオン/オフさせるレベルである。本実施形態において前記スイッチング素子は薄膜トランジスタである。

一例では、第１ゲートオフ電圧ＶＯＦＦ１と第２ゲートオフ電圧ＶＯＦＦ２）は同一で、第１ゲートオン電圧ＶＯＮ１は、前記第２ゲートオン電圧ＶＯＮ２よりも大きい。このような例において、前記ゲートオン電圧は前記液晶パネル１５０の薄膜トランジスタをターンオンするに要求されるレベルより高い。

また、他の例では、第１ゲートオン電圧ＶＯＮ１は第２ゲートオン電圧ＶＯＮ２よりも大きく、第１ゲートオフ電圧ＶＯＦＦ１は第２ゲートオフ電圧ＶＯＦＦ２よりも小さい。例えば、第２ゲートオフ電圧ＶＯＮ２が−６Ｖであると、第１ゲートオフ電圧ＶＯＮ１は−７Ｖであり、第２ゲートオン電圧ＶＯＮ２が２０Ｖであると、第１ゲートオン電圧ＶＯＮ１は２５Ｖである。

前記第１データ駆動部１２０が前記第１タイミング制御部１１０から第２データ信号を受信したとき、前記第２データ信号をデータ電圧（階調電圧）に変更し、変更されたデータ電圧Ｄ１、Ｄ２、・・・Ｄｍ（ここで、ｍは整数）を液晶パネル１５０に印加する。

第１ゲート駆動部１３０は前記第１ゲート駆動信号ＧＣＫ１、ＳＴＶ１に応答して、液晶パネル１５０の奇数番目のゲートラインを起動する奇数番目のゲート信号ＡＧ１、ＡＧ３、・・・、ＡＧｎ−３、ＡＧｎ−１（ここで、ｎは偶数）を液晶パネル１５０に順次に印加する。

第２ゲート駆動部１４０は前記第２ゲート駆動信号ＧＣＫ２、ＳＴＶ２に応答して液晶パネル１５０の偶数番目のゲートラインを起動する偶数番目のゲート信号ＡＧ２，ＡＧ４、・・・、ＡＧｎ−２、ＡＧｎを順次に液晶パネル１５０に印加する。前記奇数番目のゲート信号ＡＧ１、ＡＧ３、・・・、ＡＧｎ−３、ＡＧｎ−１と前記偶数番目のゲート信号ＡＧ２、ＡＧ４、・・・、ＡＧｎ−２、ＡＧｎは交互に出力される。

本実施形態において、奇数番目のゲート信号ＡＧ１、ＡＧ３、・・・、ＡＧｎ−３、ＡＧｎ−１のレベルは、前記偶数番目のゲート信号ＡＧ２、ＡＧ４、・・・、ＡＧｎ−２、ＡＧｎのレベルよりも相対的に大きい。後に充電される偶数番目のゲート信号ＡＧ２、ＡＧ４、・・・ＡＧｎ−２、ＡＧｎ対応する画素部には、先に充電される奇数番目のゲート信号ＡＧ１、ＡＧ３、・・・、ＡＧｎ−３、ＡＧｎ−１に対応する画素部と反対の極性の電荷が印加される。従って、先に充電される奇数番目のゲート信号ＡＧ１、ＡＧ３、・・・、ＡＧｎ−３、ＡＧｎ−１に対応する画素部に充電された電荷によって、偶数番目のゲート信号ＡＧ２、ＡＧ４、・・・、ＡＧｎ−２、ＡＧｎに対応する画素部には反対の極性の電荷がより容易に充電される。従って、偶数番目のゲート信号ＡＧ２、ＡＧ４、・・・、ＡＧｎ−２、ＡＧｎのレベルが奇数番目のゲート信号ＡＧ１、ＡＧ３、・・・、ＡＧｎ−３、ＡＧｎ−１のレベルよりも低くならなければならない。

これとは反対に、後に充電される偶数番目のゲート信号ＡＧ２、ＡＧ４、・・・、ＡＧｎ−２、ＡＧｎ）に対応する画素部に、先に充電される奇数番目のゲート信号ＡＧ１、ＡＧ３、・・・、ＡＧｎ−３、ＡＧｎ−１に対応する画素部と同一の極性の電荷が印加される場合、先に充電される奇数番目のゲート信号ＡＧ１、ＡＧ３、・・・、ＡＧｎ−３、ＡＧｎ−１に対応する画素部に充電された電荷によって、偶数番目のゲート信号ＡＧ２、ＡＧ４、・・・ＡＧｎ−２、ＡＧｎに対応する画素部に同一の極性の電荷は容易に充電されない。従って、偶数番目のゲート信号ＡＧ２、ＡＧ４、・・・、ＡＧｎ−２、ＡＧｎのレベルが奇数番目のゲート信号ＡＧ１、ＡＧ３、・・・、ＡＧｎ−３、ＡＧｎ−１のレベルより高くなることが必要である。

液晶パネル１５０は、ゲート信号スキャン信号または走査信号：ＡＧ１、ＡＧ２、・・・ＡＧｎ−１、ＡＧｎを伝達する複数のゲートライン（走査ラインまたはスキャンライン）と、データ電圧Ｄ１、Ｄ２、・・・、Ｄｍを伝達する複数のデータライン（ソースライン）を含む。液晶パネル１５０は、ゲートラインの数が増加され、データラインの数が減少されたデータライン半減構造を有する。

前記データライン半減構造の液晶パネルは、互いに隣接するゲートラインと互いに隣接するデータラインによって画定される領域に第１画素部及び第２画素部を有する。

一例で、前記第１画素部は、第１薄膜トランジスタＴＦＴ、第１薄膜トランジスタ（ＴＦＴのドレインに電気的に連結された第１液晶キャパシタＣｌｃを含む。一例で、前記第２画素部は第２薄膜トランジスタＴＦＴ、及び前記第２薄膜トランジスタＴＦＴのドレイン電極に電気的に連結された第２液晶キャパシタＣｌｃを含む。ストレージキャパシタＣｓｔは、前記第１液晶キャパシタ及び第２液晶キャパシタに連結され、前記第１画素部と前記第２画素部が共有する。

図３は、図２に示された液晶パネルに形成された画素部を詳細に示した概略構成図である。

図３に示すように、第１画素部Ｐ１は第１ゲートラインＧＬ１に電気的に連結され、第２画素部Ｐ２は第２ゲートラインＧＬ２に電気的に連結される。第１画素部Ｐ１は第１データラインＤＬ１に電気的に連結され、第２画素部Ｐ２は第２データラインＤＬ２に電気的に連結される。

第１画素部Ｐ１には第１ゲートラインＧＬ１から分岐されたゲート電極、第１データラインＤＬ１から分岐されたソース電極とドレイン電極で構成された第１トランジスタＴＲ１、及び第１画素電極２１０が形成される。第１トランジスタＴＲ１のドレイン電極は、第１コントロール５１５を介して第１画素電極２１０と電気的に連結される。

第２画素部Ｐ２には前記第２ゲートラインＧＬ２から分岐されたゲート電極、第２データラインＤＬ２から分岐されたソース電極とドレイン電極で構成された第２トランジスタＴＲ２、及び第２画素電極２２０が形成される。第２トランジスタＴＲ２のドレイン電極は、第２コントロール２２５を介して第２画素電極２２０と電気的に連結される。

一方、前記第１ゲートラインＧＬ１に隣接し、前記第１ゲートラインＧＬ１と並行するように延長され前記第１画素部Ｐ１及び第２画素部Ｐ２にかけて第１ストレージライン２４０ａが形成され、第２ゲートラインＧＬ２に隣接し、第２ゲートラインＧＬ２と並行するように延長され第１画素部Ｐ１及び第２画素部Ｐ２にかけて第２ストレージライン２４０ｂが形成される。

第１画素部Ｐ１には第１ストレージライン２４０ａの一端と第２ストレージライン２４０ｂの一端とを連結させ、第１データラインＤＬ１と並行した第３ストレージライン２４０ｃが形成される。例えば、第３ストレージライン２４０ｃは第１画素電極２１０と部分的に重畳されるように形成される。

また、第２画素部Ｐ１には第１ストレージライン２４０ａの他端と第２ストレージライン２４０ｂの他端とを連結させ、第３ストレージライン２４０ｃ及び第２データラインＤＬ２と並行な第４ストレージライン２４０ｄが形成される。例えば、第４ストレージライン２４０ｄは第２画素電極２２０と部分的に重畳されるように形成される。

前記第１画素部Ｐ１及び第２画素部Ｐ２が隣接する領域で第１ストレージライン２４０ａと第２ストレージライン２４０ｂの中央を互いに連結し、第１データラインＤＬ１及び第２データラインＤＬ２に並行して延長されるように、第５ストレージライン２４０ｅが形成される。例えば、第５ストレージライン２４０ｅは第１画素電極２１０と部分的に重畳され、第２画素電極２２０と部分的に重畳されるように形成される。従って、第１画素部Ｐ１と第２画素部Ｐ２と第５ストレージライン２４０ｅを共有する。

ここで、第１ストレージライン２４０ａ及び第２ストレージライン２４０ｂの一部、第３ストレージライン２４０ｃ及び第５ストレージライン２４０ｅの一部によってストレージキャパシタの下部電極が形成される。また、第１ストレージライン２４０ａ及び第２ストレージライン２４０ｂの一部、第４ストレージライン２４０ｄ及び第５ストレージライン２４０ｅの一部によってストレージキャパシタの下部電極が形成される。

前記第１〜第５ストレージライン２４０ａ〜２４０ｅは、第１トランジスタＴＲ１及び第２トランジスタＴＲ２のソース電極及びドレイン電極を形成する同一の金属物質で同一の工程で形成される。

従って、第１〜第５ストレージライン２４０ａ〜２４０ｅは、ゲート絶縁膜上に形成されストレージキャパシタの下部電極を画定し、第１〜第５ストレージライン２４０ａ〜２４０ｅ上部には絶縁膜（図示せず）が形成されストレージキャパシタの誘電体を画定し、前記絶縁膜（図示せず）上に形成された第１画素電極２１０及び第２画素電極２２０はストレージキャパシタＣｓｔの上部電極を画定する。

図４は、図１に示された液晶パネルの画素部を説明する等価回路図である。

図４に示すように、画素部は第１データラインＤＬ１及び第２データラインＤＬ２と第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２によって取り囲まれた領域に形成される。前記画素部は第１薄膜トランジスタＴＦＴ１、前記第１薄膜トランジスタＴＦＴ１に電気的に連結された第１画素部Ｐ１、第２薄膜トランジスタＴＦＴ２、第２薄膜トランジスタＴＦＴ２に電気的に連結された第２画素部Ｐ２を含む。

第１薄膜トランジスタＴＦＴ１のゲート、ソース、及びドレインは、第１ゲートラインＧＬ１、第１データラインＤＬ１及び第１画素部Ｐ１にそれぞれ連結され、第２薄膜トランジスタＴＦＴ２のゲート電極、ソース電極及びドレイン電極は、第２ゲートラインＧＬ２、第２データラインＤＬ２、及び第２ピクセルＰ２にそれぞれ連結される。

図４に示された画素部の構造は第１画素部Ｐ１と第２画素部Ｐ２が互いに隣接する第１データラインＤＬ１及び第２データラインＤＬ２によって取り囲まれるデータライン半減構造である。前記データライン半減構造において、第１データラインＤＬ１と第１画素部Ｐ１と間には第１カップリングキャパシタＣｄｐ１が存在し、第１ピクセルＰ１と第２画素部Ｐ２との間には第２カップリングキャパシタＣｄｐ２が存在し、第２ピクセルＰ２と第２データラインＤＬ２との間には第３カップリングキャパシタＣｄｐ３が存在する。

一般的な駆動方式によると、第１ゲートラインＧＬ１が駆動され第１画素部Ｐ１が充電された後、第２ゲートラインＧＬ２が駆動され第２ピクセルＰ２が充電される。

従って、前記第２画素部Ｐ２は、まず充電された第１画素部Ｐ１の影響で非正常的に充電される。結果的に、画面全体的に奇数番目のデータラインに電気的に連結された画素部と偶数番目のデータラインに電気的に連結された画素部との間の充電量の差異は縦線のフリッカー現象を発生させる。

しかし、本発明の第１実施形態によると、相対的に先に充電される第１画素部（Ｐ１）に対しては相対的に大きいレベルの第１ゲート信号を用いて充電動作を実施し、相対的に後に充電される第２画素部Ｐ２に対して正常的なレベルの第２ゲート信号を用いて充電動作を実施するので、前記フリッカー現象を除去することができる。

図５は図１に示された液晶表示装置の画素部を説明する回路図である。図６は図５に示されたゲート電極とデータ電圧を説明する波形図である。

図５及び図６に示すように、第１データラインＤＬ１に印加される第１データ電圧ＶＤ１は、ゲート信号ＡＧ１に基づいて充電される。第１画素部ＰＸ１は第１薄膜トランジスタＴＦＴ１、第１液晶キャパシタＣｌｃ１、及び第１ストレージキャパシタＣｓｔ１を含む。

第１データ電圧ＶＤ１は共通電圧ＶＣＯＭ対比正極性を有する。第１ゲート信号ＡＧ１は第１ゲートラインＧＬ１に供給され第１ゲートラインＧＬ１に電気的に連結された第１薄膜トランジスタＴＦＴ１をアクティブさせる。第１データ電圧ＶＤ１は、第１薄膜トランジスタＴＦＴ１を経由して、共通して連結された第１液晶キャパシタＣｌｃ１及び第１ストレージキャパシタＣｓｔ１に充電される。第１ストレージキャパシタＣｓｔ１の一端は第１薄膜トランジスタＴＦＴ１のドレイン電極に電気的に連結され、他端はストレージ電圧ＶＳＴに電気的に連結される。

第２データラインＤＬ２に印加される第２データ電圧ＶＤ２は第２ゲート信号ＡＧ２に基づいて第２ピクセル部ＰＸ２に充電される。第２画素部ＰＸ２は第２薄膜トランジスタＴＦＴ２、第２液晶キャパシタＣｌｃ２及び第２ストレージキャパシタＣｓｔ２を含む。第２ストレージキャパシタＣｓｔ２の一端は第２薄膜トランジスタＴＦＴ２のドレイン電極に電気的に連結され、他端は第１ストレージキャパシタＣｓｔ１の一端に共通して連結される。

第２データ電圧ＶＤ２は、共通電圧ＶＣＯＭ対して負の極性を有する。第２ゲート信号ＡＧ２は第２ゲートラインＧＬ２に供給され第２ゲートラインＧＬ２に電気的に連結された第２薄膜トランジスタＴＦＴ２をアクティブさせる。第２データ電圧ＶＤ２は第２薄膜トランジスタＴＦＴ２を経由して、共通して連結された第２液晶キャパシタＣｌｃ１及び第２ストレージキャパシタＣｓｔ２に充電される。

第２ゲート信号ＡＧ２のハイレベルは、通常的に第２薄膜トランジスタＴＦＴ２をターンオンさせる程度である。一方、第１ゲート信号ＡＧ１のハイレベルは、第２ゲート信号ＡＧ２のハイレベルより相対的に高い。一例で、第２ゲート信号ＡＧ２はローレベル及びハイレベルが−６Ｖ及び２０Ｖによってそれぞれ定義されると、第１ゲート信号ＡＧ１のローレベル及びハイレベルは−７Ｖと２５Ｖによってそれぞれ定義される。

図５及び図６では互いに隣接するデータラインに共通電圧に対して反対の極性のデータ電圧が印加される例を示したが、互いに隣接するデータラインに共通電圧に対して同一の極性のデータ電圧が印加されても良い。この場合、まず、充電された第１画素電極の電荷が第２画素電極の同一極性電荷の充電を妨害するので反対に第２ゲート信号ＡＧ２のパルスの大きさを大きくする必要がある。例えば、第２ゲート信号ＡＧ２のローレベル及びハイレベルがそれぞれ−７Ｖと２５Ｖに定義され、第１ゲート信号ＡＧ１のローレベル及びハイレベルがそれぞれ−６Ｖと２０Ｖに定義される。

図７を参照しつつ、第１画素部ＰＸ１及び第２ピクセルＰＸ２に充電されるデータ電圧の充電量特性を説明する。

図７は、図５に示されたデータ電圧の充電量特性を説明する波形図である。

図７を参照すると、相対的に大きい電位差を有する第１ゲート信号ＡＧ１が駆動されることにより、第１データ電圧ＶＤ１が第１画素部ＰＸ１に充電される。

続いて、第１ゲート信号の振幅より小さい第２ゲート信号ＡＧ２が駆動されることにより、第１データ電圧と反対極性の第２データ電圧ＶＤ２が第２ピクセルＰＸ２に充電される。後充電される第２画素部ＰＸ２には第１ピクセル部ＰＸ１の電荷の引力のためより容易に充電される。従って、第１ゲート信号ＡＧ１より振幅の小さい第２ゲート信号ＡＧ２によって、先充電される第１画素部ＰＸ１の第１充電量ＱＣ１と実質的に同一の第２充電量ＱＣ２が第２ピクセル部ＰＸ１に充電される。

この結果、縦線で現れるフリッカー現象が除去される。

示されてはいないが、第１データ電圧ＶＤ１及び第２データ電圧ＶＤ２が同一の極性を有し、第２ゲート信号ＡＧ２が第１ゲート信号ＡＧ１より相対的に高い電圧差を有する場合、第１及び第２充電量ＱＣ１、ＱＣ２は実質的に同一であることは同業者であれば自明なことである。

図８は、本発明の他の実施形態による液晶表示装置を説明するブロック図である。図９は図８に示された第１ゲート駆動部及び第２ゲート駆動部から出力されるゲート信号を説明する波形図である。

図８及び図９を参照すると、液晶表示装置３００は、第１タイミング制御部３１０、第１データ駆動部３２０、第１ゲート駆動部３３０、第２ゲート駆動部３４０、及び液晶パネル３５０を含む。

第１タイミング制御部３１０は、外部から第１データ信号ＤＡＴＡ１、各種同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃ、データイネーブル信号ＤＥ及びメインクロックＭＣＬＫの提供を受け、第２データ信号ＤＡＴＡ２、第２データ信号ＤＡＴＡ２の出力のためのデータ駆動信号ＬＯＡＤ、ＳＴＨを第１データ駆動部３２０に出力する。第１タイミング制御部３１０は第１ゲート駆動信号ＧＣＫ１、ＳＴＶ１、ＯＥ１を第１ゲート駆動部３３０に出力し、第２ゲート駆動信号ＧＣＫ、ＳＴＶ２、ＯＥ２を第２ゲート駆動部３４０に出力する。

ここで、第１垂直開始信号ＳＴＶ１の立ち上がりと第２垂直開始信号ＳＴＶ２の上昇エッジは１Ｈ区間分だけ離隔される。または、第１垂直開始信号ＳＴＶ１の立ち下りと第２垂直開始信号ＳＴＶ２の立ち下りには１Ｈ区間分だけ離隔される。それにより、第１ゲート駆動部３３０に駆動された後第２ゲート駆動部３４０が駆動される。

第１出力イネーブル（ｅｎａｂｌｅ ｓｉｇｎａｌ）信号ＯＥ１と第２出力イネーブル信号ＯＥ２は互いに異なるパルス幅を有する。第１出力イネーブル信号ＯＥ１は奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−１ここで、ｎは偶数が相対的に広いパルス幅を有するように制御する。本実施形態において、第１出力イネーブル信号ＯＥ１は奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−１それぞれが相対的に広いパルス幅を有するように制御する。第２出力イネーブル信号ＯＥ２は偶数番目のゲート信号ＢＧ２、ＢＧ４、・・・、ＢＧｎが相対的に狭いパルス幅を有するように制御する。

第１データ駆動部３２０は、第１タイミング制御部３１０から第２データ信号ＤＡＴＡ２が受信し、第２データ信号ＤＡＴＡ２をデータ電圧諧調電圧に変更し、変更されたデータ電圧Ｄ１、Ｄ２、・・・、Ｄｍを液晶パネル３５０に印加する。

第１ゲート駆動部３３０は第１ゲート駆動信号ＧＣＫ１、ＳＴＶ１に応答して液晶パネル３５０の奇数番目のゲートラインを起動する奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−３、ＢＧｎ−１を液晶パネル３５０に順次に印加する。

第２ゲート駆動部３４０は、第２ゲート駆動信号ＧＣＫ２、ＳＴＶ２に応答して液晶パネル３５０の偶数番目のゲートラインを起動する偶数番目のゲート信号ＢＧ２、ＢＧ４、・・・、ＢＧｎ−２、ＢＧｎを順次に液晶パネル３５０に印加する。奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−３、ＢＧｎ−１と偶数番目のゲート信号 ＢＧ２、ＢＧ４、・・・、ＢＧｎ−２、ＢＧｎは交互に出力される。

本実施形態において、図９に示されたように、奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−３、ＢＧｎ−１のパルス幅は偶数番目のゲート信号ＢＧ２、ＢＧ４、・・・、ＢＧｎ−２、ＢＧｎのパルス幅より相対的に大きい。後に充電される偶数番目のゲート信号ＢＧ２、ＢＧ４、・・・、ＢＧｎ−２、ＢＧｎに対応する画素部には、先に充電される奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−３、ＢＧｎ−１に対応する画素部と反対の極性の電荷が印加される。従って、先に充電される奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−３、ＢＧｎ−１に対応する画素部に充電された電荷によって、偶数番目のゲート信号ＢＧ２、ＢＧ４、…ＢＧｎ−２、ＢＧｎに対応する画素部には反対極性の電荷がより容易に充電される。従って、偶数番目のゲート信号ＢＧ２、ＢＧ４、・・・、ＢＧｎ−２、ＢＧｎのパルス幅が奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−３、ＢＧｎ−１のパルス幅より小さくなければならない。

それとは反対に、後に充電される偶数番目のゲート信号ＢＧ２、Ｂ４、・・・、ＢＧｎ−２、ＢＧｎに対応する画素部に、先に充電される奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−３、ＢＧｎ−１に対応する画素部と同一の極性の電荷が印加される場合、先に充電される奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−３、ＢＧｎ−１に対応する画素部に充電された電荷によって、偶数番目のゲート信号ＢＧ２、ＢＧ４、・・・、ＢＧｎ−２、ＢＧｎに対応する画素部には同一の極性の電荷は容易に充電されない。従って、偶数番目のゲート信号ＢＧ２、ＢＧ４、・・・、ＢＧｎ−２、ＢＧｎのパルスの幅が奇数番目のゲート信号ＢＧ１、ＢＧ３、・・・、ＢＧｎ−３、ＢＧｎ−１のパルス幅より大きくなければならない。

液晶パネル３５０はゲート信号スキャン信号または走査信号ＢＧ１、ＢＧ２、・・・、ＢＧｎ−１、ＢＧｎを伝達する複数のゲートライン走査ラインまたはスキャンラインと、データ電圧Ｄ１、Ｄ２、・・・、Ｄｍを伝達する複数のデータラインソースラインを含む。液晶パネル３５０はゲートラインの数が増加され、データラインの数が減少されたデータ半減構造を有する。データライン半減構造は図３及び図４に説明されたところである。

図１０は、図８に示された液晶表示装置の画素部を説明する回路図である。図１１は、図１０に示されたゲート電圧及びデータ電圧を説明する波形図である。図１０は、図５と比較し同一の構成要素については同一の参照符号を付与している。

図１０及び図１１を参照すると、第１データラインＤＬ１に印加される第１データ電圧ＶＤ１は第１ゲート信号ＢＧ１に基づいて第１画素部ＰＸ１に充電される。

第１データ電圧ＶＤ１は、共通電圧ＶＣＯＭ対して正極性を有する。第１ゲート信号ＢＧ１は第１ゲートラインＧＬ１に供給され第１ゲートラインＧＬ１に電気的に連結された第１薄膜トランジスタＴＦＴ１を駆動させる。第１データ電圧ＶＤ１は第１薄膜トランジスタＴＦＴ１を経由して、共通して連結された第１液晶キャパシタＣｌｃ１及び第１ストレージキャパシタＣｓｔ１に充電される。

第２データラインＤＬ２に印加される第２データ電圧ＶＤ２は第２ゲート信号ＢＧ２に基づいて第２ピクセル部ＰＸ２に充電される。第２データ電圧ＶＤ２は共通電圧ＶＣＯＭ対比負極性を有する。第２ゲート信号ＢＧ２は第２ゲートラインＧＬ２に供給され第２ゲートラインＧＬ２に電気的に連結された第２薄膜トランジスタＴＦＴ２を駆動させる。第２データ電圧ＶＤ２は第２薄膜トランジスタＴＦＴ２を経由して、共通して連結された第２液晶表示装置Ｃｌｃ１及び第２ストレージキャパシタＣｓｔ２に充電される。

第２ゲート信号ＢＧ２のパルス幅は通常的に第２薄膜トランジスタＴＦＴ２をターンオンさせる程度である。反面、第１ゲート信号ＢＧ１のパルス幅は第２ゲート信号ＢＧ２のパルス幅より相対的に大きい。第１及び第２ゲート信号ＢＧ１、ＢＧ２のパルス幅は互いに異なる第１及び第２出力イネーブル信号ＯＥ１、ＯＥ２によって調節される。

図１０及び図１１では、互いに隣接するデータラインに共通電圧対比反対極性のデータ電圧が印加されることを示したが、互いに隣接するデータラインに共通電圧対比互いに同一極性のデータ電圧が印加されることもできる。この場合、まず、充電された第１画素電極の電荷が第２画素電極の同一の極性の電荷の充電を妨害するので反対に第２ゲート信号ＢＧ２のパルス幅の大きさを大きくする必要がある。

図１２を参照しつつ、第１及び第２画素部ＰＸ１、ＰＸ２に充電されるデータ電圧の充電量特性を説明する。

図１２は、図１０に示されたデータ電圧の充電量特性を説明する波形図である。

図１２を参照すると、相対的に広いパルス幅を有する第１ゲート信号ＢＧ１が駆動されることにより、第１ピクセル部ＰＸ１が充電される。

続いて、第１ゲート信号のパルス幅より小さいパルス幅を有する第２ゲート信号ＢＧ２が駆動されることにより、
第１データ電圧と反対極性の第２データ電圧ＶＤ２が第２画素部ＰＸ２に充電される。後充電される第２ピクセル部ＰＸ２には第1画素部ＰＸ１の電荷の引力のため容易に充電される。

従って、第１ゲート信号ＢＧ１よりパルス幅の小さい第２ゲート信号ＢＧ２によって、先充電される第１ピクセル部ＰＸ１の第１充電量ＱＣ１と実質的に同一の第２充電量ＱＣ２が第２画素部に充電される。

それにより、縦線で現れるフリッカー現象が除去される。示されてはいないが、第１及び第２データ電圧ＶＤ１、ＶＤ２が同一の極性を有し、第２ゲート信号ＢＧ２が第１ゲート信号ＢＧ１より相対的に高い電圧差を有する実施形態において、第１及び第２充電量ＱＣ１、ＱＣ２は実質的に同一であることは当業者であれば自明なことである。

本発明により一番目の画素部に対して相対的に大きいレベルまたは相対的に大きいパルス幅がゲート信号を用いて充電動作を実施し、二番目の画素部に対しては正常的なレベルまたは正常的なパルス幅のゲート信号を用いて充電動作を実施するので、縦性のフリッカー現象を除去することができる。

以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。

本発明の一実施形態による液晶表示装置を説明するブロック図である。 図１に示された第１及び第２ゲート駆動部から出力されるゲート信号を説明する波形図である。 図１に示された液晶パネルに形成された画素部を詳細に示したレイアウトである。 図１に示された液晶パネルの画素部を説明する等価回路図である。 図１に示された液晶表示装置の画素部を説明する回路図である。 図５に示されたゲート電圧とデータ電圧を説明する波形図である。 図５に示されたデータ電圧の充電量特性を説明する波形図である。 本発明の他の実施形態による液晶表示装置を説明するブロック図である。 図８に示された第１及び第２ゲート駆動部から出力されるゲート信号を説明する波形図である。 図８に示された液晶表示装置の画素部を説明する回路図である。 図１０に示されたゲート電圧とデータ電圧を説明する波形図である。 図１０に示されたデータ電圧の充電量特性を説明する波形図である。

符号の説明

１１０、３１０ タイミング制御部、
１２０、３２０ データ駆動部、
１３０、１４０、３３０、３４０ ゲート駆動部、
１５０、３５０ 液晶パネル。

Claims (30)

1. 互いに隣接するゲートラインと互いに隣接するデータラインによって画定される各領域に第１時点に充電される第１画素部及び前記第１時点より遅い第２の時点に充電される第２画素部を有する液晶パネルと、
   データ信号を前記液晶パネルに送信するデータ駆動部と、
   前記第１の時点に充電される第１画素部に第１ゲート信号を印加し、第２の時点に充電される第２画素部に前記第１ゲート信号とは特性の異なる第２ゲート信号を印加するゲート駆動部と、
   を含むことを特徴とする液晶表示装置。
2. 前記データ駆動部は、前記第１画素部に第１データ信号を印加し、前記第２画素部に前記第１データ信号と反対の極性を有する第２データ信号を印加することを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１ゲート信号の振幅は、前記第２ゲート信号の振幅よりも大きいことを特徴とする請求項２に記載の液晶表示装置。
4. 前記第１ゲート信号のパルス幅は、前記第２ゲート信号のパルス幅よりも大きいことを特徴とする請求項２に記載の液晶表示装置。
5. 前記データ駆動部は、前記第１画素部に第１データ信号を印加し、前記第２画素部に前記第１データ信号と同一の極性を有する第２データ信号を印加することを特徴とする請求項１に記載の液晶表示装置。
6. 前記第１ゲート信号の振幅は、前記第２ゲート信号の振幅よりも小さいことを特徴とする請求項５に記載の液晶表示装置。
7. 前記第１ゲート信号のパルス幅は、前記第２ゲート信号のパルス幅よりも小さいことを特徴とする請求項５に記載の液晶表示装置。
8. 前記第１画素部は第１スイッチング素子と前記第１スイッチング素子に電気的に連結された第１液晶キャパシタと、を含み、
   前記第２画素部は第２スイッチング素子と前記第２スイッチング素子に電気的に連結された第２液晶キャパシタと、を含み、
   前記第１液晶キャパシタ及び第２液晶キャパシタは、ストレージキャパシタに共通して連結されることを特徴とする請求項１に記載の液晶表示装置。
9. 前記ゲート駆動部は、
   第１ゲートオン電圧に応答して前記第１画素部に電気的に連結されたゲートラインに第１レベルの第１ゲート信号を出力する第１ゲート駆動部と、
   第２ゲートオン電圧に応答して前記第２画素部に第２レベルの第２ゲート信号を出力する第２ゲート駆動部と、
   を含むことを特徴とする請求項１に記載の液晶表示装置。
10. 前記第１ゲートオン電圧及び前記第２ゲートオン電圧を前記第１ゲート駆動部及び第２ゲート駆動部にそれぞれ出力するタイミング制御部をさらに含むことを特徴とする請求項９に記載の液晶表示装置。
11. 前記第１レベルは、前記第２レベルより大きいことを特徴とする請求項９に記載の液晶表示装置。
12. 前記第１ゲート駆動部と第２ゲート駆動部は、互いに異なる垂直開始信号によって起動されることを特徴とする請求項９に記載の液晶表示装置。
13. 前記互いに異なる垂直開始信号は、１フレーム区間分だけ離隔されることを特徴とする請求項１２に記載の液晶表示装置。
14. 前記ゲート駆動部は、
    第１出力イネーブル信号に応答して前記第１画素部に電気的に連結されたゲートラインに第１パルス幅の第１ゲート信号を出力する第１ゲート駆動部と、
    第２出力イネーブル信号に応答して前記第２画素部に電気的に連結されたゲートラインに第２パルス幅の第２ゲート信号を出力する第２ゲート駆動部と、
    を含むことを特徴とする請求項１に記載の液晶表示装置。
15. 前記第１パルス幅は、前記第２パルス幅よりも大きいことを特徴とする請求項１４に記載の液晶表示装置。
16. 第１ゲート駆動部と前記第２ゲート駆動部とは、互いに異なる垂直開始信号によって起動されることを特徴とする請求項１４に記載の液晶表示装置。
17. 前記互いに異なる垂直開始信号は、１フレーム区間分だけ離隔されることを特徴とする請求項１６に記載の液晶表示装置。
18. 前記第１出力イネーブル信号と前記第２出力イネーブル信号とを、前記第１ゲート駆動部及び前記第２ゲート駆動部にそれぞれ出力するタイミング制御部をさらに含むことを特徴とする請求項１４に記載の液晶表示装置。
19. 前記第１画素部の第１充電量と前記第２画素部の第２充電量とは、実質的に同一であることを特徴とする請求項１に記載の液晶表示装置。
20. 互いに隣接するゲートラインと互いに隣接するデータラインによって画定される各領域に形成された第１画素部及び第２画素部を有する液晶パネルを含む液晶表示装置の駆動方法において、
    前記データラインにデータ電圧を供給する段階と、
    前記第２画素部よりも先に充電される前記第１画素部に電気的に連結されたゲートラインに第１ゲート信号を出力する段階と、
    前記第１ゲート信号を出力した後、前記第２画素部に電気的に連結されたゲートラインに、前記第１ゲート信号とは特性の異なる第２ゲート信号を出力する段階と、
    を含むことを特徴とする液晶表示装置の駆動方法。
21. 前記データラインにデータ電圧を印加する段階は、
    前記第１画素部に第１データ信号を印加する段階と、
    前記第２画素部に前記第１データ信号と反対の極性を有する第２データ信号を印加する段階と、
    を含むことを特徴とする請求項２０に記載の液晶表示装置の駆動方法。
22. 前記第１ゲート信号の振幅は、前記第２ゲート信号の振幅よりも大きいことを特徴とする請求項２１に記載の液晶表示装置の駆動方法。
23. 前記第１ゲート信号のパルス幅は、前記第２ゲート信号のパルス幅よりも大きいことを特徴とする請求項２１に記載の液晶表示装置の駆動方法。
24. 前記データラインにデータ電圧を印加する段階は、
    前記第１画素部に第１データ信号を印加する段階と、
    前記第２画素部に前記第１データ信号と同一極性の第２データ信号を印加する段階と、を含むことを特徴とする請求項２０に記載の液晶表示装置の駆動方法。
25. 前記第１ゲート信号の振幅は、前記第２ゲート信号の振幅よりも小さいことを特徴とする請求項２４に記載の液晶表示装置の駆動方法。
26. 第１ゲート信号のパルス幅は、前記第２ゲート信号のパルス幅よりも小さいことを特徴とする請求項２４に記載の液晶表示装置の駆動方法。
27. 前記第１ゲート信号のレベルは、前記第２ゲート信号のレベルよりも大きいことを特徴とする請求項２０に記載の液晶表示装置の駆動方法。
28. 前記第１ゲート信号及び前記第２ゲート信号は、互いに異なるゲートオフ電圧と互いに異なるゲートオン電圧によって画定されることを特徴とする請求項２７に記載の液晶表示装置の駆動方法。
29. 前記第１ゲート信号及び前記第２ゲート信号は、同一のゲートオフ電圧と互いに異なるゲートオン電圧によって画定されることを特徴とする請求項２７に記載の液晶表示装置の駆動方法。
30. 前記第１ゲート信号のパルス幅は、前記第２ゲート信号のパルス幅よりも大きいことを特徴とする請求項２０に記載の液晶表示装置の駆動方法。

Images