WO2013061547A1 - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2013061547A1
WO2013061547A1 PCT/JP2012/006667 JP2012006667W WO2013061547A1 WO 2013061547 A1 WO2013061547 A1 WO 2013061547A1 JP 2012006667 W JP2012006667 W JP 2012006667W WO 2013061547 A1 WO2013061547 A1 WO 2013061547A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
pixel electrode
liquid crystal
crystal display
display device
Prior art date
Application number
PCT/JP2012/006667
Other languages
English (en)
French (fr)
Inventor
亮 山川
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2013061547A1 publication Critical patent/WO2013061547A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Definitions

  • the present invention relates to an active matrix liquid crystal display device using a switching element such as a thin film transistor and a driving method thereof.
  • Such an active matrix type liquid crystal display device includes a liquid crystal display panel as a display unit composed of a plurality of pixels arranged in a matrix, and a main part thereof.
  • a plurality of data signal lines (hereinafter referred to as “source bus lines”) and a plurality of scanning signal lines (hereinafter referred to as “gate bus lines”) are formed in a lattice shape so as to intersect each other. Furthermore, a plurality of auxiliary capacitance lines are formed so as to extend in parallel with the plurality of gate bus lines. One pixel corresponds to each of the intersections of the plurality of source bus lines and gate bus lines.
  • the liquid crystal display panel is provided in common to the above-described plurality of pixels arranged in a matrix shape, and a common electrode (or a pixel electrode included in each pixel so as to face the liquid crystal layer) Counter electrode).
  • a liquid crystal display device it is necessary to perform high-speed driving by setting a high frame frequency (for example, setting to 240 Hz) in order to cope with 3D display and improve the performance of moving image display.
  • a high frame frequency for example, setting to 240 Hz
  • the source bus line is divided into a plurality of parts and the writing time is divided. And since it can implement
  • inversion driving for example, frame inversion driving, line inversion driving, dot inversion driving, etc.
  • inversion driving is performed with alternating current in order to prevent the occurrence of liquid crystal burn-in.
  • the parasitic capacitance C gd exists between the bus line and the pixel electrode and the parasitic capacitance C sd exists between the source bus line and the pixel electrode, for example, a data signal is applied to the source bus line.
  • the pixel electrode potential (pixel electrode potential) V d is caused by the parasitic capacitance C gd .
  • Level shift ⁇ V d occurs.
  • This level shift ⁇ V d is called “pull-in voltage”, “field-through voltage” or the like, and the pixel electrode potential V d is shifted to the minus side by this pull-in voltage.
  • An object of the present invention is to provide a liquid crystal display device and a driving method thereof.
  • the liquid crystal display device of the present invention is turned on when a plurality of data signal lines, a plurality of scanning signal lines intersecting the plurality of data signal lines, and the scanning signal lines are in a selected state.
  • a switching element that is turned off when the scanning signal line is in a non-selected state, a pixel electrode that is connected to the data signal line via the switching element, and a common electrode that is disposed to face the pixel electrode,
  • a plurality of pixels having a liquid crystal layer sandwiched between the pixel electrode and the common electrode and arranged in a matrix corresponding to each of intersections of the plurality of data signal lines and the plurality of scanning signal lines, and scanning
  • a scanning signal line driving unit that drives the signal line; a data signal line driving unit that drives the data signal line to apply a source voltage to a source electrode included in the switching element; a scanning signal line driving unit; Control means for controlling the data signal line driving means, and the control means has a longer source voltage application time on the positive side of the pixel electrode potential
  • the latch strobe signal for controlling the timing of applying the source voltage is generated so that the data signal line driving means is connected to the scanning signal line driven by the scanning signal line driving means based on the timing of the latch strobe signal.
  • a source voltage is applied to a source electrode of the switching element formed.
  • the pixel electrode potential shifts to the negative side due to the pull-in voltage, and a part of the charge amount of the pixel electrode due to the parasitic capacitance is negative from the positive polarity side. Even if it is shifted to the negative side, the source voltage application time on the positive side of the pixel electrode potential is longer than the source voltage application time on the negative side of the pixel electrode potential. It is possible to suppress a decrease in the charging rate on the side. Therefore, since the target voltage can be applied in a short time, it is possible to suppress insufficient charging on the positive polarity side of the pixel electrode potential even when high-speed driving is performed. As a result, display quality can be prevented from deteriorating.
  • switching elements in pixels having the same pixel electrode potential polarity may be connected to the same scanning signal line.
  • the switching elements in the pixels having the same pixel electrode potential polarity are turned on.
  • a source voltage is applied to the source electrode of the specific switching element in the ON state (that is, an image data signal is output) via the data signal line, and the pixel electrode is applied. It becomes possible to write a positive charge.
  • the data signal line driving means Based on the timing of the latch strobe signal, the source voltage is applied to the source electrode of the specific switching element in the on state (that is, the image data signal is output) via the data signal line, and the negative electrode is applied to the pixel electrode. It becomes possible to write a sexual charge.
  • the data signal line driving means causes the source voltage application time on the positive side of the pixel electrode potential to be longer than the source voltage application time on the negative side of the pixel electrode potential.
  • the charge amount on the positive polarity side of the pixel electrode potential can be set to be the same as the charge amount on the negative polarity side. Therefore, since the common electrode potential can be set in advance near the center voltage of the source voltage, the common electrode potential can be easily set.
  • the driving method of the liquid crystal display device of the present invention includes a plurality of data signal lines, a plurality of scanning signal lines intersecting with the plurality of data signal lines, and an ON state when the scanning signal lines are in a selected state.
  • Switching element that is turned off when is in a non-selected state, a pixel electrode connected to the data signal line via the switching element, a common electrode disposed to face the pixel electrode, and a common pixel electrode
  • a liquid crystal display device having a liquid crystal layer sandwiched between electrodes and a plurality of pixels arranged in a matrix corresponding to each of intersections of the plurality of data signal lines and the plurality of scanning signal lines
  • the source voltage is applied so that the application time of the source voltage on the positive polarity side of the pixel electrode potential is longer than the application time of the source voltage on the negative polarity side of the pixel electrode potential.
  • a step of generating a latch strobe signal for controlling the timing, a step of turning on a switching element connected to the driven scanning signal line, and a switching element in the on state based on the timing of the latch strobe signal Applying at least a source voltage to the source electrode.
  • the pixel electrode potential shifts to the negative side due to the pull-in voltage, and a part of the charge amount of the pixel electrode due to the parasitic capacitance is negative from the positive polarity side. Even if it is shifted to the negative side, the source voltage application time on the positive side of the pixel electrode potential is longer than the source voltage application time on the negative side of the pixel electrode potential. It is possible to suppress a decrease in the charging rate on the side. Therefore, since the target voltage can be applied in a short time, it is possible to suppress insufficient charging on the positive polarity side of the pixel electrode potential even when high-speed driving is performed. As a result, display quality can be prevented from deteriorating.
  • switching elements in pixels having the same polarity of the pixel electrode potential may be connected to the same scanning signal line.
  • the switching elements in the pixels having the same pixel electrode potential polarity are turned on. Based on this, a source voltage is applied to the source electrode of the specific switching element in the ON state via the data signal line (that is, an image data signal is output), and a positive charge is written to the pixel electrode. Is possible.
  • the switching elements in the pixels having the same pixel electrode potential polarity are turned on, and therefore based on the timing of the latch strobe signal. Then, a source voltage is applied to the source electrode of the specific switching element in the on state via the data signal line (that is, an image data signal is output), and negative charge is written to the pixel electrode. It becomes possible.
  • the source voltage is applied based on the latch strobe signal so that the source voltage application time on the positive polarity side of the pixel electrode potential is longer than the source voltage application time on the negative polarity side of the pixel electrode potential. Therefore, the charge amount on the positive polarity side of the pixel electrode potential can be set to be the same as the charge amount on the negative polarity side. Therefore, since the common electrode potential can be set in advance near the center voltage of the source voltage, the common electrode potential can be easily set.
  • the polarity inversion driving of the liquid crystal display device may be dot inversion driving.
  • FIG. 4 is a flowchart for explaining a method for setting a writing time of a TFT in the liquid crystal display device according to the embodiment of the present invention. It is a figure for demonstrating the application time of the source voltage in the conventional liquid crystal display device. It is a figure for demonstrating the application time of the source voltage in the liquid crystal display device which concerns on embodiment of this invention. It is a figure for demonstrating the arrangement
  • FIG. 1 is a plan view showing an overall configuration of a liquid crystal display device according to an embodiment of the present invention
  • FIG. 2 is a cross-sectional view of the liquid crystal display device according to an embodiment of the present invention
  • FIG. 3 is an equivalent circuit diagram showing a main part configuration of a pixel in the liquid crystal display device according to the embodiment of the present invention
  • FIG. 4 shows a TFT substrate constituting the liquid crystal display device according to the embodiment of the present invention. It is sectional drawing which shows the whole structure.
  • FIG. 5 is a cross-sectional view showing the entire configuration of the display unit of the liquid crystal display device according to the embodiment of the present invention
  • FIG. 6 explains the arrangement of TFTs in the liquid crystal display device according to the embodiment of the present invention.
  • FIG. FIG. 7 is a diagram showing an overall configuration of an apparatus for setting a writing time in the liquid crystal display device according to the embodiment of the present invention.
  • the liquid crystal display device 1 is provided by being sandwiched between a TFT substrate 2, a CF substrate 3 disposed opposite to the TFT substrate 2, and the TFT substrate 2 and the CF substrate 3. And a liquid crystal layer 4 as a display medium layer.
  • the liquid crystal display device 1 is sandwiched between the TFT substrate 2 and the CF substrate 3, and a seal provided in a frame shape for adhering the TFT substrate 2 and the CF substrate 3 to each other and enclosing the liquid crystal layer 4.
  • the material 40 is provided.
  • the sealing material 40 is formed so as to go around the liquid crystal layer 4, and the TFT substrate 2 and the CF substrate 3 are bonded to each other via the sealing material 40.
  • the liquid crystal display device 1 includes a plurality of photo spacers 25 for regulating the thickness of the liquid crystal layer 4 (that is, the cell gap).
  • the liquid crystal display device 1 is formed in a rectangular shape, and in the longitudinal direction of the liquid crystal display device 1, the TFT substrate 2 protrudes from the CF substrate 3 on the upper side thereof, and the protruding region
  • a plurality of display lines such as a gate bus line and a source bus line, which will be described later, are drawn out to form a terminal region T.
  • a display area D for displaying an image is defined in an area where the TFT substrate 2 and the CF substrate 3 overlap.
  • the display area D is configured by arranging a plurality of pixels, which are the minimum unit of an image, in a matrix.
  • the sealing material 40 is provided in a rectangular frame shape surrounding the entire periphery of the display area D.
  • the pixel 30 of the liquid crystal display device 1 is provided with the source bus line 14 and the gate bus line 11 intersecting each other.
  • the gate is connected to the gate bus line 11 near the intersection of the two signal lines, the source is connected to the source bus line 14 near the intersection, and the drain is connected to the pixel electrode 19.
  • a thin film transistor (TFT) 5 is provided. The TFT 5 is turned on when the gate bus line 11 is in a selected state, and is turned off when the gate bus line 11 is in a non-selected state.
  • the pixel electrode 19 is connected to the source bus line 14 via the TFT 5, and a common electrode (counter electrode) 24 is disposed so as to face the pixel electrode 19.
  • liquid crystal layer 4 is sandwiched between the pixel electrode 19 and the common electrode 24 as a display medium layer to form a liquid crystal capacitance C lc .
  • An auxiliary capacitor C s is provided in parallel with the liquid crystal capacitor C lc .
  • One of the auxiliary capacitance electrode of the auxiliary capacitance C s is connected to the pixel electrode 19. Further, a common voltage potential V com is applied to the common electrode 24. Further, a parasitic capacitance C gd is generated between the gate and drain of the TFT 5.
  • FIG. 3 shows only one pixel portion, but as shown in FIG. 6, a plurality of source bus lines 14 and gate bus lines 11 are provided, and a plurality of source bus lines 14 are provided.
  • a plurality of pixels 30 are arranged in a matrix corresponding to each of the intersections of the gate bus lines 11 with each other. That is, each pixel 30 is provided in each region surrounded by the gate bus line 11 and the source bus line 14.
  • the TFT substrate 2 includes an insulating substrate 6 such as a glass substrate, the above-described gate bus lines 11 extending in parallel with each other on the insulating substrate 6, and the gate bus lines 11. And a gate insulating film 12 provided to cover the gate insulating film 12.
  • the TFT substrate 2 includes the above-described source bus lines 14 that extend on the gate insulating film 12 in parallel with each other in a direction orthogonal to the gate bus lines 11.
  • the TFT substrate 2 is a plurality of TFTs 5 provided at each intersection of the gate bus line 11 and the source bus line 14 and an interlayer insulating film 10 provided in order so as to cover the source bus line 14 and the TFT 5.
  • a first interlayer insulating film 15 and a second interlayer insulating film 16 are provided.
  • the TFT substrate 2 is provided in a matrix on the second interlayer insulating film 16, a plurality of pixel electrodes 19 connected to each of the TFTs 5, and an alignment film 9 provided so as to cover the pixel electrodes 19. have.
  • the TFT 5 includes a gate electrode 17 in which the gate bus line 11 protrudes to the side, a gate insulating film 12 provided so as to cover the gate electrode 17, and a gate on the gate insulating film 12.
  • the semiconductor layer 13 is provided in an island shape at a position overlapping the electrode 17.
  • the TFT 5 includes a source electrode 18 and a drain electrode 20 provided on the semiconductor layer 13 so as to face each other.
  • the source electrode 18 is a portion where the source bus line 14 protrudes laterally.
  • the drain electrode 20 is connected to the pixel electrode 19 through a contact hole 38 formed in the first interlayer insulating film 15 and the second interlayer insulating film 16.
  • the pixel electrode 19 includes a transparent electrode 31 provided on the second interlayer insulating film 16, and a reflective electrode that is stacked on the transparent electrode 31 and provided on the surface of the transparent electrode 31. 32.
  • the semiconductor layer 13 includes a lower intrinsic amorphous silicon layer 13 a and an upper n + amorphous silicon layer 13 b doped with phosphorus, and is exposed from the source electrode 18 and the drain electrode 20.
  • the intrinsic amorphous silicon layer 13a that constitutes the channel region.
  • the reflection region R is defined by the reflection electrode 32
  • the transmission region S is formed by the transparent electrode 31 exposed from the reflection electrode 32. Is stipulated.
  • the surface of the second interlayer insulating film 16 below the pixel electrode 19 is formed in an uneven shape, and is provided on the surface of the second interlayer insulating film 16 via the transparent electrode 31.
  • the surface of the reflective electrode 32 is also formed in an uneven shape.
  • reflection region R is not necessarily defined, and only the transmission region S may be defined.
  • the CF substrate 3 includes an insulating substrate 21 such as a glass substrate, a color filter layer 22 provided on the insulating substrate 21, and a reflection region R and a transmission region in the reflection region R of the color filter layer 22. And a transparent layer 23 for compensating for the optical path difference in the region S.
  • the CF substrate 3 includes a common electrode 24 provided so as to cover the transmission region S of the color filter layer 22 and the transparent layer 23 (that is, the reflection region R).
  • the CF substrate 3 has a photo spacer 25 provided in a columnar shape on the common electrode 24 and an alignment film 26 provided so as to cover the common electrode 24 and the photo spacer 25.
  • the color filter layer 22 includes a colored layer 28 of a red layer R, a green layer G, and a blue layer B provided for each pixel, and a black matrix 27 that is a light shielding film.
  • the transflective liquid crystal display device 1 configured as described above reflects light incident from the CF substrate 3 side in the reflection region R by the reflective electrode 32 and backlight (not shown) incident from the TFT substrate 2 side in the transmission region S. ) Is transmitted.
  • the liquid crystal display device 1 includes a scanning signal line driving unit (gate driver) 33 that drives the gate bus line 11 and a data signal line driving unit (source driver) that drives the source bus line 14. 34.
  • gate driver scanning signal line driving unit
  • source driver data signal line driving unit
  • the liquid crystal display device 1 includes an image data acquisition unit 35 that acquires image data, a control unit 36 that controls the scanning signal line driving unit 33 and the data signal line driving unit 34, and a storage. Means 37.
  • the control means 36 is connected to the scanning signal line driving means 33, the data signal line driving means 34, and the image data acquisition means 35 described above and a storage means 37.
  • the control unit 36 is configured to control the scanning signal line driving unit 33 and the data signal line driving unit 34 in accordance with a program stored in the storage unit 37.
  • the writing time of the TFT namely, the application time of the source voltage (signal voltage), by changing in correspondence with the polarity of the pixel electrode potential V d, the pixel electrode potential V d positive It is characterized in that non-uniformity of the charge amount on the negative side and the negative side is prevented.
  • FIG. 8 is a flowchart for explaining a method for setting the writing time of the TFT in the liquid crystal display device according to the embodiment of the present invention.
  • the image data acquisition means 35 acquires image data to be displayed from an input video signal (for example, a signal transmitted from a broadcasting station) (step S1).
  • an input video signal for example, a signal transmitted from a broadcasting station
  • an image data signal based on the image data acquired by the image data acquisition unit 35 is output from the image data acquisition unit 35 to the control unit 36, and the control unit 36 outputs liquid crystal based on the input image data signal.
  • the gradation to be displayed on the display device 1 is determined (step S2).
  • control means 36 reads a parameter for determining the source voltage from the storage means 37, and determines the value of the source voltage to be written (applied) based on this parameter (step S3).
  • control means 36 determines the timing for applying (outputting) the source voltage (that is, the output timing of the image data signal) based on the setting of the timing controller (not shown), and determines the timing for applying the source voltage.
  • a latch strobe signal (hereinafter referred to as “LS signal”) to be controlled (that is, to control the output timing of the image data signal) is generated (step S4).
  • timing signals such as a scanning clock signal and a scanning start signal are input from the control unit 36 to the scanning signal line driving unit 33, and the scanning signal line driving unit 33 synchronizes with these timing signals, and the gate bus line 11.
  • a scanning signal gate signal for turning on / off the TFT 5 is supplied to the selected gate bus line 11.
  • a gate signal is sent from the selected gate bus line 11 to the TFT 5 in which the gate electrode 17 is connected to the gate bar line 11 to turn on the TFT 5.
  • a state is set (step S5).
  • the above-described image data signal, the data signal related to the value of the applied source voltage, and the LS signal are input from the control unit 36 to the data signal line driving unit 34, and the data signal line driving unit 34 receives the LS signal.
  • a source voltage is applied (that is, an image data signal is output) to the source electrode 18 of the TFT 5 in the on state via the source bus line 14 (step S6).
  • a predetermined charge is written into the pixel electrode 19 through the source electrode 18 and the drain electrode 20, a potential difference is generated between the pixel electrode 19 and the common electrode 24, and a predetermined voltage is applied to the liquid crystal layer 4. It is configured as follows.
  • liquid crystal display device 1 an image is displayed by adjusting the transmittance of light incident from the backlight using the fact that the alignment state of the liquid crystal molecules changes according to the magnitude of the applied voltage. It becomes the composition which is done.
  • the pixel electrode potential V d has a level shift ⁇ V d caused by the parasitic capacitance C gd.
  • the electrode potential Vd is shifted to the negative side.
  • the writing time of the TFT namely, by changing the application time of the source voltage (signal voltage) to correspond to the polarity, the charge in the positive and negative sides of the pixel electrode potential V d Even when high-speed driving is performed by preventing the amount from becoming non-uniform, insufficient charging due to the pull-in voltage is prevented.
  • the control unit 36 than the application time T 2 of the source voltage application time T 1 of the source voltage at the negative polarity of the pixel electrode potential V d in the positive polarity side of the pixel electrode potential V d
  • the above-described LS signal is generated so as to be long (that is, T 1 > T 2 ).
  • step S6 the data signal line driving unit 34 applies the source voltage Vs to the source electrode 18 of the TFT 5 in the on state via the source bus line 14 based on the timing of the LS signal (that is, in step S6). Output image data signal).
  • TFT 5 in the pixel 30 is connected with a polarity of the same pixel electrode potential V d (negative polarity).
  • TFT 5 in the pixel 30 having a polarity (positive polarity) of the same pixel electrode potential V d is connected.
  • the data signal line driving unit 34 applies the source voltage to the source electrode 18 of the specific TFT 5 in the ON state via the source bus line 14 based on the timing of the LS signal (that is, image data). A signal is output), and a positive charge can be written into the pixel electrode 19.
  • the data signal line driving unit 34 applies the source voltage to the source electrode 18 of the specific TFT 5 in the ON state via the source bus line 14 based on the timing of the LS signal (that is, image data). A signal is output), and negative charge can be written into the pixel electrode 19.
  • the source voltage application time T 1 on the positive polarity side of the pixel electrode potential V d is set longer than the source voltage application time T 2 on the negative polarity side of the pixel potential V d , as shown in FIG.
  • the common electrode potential Vcom can be set in advance near the center voltage Vscen of the source voltage, the common electrode potential Vcom can be easily set.
  • the voltage applied to the adjacent pixels 30 has a reverse polarity, and the dot inversion driving in which the polarity of each pixel 30 is reversed for each gate bus line 11. Become.
  • the dot inversion driving method is adopted, but a line inversion driving method in which the voltage applied to the pixel electrode 19 is alternately inverted for each gate bus line 11 may be adopted.
  • TFT5 in a pixel 30 having a polarity identical pixel electrode potential V d is connected to TFT5 in a pixel 30 having a polarity identical pixel electrode potential V d, to the above-described embodiment
  • TFT 5 in the pixel 30 is turned on with the same polarity of the pixel electrode potential V d (positive polarity).
  • the data signal line driving unit 34 applies the source voltage to the source electrode 18 of the specific TFT 5 in the ON state via the source bus line 14 based on the timing of the LS signal (that is, image data). A signal is output), and a positive charge can be written into the pixel electrode 19.
  • the data signal line drive unit 34 Applies a source voltage (that is, outputs an image data signal) to the source electrode 18 of the specific TFT 5 in the ON state via the source bus line 14 based on the timing of the LS signal, and outputs the pixel electrode It becomes possible to write a negative charge in 19.
  • TFT 5 in the pixels 30 having a polarity identical pixel electrode potential V d is connected, at the same gate bus line 11, adjacent pixels
  • a two-line inversion driving method in which the polarity of each pixel 30 is inverted for each of the two gate bus lines 11 may be adopted so that the voltage applied to 30 has the same polarity.
  • the method of the liquid crystal display device 1 of the above embodiment includes TN (Twisted Nematic), VA (Vertical Alignment), MVA (Multi-domain Vertical Alignment), ASV (Advanced Super View), IPS (In-Plane-Switching), etc. Any method may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　液晶表示装置は、ゲートバスラインを駆動する走査信号線駆動手段と、ソースバスラインを駆動して、ソース電極にソース電圧を印加するデータ信号線駆動手段と、走査信号線駆動手段及びデータ信号線駆動手段の制御を行う制御手段とを備えている。制御手段は、画素電極電位（Ｖｄ）の正極性側におけるソース電圧（Ｖｓ）の印加時間が、画素電極電位（Ｖｄ）の負極性側におけるソース電圧（Ｖｓ）の印加時間よりも長くなるようにＬＳ信号を生成し、データ信号線駆動手段は、ＬＳ信号のタイミングに基づいて、走査信号線駆動手段により駆動されたゲートバスラインに接続されたＴＦＴが有するソース電極にソース電圧（Ｖｓ）を印加する。

Description

液晶表示装置およびその駆動方法
　本発明は、薄膜トランジスタ等のスイッチング素子を用いたアクティブマトリクス型の液晶表示装置およびその駆動方法に関する。
　近年、携帯電話、携帯ゲーム機等のモバイル型端末機器やノート型パソコン等の各種電子機器の表示パネルとして、薄くて軽量であるとともに、低電圧で駆動でき、かつ消費電力が少ないという長所を有するアクティブマトリクス型の液晶表示装置が広く使用されている。
　このようなアクティブマトリクス型の液晶表示装置は、マトリクス状に配置された複数の画素からなる表示部としての液晶表示パネルと、その駆動回路とから主要部が構成されている。
　液晶表示パネルには、複数のデータ信号線（以下、「ソースバスライン」という。）と複数の走査信号線（以下、「ゲートバスライン」という。）が互いに交差するように格子状に形成されており、さらに、複数のゲートバスラインと平行に延在するように複数の補助容量線が形成されている。これら複数のソースバスラインとゲートバスラインとの交差点のそれぞれには１つの画素が対応している。
　また、液晶表示パネルは、マトリクス状に配置された上述の複数の画素に共通に設けられ、各画素に含まれる画素電極と、液晶層を挟んで対向するように配置された共通電極（または、対向電極）を備えている。
　ここで、一般に、液晶表示装置においては、３Ｄ表示への対応や動画表示の性能向上のために、フレーム周波数を高く設定（例えば、２４０Ｈｚに設定）して高速駆動を行う必要がある。
　しかし、フレーム周波数を高く設定すると、薄膜トランジスタ（以下、「ＴＦＴ」と略記する。）がＯＮの状態になる時間（以下、「書き込み時間」という。）を短く設定する必要がある。従って、液晶の充電不足が生じ、表示品位の劣化が生じるという問題があった。
　そこで、このような充電不足を防止して、表示品位の劣化を防止するための液晶表示装置が提案されている。この液晶表示装置は、ソースバスラインを複数個に分割して設けるとともに、書き込み時間を分割する構成となっている。そして、このような構成により、短い充電時間で高い充電率を実現することができるため、液晶の充電不足を防止して、表示品位の劣化を防止することができると記載されている（例えば、特許文献１参照）。
特開２０１０－１７００７８号公報
　ここで、一般に、液晶表示装置においては、液晶の焼き付きの発生を防止するために、交流で反転駆動（例えば、フレーム反転駆動、ライン反転駆動、ドット反転駆動など）を行うが、各画素におけるゲートバスラインと画素電極との間に寄生容量Ｃｇｄが存在し、ソースバスラインと画素電極との間に寄生容量Ｃｓｄが存在することから、例えば、データ信号がソースバスラインに印加されている場合、走査信号の電圧がゲートバスラインのオン電圧Ｖｇｈからゲートバスラインのオフ電圧Ｖｇｌへと立ち下がる時に、画素電極の電位（画素電極電位）Ｖｄには、寄生容量Ｃｇｄに起因するレベルシフトΔＶｄが生じる。
　このレベルシフトΔＶｄは、「引き込み電圧」または「フィールドスルー電圧」等と呼ばれ、この引き込み電圧により、画素電極電位Ｖｄは、マイナス側へシフトすることになる。
　そのため、画素電極電位Ｖｄの正極性側と負極性側で不均一化が生じてしまい、画素電極電位Ｖｄの負極性側では、充電率を確保しやすくなるが、画素電極電位Ｖｄの正極性側では、充電率が低下しやすくなるため、画素電極電位Ｖｄの正極性側では、目標の電圧が印加されるまでに長時間を要して充電不足が生じてしまい、結果として、表示品位の劣化が生じる。
　このような引き込み電圧に起因する充電不足は、特に、フレーム周波数を高く設定した場合（即ち、高速駆動の場合）に顕著となるが、上記従来の液晶表示装置においては、上述の引き込み電圧が考慮されていないため、フレーム周波数を高く設定した場合の液晶の充電不足を十分に解消することができないという問題があった。
　そこで、本発明は、上述の問題に鑑みてなされたものであり、高速駆動を行った場合であっても、引き込み電圧に起因する充電不足を防止して、表示品位の劣化を防止することができる液晶表示装置およびその駆動方法を提供することを目的とする。
　上記目的を達成するために、本発明の液晶表示装置は、複数のデータ信号線と、複数のデータ信号線と交差する複数の走査信号線と、走査信号線が選択状態であるときにオン状態となり、走査信号線が非選択状態であるときにオフ状態となるスイッチング素子と、データ信号線にスイッチング素子を介して接続された画素電極と、画素電極と対向するように配置された共通電極と、画素電極と共通電極とにより挟持された液晶層とを有し、複数のデータ信号線と複数の走査信号線との交差点の各々に対応してマトリクス状に配置された複数の画素と、走査信号線を駆動する走査信号線駆動手段と、データ信号線を駆動して、スイッチング素子が有するソース電極にソース電圧を印加するデータ信号線駆動手段と、走査信号線駆動手段及びデータ信号線駆動手段の制御を行う制御手段とを備え、制御手段は、画素電極電位の正極性側におけるソース電圧の印加時間が、画素電極電位の負極性側におけるソース電圧の印加時間よりも長くなるように、ソース電圧を印加するタイミングを制御するラッチストローブ信号を生成し、データ信号線駆動手段は、ラッチストローブ信号のタイミングに基づいて、走査信号線駆動手段により駆動された走査信号線に接続されたスイッチング素子が有するソース電極にソース電圧を印加することを特徴とする。
　同構成によれば、交流による反転駆動を行う場合に、引き込み電圧により、画素電極電位がマイナス側へシフトし、寄生容量に起因して画素電極の電荷量の一部が、正極性側から負極性側へとシフトした場合であっても、画素電極電位の正極性側におけるソース電圧の印加時間が画素電極電位の負極性側におけるソース電圧の印加時間よりも長いため、画素電極電位の正極性側における充電率の低下を抑制することが可能になる。従って、短時間で目標の電圧を印加することができるため、高速駆動を行った場合であっても、画素電極電位の正極性側における充電不足を抑制することが可能になる。その結果、表示品位の劣化を防止することが可能になる。
　本発明の液晶表示装置においては、同一の走査信号線上に、同一の画素電極電位の極性を有する画素におけるスイッチング素子が接続されていてもよい。
　同構成によれば、同一の走査信号線が選択されている場合、同一の画素電極電位の極性（例えば、正極性）を有する画素におけるスイッチング素子がオン状態になるため、データ信号線駆動手段は、ラッチストローブ信号のタイミングに基づいて、データ信号線を介して、このオン状態にある特定のスイッチング素子のソース電極に対してソース電圧を印加（即ち、画像データ信号を出力）し、画素電極に正極性の電荷を書き込むことが可能になる。
　また、同様に、同一の走査信号線が選択されている場合、同一の画素電極電位の極性（例えば、負極性）を有する画素におけるスイッチング素子がオン状態になるため、データ信号線駆動手段は、ラッチストローブ信号のタイミングに基づいて、データ信号線を介して、このオン状態にある特定のスイッチング素子のソース電極に対してソース電圧を印加（即ち、画像データ信号を出力）し、画素電極に負極性の電荷を書き込むことが可能になる。
　この際、ラッチストローブ信号に基づいて、データ信号線駆動手段により、画素電極電位の正極性側におけるソース電圧の印加時間が、画素電極電位の負極性側におけるソース電圧の印加時間よりも長くなるように、ソース電圧が印加されるため、画素電極電位の正極性側の電荷量が負極性側の電荷量と同じになるように設定することが可能になる。従って、予め、共通電極電位をソース電圧の中心電圧付近に設定することが可能になるため、共通電極電位の設定を容易にすることが可能になる。
　本発明の液晶表示装置の駆動方法は、複数のデータ信号線と、複数のデータ信号線と交差する複数の走査信号線と、走査信号線が選択状態であるときにオン状態となり、走査信号線が非選択状態であるときにオフ状態となるスイッチング素子と、データ信号線にスイッチング素子を介して接続された画素電極と、画素電極と対向するように配置された共通電極と、画素電極と共通電極とにより挟持された液晶層とを有し、複数のデータ信号線と複数の走査信号線との交差点の各々に対応してマトリクス状に配置された複数の画素とを備える液晶表示装置の駆動方法であって、画素電極電位の正極性側におけるソース電圧の印加時間が、画素電極電位の負極性側におけるソース電圧の印加時間よりも長くなるように、ソース電圧を印加するタイミングを制御するラッチストローブ信号を生成するステップと、駆動された走査信号線に接続されたスイッチング素子をオン状態にするステップと、ラッチストローブ信号のタイミングに基づいて、オン状態にあるスイッチング素子が有するソース電極にソース電圧を印加するステップとを少なくとも備えることを特徴とする。
　同構成によれば、交流による反転駆動を行う場合に、引き込み電圧により、画素電極電位がマイナス側へシフトし、寄生容量に起因して画素電極の電荷量の一部が、正極性側から負極性側へとシフトした場合であっても、画素電極電位の正極性側におけるソース電圧の印加時間が画素電極電位の負極性側におけるソース電圧の印加時間よりも長いため、画素電極電位の正極性側における充電率の低下を抑制することが可能になる。従って、短時間で目標の電圧を印加することができるため、高速駆動を行った場合であっても、画素電極電位の正極性側における充電不足を抑制することが可能になる。その結果、表示品位の劣化を防止することが可能になる。
　本発明の液晶表示装置の駆動方法においては、同一の走査信号線上に、同一の画素電極電位の極性を有する画素におけるスイッチング素子が接続されていてもよい。
　同構成によれば、同一の走査信号線が選択されている場合、同一の画素電極電位の極性（例えば、正極性）を有する画素におけるスイッチング素子がオン状態になるため、ラッチストローブ信号のタイミングに基づいて、データ信号線を介して、このオン状態にある特定のスイッチング素子のソース電極に対してソース電圧を印加（即ち、画像データ信号を出力）し、画素電極に正極性の電荷を書き込むことが可能になる。
　また、同様に、同一の走査信号線が選択されている場合、同一の画素電極電位の極性（例えば、負極性）を有する画素におけるスイッチング素子がオン状態になるため、ラッチストローブ信号のタイミングに基づいて、データ信号線を介して、このオン状態にある特定のスイッチング素子のソース電極に対してソース電圧を印加（即ち、画像データ信号を出力）し、画素電極に負極性の電荷を書き込むことが可能になる。
　この際、ラッチストローブ信号に基づいて、画素電極電位の正極性側におけるソース電圧の印加時間が、画素電極電位の負極性側におけるソース電圧の印加時間よりも長くなるように、ソース電圧を印加するため、画素電極電位の正極性側の電荷量が負極性側の電荷量と同じになるように設定することが可能になる。従って、予め、共通電極電位をソース電圧の中心電圧付近に設定することが可能になるため、共通電極電位の設定を容易にすることが可能になる。
　本発明の液晶表示装置の駆動方法においては、液晶表示装置の極性反転駆動が、ドット反転駆動であってもよい。
　本発明によれば、高速駆動を行った場合であっても、画素電極電位の正極性側における充電不足を抑制することが可能になり、表示品位の劣化を防止することが可能になる。
本発明の実施形態に係る液晶表示装置の全体構成を示す平面図である。 本発明の実施形態に係る液晶表示装置の断面図である。 本発明の実施形態に係る液晶表示装置における画素の要部構成を示す等価回路図である。 本発明の実施形態に係る液晶表示装置を構成するＴＦＴ基板の全体構成を示す断面図である。 本発明の実施形態に係る液晶表示装置の表示部の全体構成を示す断面図である。 本発明の実施形態に係る液晶表示装置におけるＴＦＴの配列を説明するための図である。 本発明の実施形態に係る液晶表示装置における書き込み時間を設定するための装置の全体構成を示す図である。 本発明の実施形態に係る液晶表示装置におけるＴＦＴの書き込み時間の設定方法を説明するためのフローチャートである。 従来の液晶表示装置におけるソース電圧の印加時間を説明するための図である。 本発明の実施形態に係る液晶表示装置におけるソース電圧の印加時間を説明するための図である。 本発明の変形例に係る液晶表示装置におけるＴＦＴの配列を説明するための図である。 本発明の変形例に係る液晶表示装置におけるＴＦＴの配列を説明するための図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
　図１は、本発明の実施形態に係る液晶表示装置の全体構成を示す平面図であり、図２は、本発明の実施形態に係る液晶表示装置の断面図である。また、図３は、本発明の実施形態に係る液晶表示装置における画素の要部構成を示す等価回路図であり、図４は、本発明の実施形態に係る液晶表示装置を構成するＴＦＴ基板の全体構成を示す断面図である。また、図５は、本発明の実施形態に係る液晶表示装置の表示部の全体構成を示す断面図であり、図６は、本発明の実施形態に係る液晶表示装置におけるＴＦＴの配列を説明するための図である。また、図７は、本発明の実施形態に係る液晶表示装置における書き込み時間を設定するための装置の全体構成を示す図である。
　図１、図２に示す様に、液晶表示装置１は、ＴＦＴ基板２と、ＴＦＴ基板２に対向して配置されたＣＦ基板３と、ＴＦＴ基板２及びＣＦ基板３の間に挟持して設けられた表示媒体層である液晶層４とを備えている。
　また、液晶表示装置１は、ＴＦＴ基板２とＣＦ基板３との間に狭持され、ＴＦＴ基板２及びＣＦ基板３を互いに接着するとともに液晶層４を封入するために枠状に設けられたシール材４０とを備えている。
　このシール材４０は、液晶層４を周回するように形成されており、ＴＦＴ基板２とＣＦ基板３は、このシール材４０を介して相互に貼り合わされている。また、図１に示すように、液晶表示装置１は、液晶層４の厚み（即ち、セルギャップ）を規制するための複数のフォトスペーサ２５を備えている。
　また、図１に示すように、液晶表示装置１は、矩形状に形成されており、液晶表示装置１の長手方向において、ＴＦＴ基板２がその上辺においてＣＦ基板３よりも突出し、その突出した領域には、後述するゲートバスラインやソースバスライン等の複数の表示用配線が引き出され、端子領域Ｔが構成されている。
　また、液晶表示装置１では、ＴＦＴ基板２及びＣＦ基板３が重なる領域に画像表示を行う表示領域Ｄが規定されている。ここで、表示領域Ｄは、画像の最小単位である画素がマトリクス状に複数配列されることにより構成されている。
　また、シール材４０は、図１に示すように、表示領域Ｄの周囲全体を囲む矩形枠状に設けられている。
　また、図３において、液晶表示装置１の画素３０は、ソースバスライン１４とゲートバスライン１１とが互いに交差して設けられている。そして、両信号線の交差部近傍のゲートバスライン１１にゲートが接続されるとともに、その交差部近傍のソースバスライン１４にソースが接続され、更に、ドレインが画素電極１９に接続されたスイッチング素子としての薄膜トランジスタ（ＴＦＴ）５が設けられている。ＴＦＴ５は、ゲートバスライン１１が選択状態であるときにオン状態となり、ゲートバスライン１１が非選択状態であるときにオフ状態となる。
　また、画素電極１９は、ソースバスライン１４にＴＦＴ５を介して接続されており、この画素電極１９と対向するように共通電極（対向電極）２４が配置されている。
　また、画素電極１９と共通電極２４との間に表示媒体層として液晶層４が挟持されて液晶容量Ｃｌｃが構成されている。
　また、この液晶容量Ｃｌｃと並列に補助容量Ｃｓが設けられている。この補助容量Ｃｓの一方の補助容量電極は画素電極１９と接続されている。また、共通電極２４には共通電圧電位Ｖｃｏｍが印加されている。さらに、ＴＦＴ５のゲートとドレイン間には寄生容量Ｃｇｄが生じる。
　なお、図３においては、１画素部分のみを示しているが、図６に示すように、ソースバスライン１４およびゲートバスライン１１は、各々複数本が設けられており、複数のソースバスライン１４と複数のゲートバスライン１１との交差点の各々に対応して、複数の画素３０がマトリクス状に配置されている。即ち、ゲートバスライン１１とソースバスライン１４で囲まれた領域毎に各画素３０が各々設けられている。
　ＴＦＴ基板２は、図３、図４に示すように、ガラス基板等の絶縁基板６と、当該絶縁基板６上に互いに平行に延設された上述のゲートバスライン１１と、ゲートバスライン１１を覆うように設けられたゲート絶縁膜１２とを備えている。また、ＴＦＴ基板２は、ゲート絶縁膜１２上にゲートバスライン１１と直交する方向に互いに平行に延設された上述のソースバスライン１４を備えている。
　また、ＴＦＴ基板２は、ゲートバスライン１１及びソースバスライン１４の交差部分毎にそれぞれ設けられた複数のＴＦＴ５と、ソースバスライン１４及びＴＦＴ５を覆うように順に設けられた層間絶縁膜１０である第１層間絶縁膜１５及び第２層間絶縁膜１６とを有している。また、ＴＦＴ基板２は、第２層間絶縁膜１６上にマトリクス状に設けられ、ＴＦＴ５の各々に接続された複数の画素電極１９と、各画素電極１９を覆うように設けられた配向膜９とを有している。
　また、ＴＦＴ５は、図４に示すように、ゲートバスライン１１が側方に突出したゲート電極１７と、ゲート電極１７を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上でゲート電極１７に重なる位置において島状に設けられた半導体層１３とを備えている。また、ＴＦＴ５は、半導体層１３上で互いに対峙するように設けられたソース電極１８及びドレイン電極２０とを備えている。
　ここで、ソース電極１８は、ソースバスライン１４が側方に突出した部分である。また、ドレイン電極２０は、図４に示すように、第１層間絶縁膜１５及び第２層間絶縁膜１６に形成されたコンタクトホール３８を介して画素電極１９に接続されている。
　また、画素電極１９は、図５に示すように、第２層間絶縁膜１６上に設けられた透明電極３１と、透明電極３１上に積層され、透明電極３１の表面上に設けられた反射電極３２とにより構成されている。
　また、半導体層１３は、図４に示すように、下層の真性アモルファスシリコン層１３ａと、その上層のリンがドープされたｎ＋アモルファスシリコン層１３ｂとを備え、ソース電極１８及びドレイン電極２０から露出する真性アモルファスシリコン層１３ａがチャネル領域を構成している。
　また、ＴＦＴ基板２及びそれを備えた液晶表示装置１の表示部では、図５に示すように、反射電極３２により反射領域Ｒが規定され、反射電極３２から露出する透明電極３１により透過領域Ｓが規定されている。また、画素電極１９の下層の第２層間絶縁膜１６の表面は、図５に示すように、凹凸状に形成されており、第２層間絶縁膜１６の表面に透明電極３１を介して設けられた反射電極３２の表面も凹凸状に形成されている。
　なお、上述の反射領域Ｒは、必ずしも規定する必要はなく、透過領域Ｓのみを規定する構成としても良い。
　ＣＦ基板３は、図５に示すように、ガラス基板等の絶縁基板２１と、絶縁基板２１上に設けられたカラーフィルター層２２と、カラーフィルター層２２の反射領域Ｒにおいて、反射領域Ｒ及び透過領域Ｓにおける光路差を補償するための透明層２３とを備えている。また、ＣＦ基板３は、カラーフィルター層２２の透過領域Ｓ及び透明層２３（即ち、反射領域Ｒ）覆うように設けられた共通電極２４とを備えている。
　また、ＣＦ基板３は、共通電極２４上に柱状に設けられたフォトスペーサ２５と、共通電極２４及びフォトスペーサ２５を覆うように設けられた配向膜２６とを有している。
　なお、カラーフィルター層２２には、各画素に対して設けられた赤色層Ｒ、緑色層Ｇ、および青色層Ｂの着色層２８と、遮光膜であるブラックマトリクス２７とが含まれる。
　上記構成の半透過型の液晶表示装置１は、反射領域ＲにおいてＣＦ基板３側から入射する光を反射電極３２で反射するとともに、透過領域ＳにおいてＴＦＴ基板２側から入射するバックライト（不図示）からの光を透過するように構成されている。
　また、図７に示すように、液晶表示装置１は、ゲートバスライン１１を駆動する走査信号線駆動手段（ゲートドライバ）３３と、ソースバスライン１４を駆動するデータ信号線駆動手段（ソースドライバ）３４とを備えている。
　また、図７に示すように、液晶表示装置１は、画像データを取得する画像データ取得手段３５と、走査信号線駆動手段３３及びデータ信号線駆動手段３４の制御を行う制御手段３６と、記憶手段３７とを備えている。
　この制御手段３６には、上述の走査信号線駆動手段３３、データ信号線駆動手段３４、画像データ取得手段３５が接続されるとともに、記憶手段３７が接続されている。そして、制御手段３６は、記憶手段３７に記憶されているプログラムに従い、走査信号線駆動手段３３及びデータ信号線駆動手段３４の制御を行う構成となっている。
　ここで、本実施形態においては、ＴＦＴの書き込み時間、即ち、ソース電圧（信号電圧）の印加時間を、画素電極電位Ｖｄの極性に対応させて変化させることにより、画素電極電位Ｖｄの正極性側と負極性側における電荷量の不均一化を防止する点に特徴がある。
　図８は、本発明の実施形態に係る液晶表示装置におけるＴＦＴの書き込み時間の設定方法を説明するためのフローチャートである。
　まず、画像データ取得手段３５が、入力映像信号（例えば、放送局から送信される信号）から、表示する画像データを取得する（ステップＳ１）。
　次いで、画像データ取得手段３５により取得された画像データに基づく画像データ信号が、画像データ取得手段３５から制御手段３６へと出力され、制御手段３６は、入力された画像データ信号に基づいて、液晶表示装置１に表示する階調を決定する（ステップＳ２）。
　次いで、制御手段３６は、記憶手段３７からソース電圧を決定するためのパラメータを読み出し、このパラメータに基づいて、書き込まれる（印加される）ソース電圧の値を決定する（ステップＳ３）。
　次いで、制御手段３６は、タイミングコントローラー（不図示）の設定に基づいて、ソース電圧を印加する（出力する）タイミング（即ち、画像データ信号の出力タイミング）を決定し、ソース電圧を印加するタイミングを制御する（即ち、画像データ信号の出力タイミングを制御する）ラッチストローブ信号（以下「ＬＳ信号」という。）を生成する（ステップＳ４）。
　次いで、制御手段３６から、走査クロック信号、走査スタート信号等のタイミング信号が走査信号線駆動手段３３に入力され、走査信号線駆動手段３３は、これらのタイミング信号に同期して、ゲートバスライン１１を順次選択し、ＴＦＴ５をオン・オフさせる走査信号（ゲート信号）が、選択されたゲートバスライン１１に供給される。
　そして、各画素電極１９毎に構成された画素３０において、選択されたゲートバスライン１１から、当該ゲートバライン１１にゲート電極１７が接続されたＴＦＴ５へゲート信号が送られて、当該ＴＦＴ５をオン状態にする（ステップＳ５）。
　また、制御手段３６から、上述の、画像データ信号、印加されるソース電圧の値に関するデータ信号、及びＬＳ信号がデータ信号線駆動手段３４に入力され、データ信号線駆動手段３４は、ＬＳ信号のタイミングに基づいて、ソースバスライン１４を介して、オン状態にあるＴＦＴ５のソース電極１８にソース電圧を印加（即ち、画像データ信号を出力）する（ステップＳ６）。
　そして、ソース電極１８及びドレイン電極２０を介して、画素電極１９に所定の電荷が書き込まれ、画素電極１９と共通電極２４との間で電位差が生じ、液晶層４に所定の電圧が印加されるように構成されている。
　そして、液晶表示装置１では、印加された電圧の大きさに応じて、液晶分子の配向状態が変わることを利用して、バックライトから入射する光の透過率を調整することにより、画像が表示される構成となっている。
　ここで、図９に示すように、上述のごとく、交流による反転駆動を行う場合、画素電極電位Ｖｄには、寄生容量Ｃｇｄに起因するレベルシフトΔＶｄが生じるため、引き込み電圧により、画素電極電位Ｖｄはマイナス側へシフトすることになる。
　そのため、寄生容量Ｃｇｄに起因して画素電極電極Ｖｄの電荷量の一部が、正極性側から負極性側へとシフトしてしまい、画素電極電位Ｖｄの正極性側と負極性側で電荷量の不均一化が生じてしまう（即ち、図９において、画素電極電位Ｖｄの正極性側の電荷量をＳ１、負極性側の電荷量をＳ２とした場合、Ｓ１＜Ｓ２となる）。
　その結果、画素電極電位Ｖｄの負極性側では、充電率を確保しやすくなるが、画素電極電位Ｖｄの正極性側では、充電率が低下しやすくなるため、画素電極電位Ｖｄの正極性側では、目標の電圧が印加されるまでに長時間を要して充電不足が生じてしまい、結果として、表示品位の劣化が生じるという問題があった。
　そこで、本実施形態においては、ＴＦＴの書き込み時間、即ち、ソース電圧（信号電圧）の印加時間を極性に対応させて変化させることにより、画素電極電位Ｖｄの正極性側と負極性側における電荷量の不均一化を防止して、高速駆動を行った場合であっても、引き込み電圧に起因する充電不足を防止することとした。
　即ち、上述のステップＳ４において、制御手段３６は、画素電極電位Ｖｄの正極性側におけるソース電圧の印加時間Ｔ１が画素電極電位Ｖｄの負極性側におけるソース電圧の印加時間Ｔ２よりも長くなる（即ち、Ｔ１＞Ｔ２となる）ように、上述のＬＳ信号を生成する。
　そして、上述のステップＳ６において、データ信号線駆動手段３４は、このＬＳ信号のタイミングに基づいて、ソースバスライン１４を介して、オン状態にあるＴＦＴ５のソース電極１８にソース電圧Ｖｓを印加（即ち、画像データ信号を出力）する。
　そうすると、図１０に示すように、交流による反転駆動を行う場合に、引き込み電圧により、画素電極電位Ｖｄがマイナス側へシフトし、寄生容量Ｃｇｄに起因して画素電極電極Ｖｄの電荷量の一部が、正極性側から負極性側へとシフトした場合であっても、画素電極電位Ｖｄの正極性側におけるソース電圧の印加時間Ｔ１が画素電極電位Ｖｄの負極性側におけるソース電圧の印加時間Ｔ２よりも長いため、画素電極電位Ｖｄの正極性側における充電率の低下を抑制することが可能になる。
　従って、短時間で目標の電圧を印加することができるため、高速駆動を行った場合であっても、画素電極電位Ｖｄの正極性側における充電不足を抑制することが可能になる。その結果、表示品位の劣化を防止することが可能になる。
　また、本実施形態においては、同一のゲートバスライン１１上に、同一の画素電極電位Ｖｄの極性を有する画素３０におけるＴＦＴ５が接続されている点に特徴がある。
　例えば、図６に示すように、同一のゲートバスライン１１ａ上に、同一の画素電極電位Ｖｄの極性（正極性）を有する画素３０におけるＴＦＴ５が接続されており、同一のゲートバスライン１１ｂ上に、同一の画素電極電位Ｖｄの極性（負極性）を有する画素３０におけるＴＦＴ５が接続されている。また、同様に、同一のゲートバスライン１１ｃ上に、同一の画素電極電位Ｖｄの極性（正極性）を有する画素３０におけるＴＦＴ５が接続されている。
　そして、このような構成により、例えば、ゲートバスライン１１ａが選択されている場合、同一の画素電極電位Ｖｄの極性（正極性）を有する画素３０におけるＴＦＴ５がオン状態になる。従って、データ信号線駆動手段３４は、ＬＳ信号のタイミングに基づいて、ソースバスライン１４を介して、このオン状態にある特定のＴＦＴ５のソース電極１８に対してソース電圧を印加（即ち、画像データ信号を出力）し、画素電極１９に正極性の電荷を書き込むことが可能になる。
　また、同様に、例えば、ゲートバスライン１１ｂが選択されている場合、同一の画素電極電位Ｖｄの極性（負極性）を有する画素３０におけるＴＦＴ５がオン状態になる。従って、データ信号線駆動手段３４は、ＬＳ信号のタイミングに基づいて、ソースバスライン１４を介して、このオン状態にある特定のＴＦＴ５のソース電極１８に対してソース電圧を印加（即ち、画像データ信号を出力）し、画素電極１９に負極性の電荷を書き込むことが可能になる。
　この際、画素電極電位Ｖｄの正極性側におけるソース電圧の印加時間Ｔ１を、画素電位Ｖｄの負極性側におけるソース電圧の印加時間Ｔ２よりも長く設定することにより、図１０に示すように、画素電極電位Ｖｄの正極性側の電荷量Ｓ１が負極性側の電荷量Ｓ２と同じになるように設定する（即ち、Ｓ１＝Ｓ２に設定する）ことが可能になる。
　従って、予め、共通電極電位Ｖｃｏｍをソース電圧の中心電圧Ｖscen付近に設定することが可能になるため、共通電極電位Ｖｃｏｍの設定を容易にすることが可能になる。
　なお、この場合、ＴＦＴ５によって駆動される液晶表示装置１において、隣り合う画素３０に印加される電圧が逆極性になり、かつゲートバスライン１１毎に各画素３０の極性が反転するドット反転駆動となる。
　なお、上記実施形態は以下のように変更しても良い。
　上記実施形態においては、ドット反転駆動方式を採用したが、画素電極１９に印加する電圧をゲートバスライン１１毎に交互に反転させるライン反転駆動方式を採用しても良い。
　より具体的には、図１１に示すように、同一のゲートバスライン１１上に、同一の画素電極電位Ｖｄの極性を有する画素３０におけるＴＦＴ５が接続されており、上述の実施形態の場合と同様に、例えば、ゲートバスライン１１ａが選択されている場合、同一の画素電極電位Ｖｄの極性（正極性）を有する画素３０におけるＴＦＴ５がオン状態になる。
　従って、データ信号線駆動手段３４は、ＬＳ信号のタイミングに基づいて、ソースバスライン１４を介して、このオン状態にある特定のＴＦＴ５のソース電極１８に対してソース電圧を印加（即ち、画像データ信号を出力）し、画素電極１９に正極性の電荷を書き込むことが可能になる。
　また、同様に、例えば、ゲートバスライン１１ｂが選択されている場合、同一の画素電極電位Ｖｄの極性（負極性）を有する画素３０におけるＴＦＴ５がオン状態になるため、データ信号線駆動手段３４は、ＬＳ信号のタイミングに基づいて、ソースバスライン１４を介して、このオン状態にある特定のＴＦＴ５のソース電極１８に対してソース電圧を印加（即ち、画像データ信号を出力）し、画素電極１９に負極性の電荷を書き込むことが可能になる。
　この場合、同一のゲートバスライン１１において、隣り合う画素３０に印加される電圧が同極性となるように、かつ１つのゲートバスライン１１毎に各画素３０の極性が反転する１ライン反転駆動方式となる。
　また、図１２に示すように、同一のゲートバスライン１１上に、同一の画素電極電位Ｖｄの極性を有する画素３０におけるＴＦＴ５が接続されており、同一のゲートバスライン１１において、隣り合う画素３０に印加される電圧が同極性となるように、かつ２つのゲートバスライン１１毎に各画素３０の極性が反転する２ライン反転駆動方式を採用しても良い。
　これらのライン反転駆動の場合も、上述の実施形態の場合と同様の効果を得ることができる。
　上記実施形態の液晶表示装置１の方式は、ＴＮ（Twisted Nematic）、ＶＡ（Vertical Alignment）、ＭＶＡ（Multi-domain Vertical Alignment）、ＡＳＶ（Advanced Super View）、ＩＰＳ（In-Plane-Switching）など、どのような方式であってもよい。
　１　　液晶表示装置
　２　　ＴＦＴ基板
　３　　ＣＦ基板
　４　　液晶層
　５　　ＴＦＴ（スイッチング素子）
　１１　　ゲートバスライン（走査信号線）
　１４　　ソースバスライン（データ信号線）
　１９　　画素電極
　２４　　共通電極
　３０　　画素
　３３　　走査信号線駆動手段　
　３４　　データ信号線駆動手段
　３５　　画像データ取得手段
　３６　　駆動手段
　３７　　記憶手段

Claims (5)

  1. 　複数のデータ信号線と、
    　前記複数のデータ信号線と交差する複数の走査信号線と、
    　前記走査信号線が選択状態であるときにオン状態となり、前記走査信号線が非選択状態であるときにオフ状態となるスイッチング素子と、前記データ信号線に前記スイッチング素子を介して接続された画素電極と、前記画素電極と対向するように配置された共通電極と、前記画素電極と前記共通電極とにより挟持された液晶層とを有し、前記複数のデータ信号線と前記複数の走査信号線との交差点の各々に対応してマトリクス状に配置された複数の画素と、
    　前記走査信号線を駆動する走査信号線駆動手段と、
    　前記データ信号線を駆動して、前記スイッチング素子が有するソース電極にソース電圧を印加するデータ信号線駆動手段と、
    　前記走査信号線駆動手段及び前記データ信号線駆動手段の制御を行う制御手段と
    　を備え、
    　前記制御手段は、画素電極電位の正極性側における前記ソース電圧の印加時間が、前記画素電極電位の負極性側における前記ソース電圧の印加時間よりも長くなるように、前記ソース電圧を印加するタイミングを制御するラッチストローブ信号を生成し、
    　前記データ信号線駆動手段は、前記ラッチストローブ信号のタイミングに基づいて、前記走査信号線駆動手段により駆動された前記走査信号線に接続された前記スイッチング素子が有する前記ソース電極に前記ソース電圧を印加する
    　ことを特徴とする液晶表示装置。
  2. 　同一の前記走査信号線上に、同一の前記画素電極電位の極性を有する前記画素における前記スイッチング素子が接続されていることを特徴とする請求項１に記載の液晶表示装置。
  3. 　複数のデータ信号線と、
    　前記複数のデータ信号線と交差する複数の走査信号線と、
    　前記走査信号線が選択状態であるときにオン状態となり、前記走査信号線が非選択状態であるときにオフ状態となるスイッチング素子と、前記データ信号線に前記スイッチング素子を介して接続された画素電極と、前記画素電極と対向するように配置された共通電極と、前記画素電極と前記共通電極とにより挟持された液晶層とを有し、前記複数のデータ信号線と前記複数の走査信号線との交差点の各々に対応してマトリクス状に配置された複数の画素と
    　を備える液晶表示装置の駆動方法であって、
    　画素電極電位の正極性側における前記ソース電圧の印加時間が、前記画素電極電位の負極性側における前記ソース電圧の印加時間よりも長くなるように、前記ソース電圧を印加するタイミングを制御するラッチストローブ信号を生成するステップと、
    　駆動された走査信号線に接続されたスイッチング素子をオン状態にするステップと、
    　前記ラッチストローブ信号のタイミングに基づいて、オン状態にある前記スイッチング素子が有する前記ソース電極に前記ソース電圧を印加するステップと
    　を少なくとも備えることを特徴とする液晶表示装置の駆動方法。
  4. 　同一の前記走査信号線上に、同一の前記画素電極電位の極性を有する前記画素における前記スイッチング素子が接続されていることを特徴とする請求項１に記載の液晶表示装置の駆動方法。
  5. 　前記液晶表示装置の極性反転駆動が、ドット反転駆動であることを特徴とする請求項４に記載の液晶表示装置の駆動方法。
PCT/JP2012/006667 2011-10-25 2012-10-18 液晶表示装置およびその駆動方法 WO2013061547A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011234222 2011-10-25
JP2011-234222 2011-10-25

Publications (1)

Publication Number Publication Date
WO2013061547A1 true WO2013061547A1 (ja) 2013-05-02

Family

ID=48167403

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/006667 WO2013061547A1 (ja) 2011-10-25 2012-10-18 液晶表示装置およびその駆動方法

Country Status (1)

Country Link
WO (1) WO2013061547A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689080A (ja) * 1992-09-09 1994-03-29 Hitachi Ltd 液晶表示装置
JP2002108288A (ja) * 2000-09-27 2002-04-10 Matsushita Electric Ind Co Ltd 液晶駆動方法および液晶駆動装置、液晶表示装置
JP2007058211A (ja) * 2005-08-22 2007-03-08 Samsung Electronics Co Ltd 液晶表示装置及びそれの駆動方法
JP2009237360A (ja) * 2008-03-27 2009-10-15 Casio Comput Co Ltd 表示駆動装置及び表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689080A (ja) * 1992-09-09 1994-03-29 Hitachi Ltd 液晶表示装置
JP2002108288A (ja) * 2000-09-27 2002-04-10 Matsushita Electric Ind Co Ltd 液晶駆動方法および液晶駆動装置、液晶表示装置
JP2007058211A (ja) * 2005-08-22 2007-03-08 Samsung Electronics Co Ltd 液晶表示装置及びそれの駆動方法
JP2009237360A (ja) * 2008-03-27 2009-10-15 Casio Comput Co Ltd 表示駆動装置及び表示装置

Similar Documents

Publication Publication Date Title
US8248336B2 (en) Liquid crystal display device and operating method thereof
US7936323B2 (en) Liquid crystal display device
JP3639830B2 (ja) 液晶表示装置
KR101354406B1 (ko) 액정표시장치
US7817124B2 (en) Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same
US7656372B2 (en) Method for driving liquid crystal display device having a display pixel region and a dummy pixel region
TWI393094B (zh) 液晶顯示裝置及其驅動方法
KR100741894B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
KR101354386B1 (ko) 액정표시장치
US20080062107A1 (en) Liquid crystal display and driving method thereof
US20070097052A1 (en) Liquid crystal display device
US20140002762A1 (en) Liquid crystal drive method and liquid crystal display device
US8274500B2 (en) Liquid crystal display device
WO2011048850A1 (ja) 液晶表示装置および液晶表示装置の駆動方法
US20160307527A1 (en) Liquid crystal display device and method of driving the same
JP4288511B2 (ja) Ｏｃｂモード液晶表示装置及びその駆動方法
US20110298772A1 (en) Liquid crystal display panel and liquid crystal device
KR20120119411A (ko) 액정표시장치
US8542327B2 (en) Liquid crystal display device
KR20100091126A (ko) 구동 회로 및 구동 방법과 전기 광학 장치 및 전자 기기
KR20160027600A (ko) 표시장치
US10665201B2 (en) Display device
WO2013061547A1 (ja) 液晶表示装置およびその駆動方法
JP2007156013A (ja) 液晶表示パネル
KR102262775B1 (ko) 표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12844050

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12844050

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP