JP2007053376A - 半導体素子の作動電圧を低下させるための構造 - Google Patents

半導体素子の作動電圧を低下させるための構造 Download PDF

Info

Publication number
JP2007053376A
JP2007053376A JP2006221375A JP2006221375A JP2007053376A JP 2007053376 A JP2007053376 A JP 2007053376A JP 2006221375 A JP2006221375 A JP 2006221375A JP 2006221375 A JP2006221375 A JP 2006221375A JP 2007053376 A JP2007053376 A JP 2007053376A
Authority
JP
Japan
Prior art keywords
tunnel junction
layer
type
dopants
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006221375A
Other languages
English (en)
Other versions
JP5143384B2 (ja
JP2007053376A5 (ja
Inventor
Virginia M Robbins
バージニア・エム・ロビンス
D Lester Steven
スティーブン・ディー・レスター
Jeffrey N Miller
ジェフェリー・エヌ・ミラー
David Bour
デイビッド・ボアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies ECBU IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies ECBU IP Singapore Pte Ltd filed Critical Avago Technologies ECBU IP Singapore Pte Ltd
Publication of JP2007053376A publication Critical patent/JP2007053376A/ja
Publication of JP2007053376A5 publication Critical patent/JP2007053376A5/ja
Application granted granted Critical
Publication of JP5143384B2 publication Critical patent/JP5143384B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 作動電圧の低い発光素子を提供する。
【解決手段】 本発明の発光素子は、注入された電荷に応じて光を発生するように構成されている活性領域と、n型材料層とp型材料とからなり、n型材料層とp型材料の少なくとも一方が少なくとも2つのドーパントでドープされ、ドーパントの少なくとも1つが、他のドーパントのイオン化エネルギーよりも高いイオン化エネルギーを有することを特徴とする。
【選択図】 図2

Description

本発明は、半導体素子に関し、より詳細には半導体素子の作動電圧を低下させるための構造に関する。
半導体に基づく光電子素子が、光通信システム及び他のシステムにおいて利用されている。
様々な材料が、光電子発光素子を製造するのに利用されている。一例を挙げれば、III族及びV族の元素が種々の組成で組み合わされ、層が形成される。III族及びV族の元素を利用する材料システムの1つとして窒化ガリウム(GaN)材料システムが挙げられる。概して、III-V族元素の層が形成されて、半導体光電子素子が製造される。これらの素子には、概して、p-n接合と称される領域が含まれている。1つ又はそれ以上のp-n接合が、半導体光電子素子の部分として形成される。
GaN材料システムを利用して形成される光電子素子の場合、概して、p型材料の接触抵抗が、n型材料の接触抵抗と比較して相対的に高い。さらに、p型材料内の正孔の移動度は、概して、n型材料内の電子の移動度よりも低い。これにより、GaN素子のp側の直列抵抗が結果高くなる。高い直列抵抗は、素子の作動電圧を上昇させ、概して素子の性能を低下させる熱の発生を引き起こす。
光電子素子のp側の直列抵抗を最小化する1つの方法は、素子にトンネル接合を組み込むことである。逆方向にバイアスされると、トンネル接合は、p型材料からn型材料への電子の流れを助長し、n型材料への接続を可能とし、したがって接触抵抗が最小となる。このような素子では、p型材料の量を最小とすることができ、したがって直列抵抗が最小化され、素子の作動電圧が低下される。トンネル接合から最大の恩恵を得るために、概して、トンネル接合を介する電圧降下が最小化される。
半導体素子の作動電圧を低下させるための構造を提供する。
半導体素子の作動電圧を低下させる構造を開示する。他のドーパントのイオン化エネルギーよりも高いイオン化エネルギーを有するドーパントで1つ又はそれ以上のトンネル接合材料の層を副次的にドーピングすることにより、半導体素子の作動電圧が低下する。また、2つのトンネル接合層の界面に欠陥を導入することにより、中間のエネルギーギャップ状態を生じさせて、トンネル現象を助長することによって、半導体素子の作動電圧が低下する。また、2つのトンネル接合層の界面に付加的な材料層を導入することにより、中間のエネルギーギャップ状態を生じさせて、トンネル現象を助長することによって、半導体素子の作動電圧が低下する。
本発明は、注入される電荷に応じて光を発生するように構成されている活性領域、n型材料層及びp型材料層からなる発光素子に関し、n型材料層及びp型材料層の少なくとも1つが、少なくとも2つのドーパントでドープされ、ドーパントの少なくとも1つが他のドーパントのイオン化エネルギーよりも高いイオン化エネルギーを有する。
本発明の実施形態は、以下の図面を参照することによってより一層理解することが可能となる。図面内の構成要素は、必ずしも縮尺通りではなく、本発明の原理を明瞭に図解する場合には、代わりに強調して示す。さらに、図面では、幾つかの図面を通して、同様の参照番号が対応する部分を指し示す。
本発明の実施形態は、バルク半導体材料にわずかな影響を与えるが、アクセプタ及びドナーの深いレベルでのドープは、トンネル接合又は抵抗接点の空乏領域でイオン化されると、半導体材料の導電性を著しく改善するという理解に基づいている。III-V族窒化物材料において、概してマグネシウムがp型ドーパントとして利用され、概してシリコンがn型ドーパントとして利用される。しかしながら高いイオン化エネルギー、すなわち活性化、エネルギー(すなわち「より深い」不純物)を備えている付加的なドーパントが、空乏領域でイオン化され、かなりの程度空乏領域の幅が縮小し、したがって半導体素子の作動電圧が低下する。
本発明の一実施形態では、ドープされた半導体材料のp型トンネル接合とn型トンネル接合のトンネル接合構造を形成し、p型トンネル接合層の材料の価電子帯エネルギーとn型トンネル接合層の材料の伝導帯エネルギーの間の空乏領域の幅が縮小することによって、トンネル接合の電圧降下が低減される。空乏領域の幅が縮小することにより、p型トンネル接合層の材料の価電子帯エネルギーとn型トンネル接合層の材料の伝導帯エネルギーの間のエネルギー障壁が減少し、所定の逆方向のバイアスにおけるトンネル現象の可能性が増大し、したがってトンネル接合を介する所定の電流に対するトンネル接合を介する電圧降下が低減する。価電子帯で高いイオン化エネルギー及び深いアクセプタレベルを有するドーパントでp型トンネル接合層の材料を副次的にドーピングすることによって、p型トンネル接合層の材料の価電子帯エネルギーとn型トンネル接合層の材料の伝導帯エネルギーの間の差は小さくなる。ドーパントが材料層全体に均一に分配される1つ又はそれ以上の層の副次的なドーピングが同時に生じ、もしくは材料層の部分が第1のドーパントで先ずドープされ、材料層の次の部分が第2の、すなわち副次的なドーパントでドープされる副次的なドーピングが連続して生じる。
p型接点の場合、金属の接点材料と接触するp型層の材料を副次的にドーピングすることによって、p型材料と金属接点の間の抵抗が低下し、したがって素子の作動電圧が低下する。
本発明の一実施形態では、半導体素子の作動電圧は、p型材料及び/又はn型材料に副次的なドーパントを導入することによって低下する。副次的なドーパントは、第1のドーパントの活性化エネルギーよりも深いレベルのエネルギーレベル及び、より高い活性化エネルギーを有する。p型材料として、本発明の実施形態では、典型的なマグネシウム(Mg)ドーパントに対して、亜鉛(Zn)、カルシウム(Ca)、ベリリウム(Be)又はカドミウム(Cd)のようなドーパントを加える。n型材料として、本発明の実施形態では、従来のシリコン(Si)ドーパントに対して、セレン(Se)、テルル(Te)、酸素(O)、硫黄(S)又は錫(Sn)のようなドーパントを加える。亜鉛、カルシウム、ベリリウム、カドミウムのようなドーパントは、マグネシウムよりも極めて深いアクセプタレベルとより高い活性化エネルギーを有し、概してバルク材料内のドープレベルに著しい影響を及ぼすことがない。同様に、セレン、テルル、酸素、硫黄、錫のようなドーパントは、シリコンよりも深いドナーレベルを有し、n型ドーピングされたバルクに影響を及ぼさない。
しかしながら、これらの第2のドーパントは、半導体表面又は界面において生じる空乏領域でイオン化され、したがって接点とトンネル接合の抵抗が低下する。空乏領域の幅が縮小することにより、接点とトンネル接合の抵抗が効果的に低下する。空乏領域の幅が縮小することにより、材料層が深いアクセプタレベル及びドナーレベルを有するドーパントで副次的にドープされる素子の作動電圧が低下する。
また、本発明の実施形態は、トンネル接合のp型材料層及びn型材料層の周辺に欠陥を導入することによって、半導体素子の作動電圧を低下させる。欠陥は、トンネル現象を助長し、半導体素子の作動電圧を低下させる中間のバンドギャップエネルギー状態を作り出す。
また、本発明の実施形態は、トンネル接合のn型材料層とp型材料層の間に付加的な層を導入することによって半導体素子の作動電圧を低下させる。付加的な層の材料は、n型トンネル接合層及びp型トンネル接合層のバンドギャップよりも実質的に低いバンドギャップを有し、トンネル現象を助長し、半導体素子の作動電圧を低下させる。
本明細書で利用する場合、副次的なドープという用語は、少なくとも2つのドーパントを含む半導体材料層について言及する。材料層を形成するとき、2つのドーパントを同時に適用することも、もしくは、半導体材料層の部分に第1のドーパントを加え、第2のドーパントを半導体材料層の次の部分に加えて、少なくとも2つのドーパントを連続して加えてもよい。
本発明の実施形態は、深いアクセプタレベルのドーパントで副次的にドープされている少なくとも1つの層を有して形成されているトンネル接合を介する電圧降下を低減する。この実施形態では、トンネル接合構造は、深いアクセプタレベルを有する副次的なドーパントで少なくとも1つのトンネル接合層をドープすることにより得られるよりも、より低い電圧においてトンネル現象の可能性を著しく増大させる。特に、p型トンネル接合層の材料の価電子帯とn型トンネル接合層の伝導帯の間のエネルギーの差が、亜鉛、カルシウム、ベリリウム、カドミウムのような副次的なドーパントを、この実施例では、マグネシウムである典型的なp型ドーパントに加えることによって縮小する。本発明の他の実施形態では、上記の副次的なドープが、抵抗接点と接触するp型材料層で実施される。典型的なマグネシウムドーパントに加えて、亜鉛、カルシウム、ベリリウム、カドミウムのような副次的なドーパントで抵抗接点と接触するp型材料層をドープすることによって、接触抵抗が低下し、したがって素子の作動電圧が低下する。
本発明の他の実施形態は、トンネル接合における材料に結晶欠陥を形成することによって、トンネル接合を介する電圧降下を低減する。本発明の他の実施形態では、n型トンネル接合層及びp型トンネル接合層のバンドギャップよりも実質的に低いバンドギャップを有するエピタキシャル金属又は半金属層が、n型トンネル接合層及びp型トンネル接合層の界面に形成され、トンネル接合を介するトンネル現象を助長する。欠陥又は金属中間層は、p型トンネル接合層材料の価電子帯からn型トンネル接合層の伝導帯への捕獲及び放出過程を介するトンネル現象を助長する中間バンドギャップ状態を作り出す。
図1は、相対的なアクセプタドーピング準位を概略的に示す。参照用に、荷電子帯を参照番号102で、伝導帯を参照番号104で示す。マグネシウムのアクセプタレベルを参照番号106で示し、亜鉛のアクセプタレベルを参照番号108で示す。説明を簡単にするために、亜鉛のアクセプタレベルのみをマグネシウムのアクセプタレベル及び荷電子帯に対して示す。しかしながら、カルシウム、ベリリウム、カドミウムのような他のドーパントも、マグネシウムよりも深いドーピングアクセプタレベルを有する。さらに、p型ドーパントを図1に図解するが、セレン、テルル、酸素、硫黄、錫のようなn型ドーパントのドナーレベルは、伝導帯104に関連して示される。
窒化ガリウムの価電子帯に関して、マグネシウムのエネルギーレベル(Ea)又は活性化エネルギーとも称されるドーパントのイオン化エネルギーは、図1のd1で示すように、おおよそ180ミリエレクトロンボルト(meV)であり、亜鉛のエネルギーレベル(Ea)は、図1のd2で示すように、おおよそ300 meVである。バルク材料のドープ濃度に最小の効果しか有さないが、マグネシウムに対する亜鉛アクセプタ(又はカルシウム、カドミウム、ベリリウム)の付加は、p-n接合の局所的な伝導性を著しく改善する。P型材料内のアクセプタの濃度は亜鉛を加えることによって上昇するが、亜鉛の付加はバルク材料に対する正孔の濃度を上昇させない。金属接点又はp-n接合と関連する空乏領域において、深いアクセプタはイオン化するが、それらの存在によって、そのような接合において欠乏領域の幅は最小化される。深いアクセプタのドープレベルが、バルク材料に対する電気的に平衡な恩恵をもたらさないために、これは直感に反する。しかしながら深いアクセプタの副次的なドープは、その深い特徴にも関わらず、空乏領域の幅を著しく縮小する。つまり、空乏領域の幅の縮小によって、1つ又はそれ以上の副次的なドープ層を有する半導体素子は、副次的なドープ層を有さない素子の電圧レベルを下回る電圧レベルで作動可能である。
図2は、本発明の実施形態によるトンネル接合を使用する半導体発光ダイオード200の概略図である。一実施形態では、半導体素子200は、有機金属気相結晶成長装置(OMVPE)とも称される有機金属化学気相成長法(MOCVD)を利用して形成される。MOCVDを利用して、化学的前駆体が処理されて、その構成要素が解放される。要素は、気化され、キャリアガスを使用して搬送されて、基板上に原子層を形成する。種々の組成の多くの層が、形成されて、半導体素子が作り出される。代替的には、半導体素子200の層が、分子線エピタキシー(MBE)又は他の製造工程を利用して製造される。
サファイア基板201上に緩衝層202が形成される。本発明の一実施形態では、緩衝層202をおおよそ500-800℃の比較的低温で成長した窒化ガリウムから形成することができる。窒化ガリウムのn型層204が、緩衝層202上に形成されている。本発明の一実施形態では、窒化ガリウム層204はおおよそ3ミクロンメートル(μm)の厚みである。インジウムガリウム窒素量子井戸層と窒化ガリウム障壁層の交代層からなる活性領域210が、層204上に形成されている。活性領域は1つ又はそれ以上の量子井戸からなり、この例示では4つの量子井戸を含む。
活性領域210上にアルミニウムガリウム窒素のp型層206が形成される。層206はおおよそ30ナノメートル(nm)の厚みである。窒化ガリウム層208が層206上に形成されている。層208はおおよそ100-1000 nmの厚みである。
p型トンネル接合層212及びn型トンネル接合層214からなるトンネル接合構造220が層208上に形成されている。p型トンネル接合層212及びn型トンネル接合層214はトンネル接合216を形成する。本発明の一実施形態では、p型トンネル接合層212は、窒化ガリウム又はガリウムインジウム窒素を利用して形成され、おおよそ10 nmの厚みである。p型トンネル接合層212は、マグネシウム及び、マグネシウムよりも高いイオン化エネルギーとマグネシウムよりもより深いアクセプタレベルを有する他のドーパントの組み合わせを利用してドープされる。この例示では、p型トンネル接合層212は、マグネシウムと亜鉛で副次的にドープされている。しかしながら、p型トンネル接合層212を、他の元素で、又は例えばカルシウム、ベリリウムを含む元素の組み合わせで副次的にドープすることもできる。マグネシウム及び亜鉛でp型トンネル接合層を副次的にドープすることにより、p型トンネル接合層212内に局所的に高いアクセプタ濃度が存在する。したがって、以下に記述するように、マグネシウムのみをドープする場合と比べて、空乏層の幅が縮小される。それによって、素子200が逆方向にバイアスされると、亜鉛によってもたらされる深いアクセプタドープレベルが、p型トンネル接合層212の荷電子帯からn型トンネル接合層214の伝導帯へのトンネル現象を助長する。
概して、ドーパントは、材料層が形成される際に材料層に付加される。本発明の一実施形態では、マグネシウム及び亜鉛が、p型トンネル接合層212が形成される際に、p型トンネル接合層212に付加される。例として、マグネシウムはp型トンネル接合層212の成長全体にわたって付加され、亜鉛はp型トンネル接合層212の成長の終わり頃に付加され、それによってn型トンネル接合層214と直接接触するp型トンネル接合層212の表面に濃密に副次的にドープされた領域が存在する。
窒化ガリウム又はガリウムインジウム窒素を利用して、おおよそ10 nmの厚みに、n型トンネル接合層214が形成される。n型トンネル接合層214は、従来のようにドープすることができ、又はシリコン及びシリコンのドナーレベルよりも深いドナーレベルを有する他のドーパントとの組み合わせを利用してドープすることができる。n型トンネル接合層212が副次的にドープされるのであれば、n型トンネル接合層212をシリコンと酸素で副次的にドープすることができる。しかしながら、n型トンネル接合層214を他の元素で、又は例えばセレン、テルル、硫黄、錫を含む元素の組み合わせで副次的にドープすることもできる。代替的に、炭素又はゲルマニウムのような他の不純物を副次的なドーパントとして利用することができる。n型最上層222が、n型トンネル接合層214上に、おおよそ0.5μmの厚みをもって窒化ガリウムから形成されている。n型接点層224が、最上層222上に、おおよそ50 nmの厚みをもって窒化ガリウムから形成されている。n型接点226が接点層224上に形成され、n型接点228が下方へエッチングすることにより層204に形成されている。
図2は、GaNに基づく発光ダイオード構造に適用されているトンネル接合を示すが、また類似のトンネル接合構造をIII族-窒素に基づくレーザダイオードに組み込むこともできる。このような用途では、代わりに、同一のトンネル接合層がレーザのAlGaNの上部クラッド層に埋め込まれる。
図3は、電気的にわずかに逆方向にバイアスされている図2のトンネル接合を示すエネルギーバンド図300である。伝導帯エネルギーが参照番号302を利用して、価電子帯エネルギーが参照番号304を利用して図解されている。このトンネル接合の例では、マグネシウムに対するp型の副次的なドーパントとして亜鉛を加える効果を伝導帯の点線306及び価電子帯の点線308を利用して図解している。価電子帯の点線308を参照すると、p型トンネル接合層212(図2)に対する副次的なドーパントとしての亜鉛の付加が、p型トンネル接合層212のエネルギーバンドを変化させ、それによって空乏領域214の幅Wが、p型トンネル接合層212をドープするのにマグネシウムしか利用しない場合の空乏領域312の幅Wに対して縮小している。
マグネシウムのみがドープに使用される場合の、p型トンネル接合層214の価電子帯304とn型トンネル接合層214の伝導帯302の間のトンネル現象の距離を距離d3として示し、矢印316を利用して図解する。p型トンネル接合層がマグネシウムと亜鉛により副次的にドープされると、p型トンネル接合層212の価電子帯304とn型トンネル接合層214の伝導帯302の間のトンネル現象の距離は距離d4に減少し、矢印318を利用して図解する。電子がp型トンネル接合層212の価電子帯からn型トンネル層214の伝導帯へ通り抜けなければならない距離が減少することにより、トンネル接合220を介する電圧降下が低減し、半導体素子の作動電圧が低下する。
したがって、p型トンネル接合層212及びn型トンネル接合層214を副次的にドープすることにより、空乏領域の幅が最小化し、トンネル現象の可能性が増大する。これにより、素子の全体の作動電圧が低下する。
図4は、本発明の他の実施形態による低抵抗接触を使用する半導体素子400を概略的に示す図である。半導体素子400は、種々の半導体素子の多くの実例を表し、高度に単純化して示されている。半導体素子400は、基板401上に形成されているn型材料層402からなる。p型材料層404がn型材料層402の上に形成され、それらの間にp-n接合410が形成される。例えば、半導体素子400を、窒化ガリウム材料システムで形成された発光素子とすることができる。
n型接点406がn型材料層402上に形成され、p型接点408がp型材料層404上に形成されている。上記のように、窒化ガリウム材料システムに形成されたp型材料の接触抵抗が高く、正孔の移動度が小さいため、通常、半導体素子のp型材料の量を最小化することが望まれている。しかしながら、多くの場合、p型接点を備える必要が依然としてある。本発明の実施形態では、p型材料層404をマグネシウム及び亜鉛を利用して副次的にドープする。一実施形態では、半導体素子400が、有機金属気相結晶成長装置(OMVPE)とも称される有機金属化学気相成長法(MOCVD)を利用して形成される。MOCVDを利用して、化学的前駆体が処理されて、その構成要素が解放される。要素は、気化され、キャリアガスを使用して搬送されて、基板上に原子層を形成する。種々の組成の多くの層が、形成されて、半導体素子が作り出される。代替的には、半導体素子400の層が、分子線エピタキシー(MBE)又は他の製造工程を利用して製造される。
概して、ドーパントは、材料層が形成される際に材料層に付加される。本発明の一実施形態では、マグネシウム及び亜鉛が、p型材料層404が形成される際に、p型材料層404に付加される。例として、マグネシウムはp型材料層404の成長全体にわたって付加され、亜鉛はp型材料層404の成長の終わり頃に付加され、それによってp型接点408の直下にp型材料層404の表面に濃密に副次的にドープされた領域が存在する。
p型接点408と接触するp型材料層404の濃密に副次的にドープされた領域は、p型材料層404とp型接点408の金属の間の接触抵抗が著しく低下する。この仕方で、p型材料層404とp型接点408の接合における空乏領域の幅が、従来のドープを利用するよりも一層狭くなる。空乏領域幅が低減することにより、p型材料層404とp型接点408の間のトンネル現象の可能性が増大し、したがって、素子の全体の作動電圧が低減する。
図5は、図4の半導体素子のp型接点及びp型材料層のエネルギーバンド図500である。伝導帯エネルギーを参照番号502を利用して図解し、価電子帯エネルギーを参照番号504を利用して図解する。p型接点を金属408として図解する。このp型接点の例として、マグネシウムに対する副次的なドーパントとして加えられた亜鉛の効果を伝導帯の点線506及び価電子帯の点線508を利用して図解する。価電子帯の点線508を参照すると、p型材料層404に対する副次的なドーパントとしての亜鉛の付加は、p型材料層404のエネルギーバンドを変化させ、それによって空乏領域の幅Wが、マグネシウムのみでp型材料層404をドープした場合の空乏領域の幅Wに対して狭くなる。
マグネシウムのみを利用してドープした際の、p型材料層404の価電子帯504と伝導帯502(すなわちp型接点408)の間のトンネル現象の距離を矢印516を利用して図解する距離として示す。p型材料層404をマグネシウム及び亜鉛で副次的にドープすると、p型材料層404の価電子帯504とp型接点408の間のトンネル現象の距離は、矢印518を利用して図解する距離まで狭くなる。電子がp型材料層404の価電子帯からp型接点408へ通り抜けなければならない距離が減少することにより、接触抵抗が低下し、したがって半導体素子の作動電圧が低下する。したがって、p型材料層404を副次的にドープすることは、空乏領域の幅を最小化し、トンネル現象の可能性を増大させる。これにより、素子の全体の作動電圧が低減される。
図6は、図2のトンネル接合を介する電圧降下を低減する、本発明の代替的な実施形態を示すエネルギーバンド図600である。伝導帯エネルギーを参照番号602を利用して図解し、価電子帯エネルギーを参照番号604を利用して図解する。このトンネル接合の例として、欠陥が、p型トンネル接合層212とn型トンネル接合層214の接合に又は接合の近くに導入されている。欠陥を図6において参照番号610で図解する。例えば、欠陥610を、p型トンネル接合層212及びn型トンネル接合層214の一方もしくは両方の材料の結晶格子内の欠陥とすることができる。欠陥610の効果は、中間のエネルギーギャップ状態を生じさせて、p型トンネル接合層212の価電子帯604とn型トンネル接合層214の伝導帯602の間のトンネル現象を助長する。欠陥610は、トンネル現象が捕獲及び放出過程を介して生じるエネルギー状態によって、トンネル現象を促進する。欠陥610を利用して中間のエネルギーギャップ状態を作り出す効果を、p型材料の価電子帯604内の電子が欠陥位置610に通り抜ける線620及び622を利用して図解する。さらに、電子は欠陥位置610からn型材料の伝導帯602へ通り抜ける。
さらに、欠陥610を利用する中間のエネルギーギャップ状態を作り出すことは、上記の副次的なドープと組み合わされ、トンネル現象をさらに促進し、半導体素子の作動電圧をさらに低下させる。
図7は、本発明の代替的な実施形態によるトンネル接合を利用する半導体発光ダイオード700の概略図である。半導体素子700は、半導体素子200と同様の仕方で形成可能である。
緩衝層702が、サファイア基板701の上に形成されている。本発明の実施形態では、緩衝層702を、およそ500-800℃の比較的低い成長温度で窒化ガリウムから形成することができる。窒化ガリウムのn型層704が、緩衝層702の上に形成されている。本発明の実施形態では、窒化ガリウム層704は、おおよそ3ミクロンメートル(μm)の厚みである。インジウムガリウム窒素量子井戸層及び窒化ガリウム障壁層の交代層からなる活性領域710が層704の上に形成されている。活性層は、1つ又はそれ以上の量子井戸を含み、この例では、4つの量子井戸を含む。
アルミニウムガリウム窒素からなるp型層706が、活性領域710上に形成されている。この層706は、おおよそ30ナノメートル(nm)の厚みである。窒化ガリウム層708が層706の上に形成されている。層708は、おおよそ100-1000 nmの厚みである。
p型トンネル接合層712、付加的な層730、n型トンネル接合層714からなるトンネル接合構造720が、層708の上に形成されている。p型トンネル接合層712及びn型トンネル接合層714がトンネル接合716を形成する。本発明の実施形態では、中間層とも称される付加的な層730は、金属材料又は半金属材料であり、おおよそ1nmの厚みに形成されている。付加的な層730は、p型トンネル接合層712及びn型トンネル接合層714のバンドギャップよりも実質的に低いバンドギャップを有し、好ましくは窒化ガリウムと適合する。制限するのではなく、付加的な層730に対して適する材料の例として、窒化インジウム(InN)、砒化インジウム(InAs)、インジウムアンチモン(InSb)を挙げることができる。さらに、砒化エルビウムや他の希土類砒素、燐、アンチモン又は窒素のような希土類V属材料からなる半金属材料も適する。
この実施形態では、p型トンネル接合層712は、窒化ガリウム又はガリウムインジウム窒素を利用して、おおよそ10 nmの厚みに形成されている。p型トンネル接合層712を、マグネシウムのみを利用してドープすることも、又はマグネシウムと、マグネシウムとは異なるイオン化エネルギー及びアクセプタレベル深さ有する他のドーパントとの組み合わせを利用してドープすることもできる。この例では、p型トンネル接合層712をマグネシウムでドープしている。しかしながら、p型トンネル接合層712を、他の元素で副次的にドープすることができ、例えば亜鉛、カルシウム、ベリリウム、カドミウムを含む元素の組み合わせで副次的にドープすることができる。付加的な材料の層730は、中間のエネルギーギャップ状態を作り出し、素子700が逆方向にバイアスされる際、p型材料の価電子帯からn型材料の伝導帯へのトンネル現象を促進する。付加的な層730は、窒化インジウムを利用して形成した場合、おおよそ0.9eVのバンドギャップを有し、砒化エルビウムを利用して形成した場合、おおよそ0.1-0.2eVのバンドギャップを有する。p型トンネル接合層712及びn型トンネル接合層714は、窒化ガリウムを利用して形成した場合、おおよそ3.4eVのバンドギャップを有する。材料の組成によって、付加的な材料の層730は、おおよそ0.9eVと3.4eVの間のバンドギャップを有する。トンネル接合層712及び714のバンドギャップと比較して付加的な層730のバンドギャップがより低いことにより、中間的なエネルギーギャップ状態が生じ、素子700が逆方向にバイアスされた際、p型材料の価電子帯からn型材料の伝導帯への通り抜けが促進される。
n型トンネル接合層714は、窒化ガリウム又はガリウムインジウム窒素を利用して、おおよそ10 nmの厚みに形成されている。n型トンネル接合層714は、従来のドープとすることも、又はシリコンと、シリコンとは異なる深さのドナーレベルを有する他のドーパントとの組み合わせを利用してドープすることもできる。n型トンネル接合層712を副次的にドープするならば、n型トンネル接合層712をシリコンと酸素で副次的にドープすることができる。しかしながら、n型トンネル接合層714を、他の元素、すなわち例えば上記のような、セレン、テルル、硫黄、錫を含む元素の組み合わせで副次的にドープすることもできる。窒化ガリウムからなるn型最上層722が、n型トンネル接合層714上におおよそ0.5μmの厚みで形成されている。窒化ガリウムからなるn型接点層724が、最上層722上におおよそ50 nmの厚みで形成されている。接点層724上にn型接点726が形成され、n型接点が、層704へ下方へエッチングされることにより形成される。
図7は、GaNに基づく発光ダイオード構造に適用されるトンネル接合を示すが、また同様のトンネル接合構造はIII属窒素に基づくレーザダイオードに組み込まれる。このような適用において、同一のトンネル接合層を、レーザのAlGaNの上部クラッド層に代わりに埋め込むことができる。
図8は、図7のトンネル接合を介する電圧降下を示すエネルギーバンド図である。伝導帯エネルギーを参照番号802で示し、価電子帯エネルギーを参照番号804で示す。このトンネル接合の例では、p型トンネル接合層712及びn型トンネル接合層714のバンドギャップよりも小さなバンドギャップを有する付加的な材料の層730、すなわち中間層が、p型トンネル接合層712の価電子帯804とn型トンネル接合層714の伝導帯802の間のトンネル現象を促進する中間エネルギーギャップ状態を作り出す。付加的な層730は、トンネル現象が二段階のトンネル現象過程を介して生じるエネルギー状態を作り出すことによってトンネル現象を促進する。付加的な層730を利用して中間のエネルギーギャップ状態を作り出す効果を、p型材料の価電子帯804の電子が付加的な層730に通り抜ける線820及び822を利用して図解する。さらに電子は、付加的な層730からn型材料の伝導帯802に通り抜ける。
さらに付加的な層を利用して中間のエネルギーギャップ状態を作り出すことを上記の副次的なドープと組み合わせることができ、トンネル現象をさらに促進し、半導体素子の作動電圧をより低下させることができる。
図9は、半導体素子の作動電圧を低下させるトンネル接合構造を製造するための、本発明の実施形態による方法900を図解する。ブロック902において、基板が設けられる。ブロック904において、第1の半導体材料のp型トンネル接合層が基板上に形成される。これは、基板上又は基板上方に第1の半導体材料の層を堆積することによって達成される。第1の半導体材料の層は、第1及び第2のドーパントでドープされている。例えば第1のドーパントをマグネシウムとすることができ、例えば、第2の又は副次的なドーパントをマグネシウムよりも高いイオン化エネルギーとマグネシウムよりも深いアクセプタレベルを有する材料とすることができる。この例では、副次的なドーパントを、亜鉛(Zn)、カルシウム(Ca)、カドミウム(Cd)、ベリリウム(Be)から選択することができる。ドーパントは、層が成長されるときに供給される。MOCVDを利用して製造されるならば、ジエチル亜鉛、ジメチル亜鉛、ジメチルカドミウム、ジエチルベリリウムのような気体状、分子状の化合物が利用される。分子線エピタキシ(MBE)を利用して製造されるならば、固体の元素材料が、ドーパントとして利用するための元素源から蒸発される。
第1及び第2のドーパントを、半導体材料層の成長時、同時に付加することができ、結果として、層全体でドーパントが均一に分配される。代替的に、半導体材料層の第1の部分が第1のドーパントでドープされ、半導体材料層の第2の部分が第2のドーパントでドープされるように、第1及び第2のドーパントを順次付加することができる。代替的に、第1及び第2のドーパントを、層の厚みにわたって異なる比率で半導体材料層に付加することができる。
ブロック906において、第2の半導体材料のn型トンネル接合層が、p型トンネル接合層に近接して形成される。n型トンネル接合層及びp型トンネル接合層が、全体としてトンネル接合を形成する。第1の半導体材料及び第2の半導体材料のどちらか又はどちらもが、第1のドーパント及び第2のドーパントを含む。n型トンネル接合層の第2の半導体材料が、シリコン(Si)のような第1のドーパント及び、第1のドーパントよりも高いイオン化エネルギーとより深いドナーレベルを有する第2の、すなわち副次的なドーパントでドープされる。この例では、副次的なドーパントは、セレン(Se)、テルル(Te)、硫黄(S)、錫(Ti)、酸素(O)から選択される。ドーパントは、層の成長と同時に供給される。MOCVDを利用して製造されるならば、水素化セレン(H2Se)、ジエチルテルル、ジメチルテルル、硫化水素(H2S)、テトラエチル錫、酸素(O2)、水のような気体状、分子状の化合物が前駆体として利用される。分子線エピタキシ(MBE)を利用して製造するならば、固体又は気体状の元素材料が、第1及び第2のドーパントとして利用される。
p型トンネル接合層又はn型トンネル接合層の何れかが、近接する層に対して、格子整合し、又はシュードモルフィックに成長され、あるいは他の仕方で適用される。付加的な材料の層は、基板から離れたトンネル接合層に成長され、又は他の仕方で適用される。
図10は、半導体素子の作動電圧を低下する低抵抗接触を形成するための、本発明の実施形態による方法1000を図解する。ブロック1002において、光電子素子が形成される。ブロック1004において、p-n接合が、光電子素子内に配置される。ブロック1006において、低抵抗のp型接点が、第1のドーパント及び第2のドーパント、又は副次的なドーパントでp型材料をドープすることにより形成される。副次的なドーパントは、より高いドーパントのイオン化エネルギーを有し、したがって第1のドーパントよりも深いアクセプタレベルを有する。ブロック1006は、ブロック1008及び1010を含む。ブロック1008において、p型材料は、マグネシウムのような第1のドーパントでドープされる。ブロック1010において、p型材料は、亜鉛、カルシウム、ベリリウム、カドミウムから選択される第2のドーパントでドープされる。第2のドーパントは、第1のドーパントよりも深いアクセプタレベルとより高いドーパントイオン化エネルギーを有する。ブロック1012において、電圧が光電子素子に適用され、光電子素子が作動する。
図11は、半導体素子の作動電圧を低下させるための、本発明の実施形態による代替的な方法1100を図解する。ブロック1102において、光電子素子が形成される。ブロック1104において、p-n接合が、光電子素子内に配置される。ブロック1106において、欠陥がp-n接合の近傍に形成される。欠陥は、例えば、p-n接合の近傍に光電子素子の層を形成する際に成長パラメータを変更することにより、又はp-n接合層を不純物でドープして中間のエネルギーギャップ状態を作り出すことにより形成される。欠陥は中間のエネルギーギャップ状態をp-n接合の近傍に作り出す。中間のエネルギーギャップ状態は、価電子帯のp型材料から伝導帯のn型材料へ、例えば捕獲及び放出により通り抜けるキャリアに対する経路をもたらす。トンネル現象の経路は、トンネル現象が起こる可能性を増大させ、それによって光電子素子の作動電圧が低下する。ブロック1108において、光電子素子に電圧が適用され、光電子素子が作動する。
図12は、半導体素子の作動電圧を低下させるための、本発明の実施形態による代替的な方法を図解する。ブロック1202において、光電子素子が形成される。ブロック1204において、第1の半導体材料のp型トンネル接合層が基板上に形成される。これは、基板上に又は基板上方に第1の半導体材料の層を堆積することによって達成される。ブロック1206において、付加的な層が第1のトンネル接合層上に形成される。付加的な層は、第1のトンネル接合層及び次に形成される第2のトンネル接合層のバンドギャップよりも実質的に小さいバンドギャップを有する。ブロック1208において、第2のトンネル接合層が付加的な層の上に形成される。付加的な層は、p-n接合の近傍に中間のエネルギーギャップ状態を作り出す。中間のエネルギーギャップ状態は、価電子帯のp型材料から伝導帯のn型材料へ、例えば捕獲及び放出により通り抜けるキャリアに対する経路をもたらす。トンネル現象の経路は、トンネル現象が起こる可能性を増大させ、それによってトンネル接合が位置する光電子素子の作動電圧が低下する。ブロック1210において、光電子素子に電圧が適用され、光電子素子が作動する。
本開示は、本発明の具体例を利用して本発明を詳細に記述する。しかしながら、記述した正確な実施形態に制限されず、添付の特許請求の範囲の記載によって本発明が画定されることが理解されなければならない。
相対的なアクセプタドーピング準位を概略的に示す図である。 本発明の実施形態によるトンネル接合を使用する半導体レーザの概略図である。 電気的にわずかに逆方向にバイアスされている図2のトンネル接合を示すバンド図である。 本発明の他の実施形態による低い接触抵抗を使用する半導体素子の概略図である。 図4の半導体素子のp型接点及びp型材料層のエネルギーバンド図である。 図2のトンネル接合を介する電圧降下を低下させる本発明の代替的な実施形態を示すエネルギーバンド図である。 本発明の代替的な実施形態によるトンネル接合を使用する半導体レーザの概略図である。 図7のトンネル接合を介する電圧降下を示すエネルギーバンド図である。 半導体素子の作動電圧を低下させるトンネル接合構造を製造するための、本発明の実施形態による方法を図解する図である。 半導体素子の作動電圧を低下させる低い接触抵抗を形成するための、本発明の実施形態による方法を図解する図である。 半導体素子の作動電圧を低下させるための、本発明の実施形態による代替的な方法を図解する図である。 半導体素子の作動電圧を低下させるための、本発明の実施形態による代替的な方法を図解する図である。
符号の説明
102 価電子帯
104 伝導帯
106 マグネシウムのアクセプタレベル
200 半導体素子
201 サファイア基板
202 緩衝層
204 n型層
206 p型層
208 窒化ガリウム層
210 活性領域
212 p型トンネル接合層
214 n型トンネル接合層
220 トンネル接合
224 n型接点層
226 n型接点
228 p型接点

Claims (23)

  1. 注入された電荷に応じて光を発生するように構成されている活性領域と、
    n型材料層とp型材料とからなり、
    前記n型材料層と前記p型材料の少なくとも一方が少なくとも2つのドーパントでドープされ、ドーパントの少なくとも1つが、他のドーパントのイオン化エネルギーよりも高いイオン化エネルギーを有する発光素子。
  2. 前記n型ドーパントが、シリコン(Si)、セレン(Se)、テルル(Te)、酸素(O)、硫黄(S)、錫(Ti)から選択されている請求項1に記載の発光素子。
  3. 前記p型ドーパントが、マグネシウム(Mg)、亜鉛(Zn)、カルシウム(Ca)、ベリリウム(Be)、カドミウム(Cd)から選択されている請求項1に記載の発光素子。
  4. 前記活性領域に電荷を注入するように配置されているトンネル接合構造をさらに含み、このトンネル接合層が、第1の半導体材料のn型トンネル接合層、第2の半導体材料のp型トンネル接合層、トンネル接合層の間のトンネル接合を含み、前記トンネル接合層の少なくとも1つが少なくとも2つのドーパントでドープされ、該ドーパントの少なくとも1つが他のドーパントのイオン化エネルギーよりも高いイオン化エネルギーを有する請求項1に記載の発光素子。
  5. 前記少なくとも2つのドーパントが、前記n型トンネル接合層と前記p型トンネル接合層の界面において形成される欠乏領域の幅を最小化する請求項4記載の発光素子。
  6. 前記p型材料層が抵抗接触と接触している請求項1に記載の発光素子。
  7. 前記少なくとも2つのドーパントが、前記p型トンネル接合層と前記抵抗接触の間の界面において形成される欠乏領域の幅を最小化する請求項6に記載の発光素子。
  8. 前記少なくとも2つのドーパントが、前記n型材料層と前記p型材料層の少なくとも一方の全体にわたって一様に分配されている請求項1に記載の発光素子。
  9. 前記少なくとも2つのドーパントが、前記n型材料層と前記p型材料層の少なくとも一方に順次分配されている請求項1に記載の発光素子。
  10. 発光素子を形成する方法であって、
    基板を設け、
    前記基板上に活性層を形成し、
    前記基板上にp型材料層を形成し、
    前記基板上にn型材料層を形成し、
    前記n型材料層及び前記p型材料層の少なくとも一方を少なくとも2つのドーパントでドープし、該ドーパントの少なくとも1つが、他のドーパントのイオン化エネルギーよりも高いイオン化エネルギーを有することからなる方法。
  11. 前記p型材料層と接触する抵抗接触を形成することをさらに含む請求項10に記載の方法。
  12. 前記少なくとも2つのドーパントが、前記p型トンネル接合層と前記抵抗接触の間の界面において形成される欠乏領域の幅を最小化する請求項10に記載の方法。
  13. 前記少なくとも2つのドーパントを、前記n型材料層と前記p型材料層の少なくとも一方の全体にわたって一様に分配する請求項10に記載の方法。
  14. 前記少なくとも2つのドーパントを、前記n型材料層と前記p型材料層の少なくとも一方に順次分配する請求項10に記載の方法。
  15. 光を発生するように構成されている活性領域と、
    n型トンネル接合層と、
    p型トンネル接合層と、
    前記トンネル接合層の間のトンネル接合とからなり、
    前記n型トンネル接合層と前記p型トンネル接合層の少なくとも一方の欠陥が、前記p型トンネル接合層の価電子帯と前記n型トンネル接合層の伝導帯の間に中間のバンドギャップエネルギー状態を作り出す発光素子。
  16. 前記欠陥が、前記p型トンネル接合層の価電子帯から前記n型トンネル接合層の伝導帯へのトンネル現象を促進する請求項15に記載の発光素子。
  17. 光を発生するように構成されている活性領域と、
    n型トンネル接合層と、
    p型トンネル接合層と、
    前記トンネル接合層の間のトンネル接合と、
    前記n型トンネル接合層及び前記p型トンネル接合層の間の付加的な層とからなり、
    前記付加的な層が、前記n型トンネル接合層と前記p型トンネル接合層のバンドギャップよりも実質的に小さなバンドギャップを有する発光素子。
  18. 前記付加的な層が、前記p型トンネル接合層の価電子帯から前記n型トンネル接合層の伝導帯へのトンネル現象を促進する請求項17に記載の発光素子
  19. 前記付加的な層が、金属材料及び半金属材料から選択されている請求項18に記載の発光素子。
  20. 前記n型トンネル接合層が、シリコン(Si)、セレン(Se)、テルル(Te)、酸素(O)、硫黄(S)、錫(Ti)から選択されたドーパントによりドープされている請求項19に記載の発光素子。
  21. 前記p型トンネル接合層が、マグネシウム(Mg)、亜鉛(Zn)、カルシウム(Ca)、ベリリウム(Be)、カドミウム(Cd)から選択されたドーパントによりドープされている請求項19に記載の発光素子。
  22. 前記活性領域に電荷を注入するように配置されているトンネル接合構造をさらに含み、このトンネル接合層の少なくとも1つが少なくとも2つのドーパントでドープされ、該ドーパントの少なくとも1つが他のドーパントのイオン化エネルギーよりも高いイオン化エネルギーを有する請求項19に記載の発光素子。
  23. 前記少なくとも2つのドーパントが、前記n型トンネル層と前記付加的な層の界面、及び前記p型トンネル接合層と前記付加的な層の界面において形成される欠乏領域の幅を最小化する請求項22に記載の発光素子。
JP2006221375A 2005-08-15 2006-08-15 半導体素子の作動電圧を低下させるための構造 Expired - Fee Related JP5143384B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/203,917 US7473941B2 (en) 2005-08-15 2005-08-15 Structures for reducing operating voltage in a semiconductor device
US11/203917 2005-08-15

Publications (3)

Publication Number Publication Date
JP2007053376A true JP2007053376A (ja) 2007-03-01
JP2007053376A5 JP2007053376A5 (ja) 2009-09-17
JP5143384B2 JP5143384B2 (ja) 2013-02-13

Family

ID=37398551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006221375A Expired - Fee Related JP5143384B2 (ja) 2005-08-15 2006-08-15 半導体素子の作動電圧を低下させるための構造

Country Status (7)

Country Link
US (1) US7473941B2 (ja)
EP (1) EP1755173B1 (ja)
JP (1) JP5143384B2 (ja)
KR (1) KR101242933B1 (ja)
CN (1) CN1917241B (ja)
DE (1) DE602006004119D1 (ja)
TW (1) TWI339447B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141047A (ja) * 2006-12-04 2008-06-19 Sharp Corp 窒化物半導体発光素子
JP2008187033A (ja) * 2007-01-30 2008-08-14 Sharp Corp 窒化物半導体発光素子
JP2011513960A (ja) * 2008-02-29 2011-04-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング トンネル接合を有するオプトエレクトロニクス半導体ボディおよびそのような半導体ボディの製造方法
JP2012256635A (ja) * 2011-06-07 2012-12-27 Denso Corp 半導体レーザ及びその製造方法
JP2016192460A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017157667A (ja) * 2016-03-01 2017-09-07 学校法人 名城大学 窒化物半導体発光素子
JP2019087709A (ja) * 2017-11-10 2019-06-06 学校法人 名城大学 窒化物半導体発光素子の製造方法、及び窒化物半導体発光素子
JP2019087710A (ja) * 2017-11-10 2019-06-06 学校法人 名城大学 窒化物半導体発光素子の製造方法、及び窒化物半導体発光素子
KR20210042536A (ko) * 2019-10-10 2021-04-20 (주)큐에스아이 반도체 레이저 다이오드 소자 및 그 제조 방법
US11984528B2 (en) 2020-03-30 2024-05-14 Nichia Corporation Method of manufacturing nitride semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070227588A1 (en) * 2006-02-15 2007-10-04 The Regents Of The University Of California Enhanced tunnel junction for improved performance in cascaded solar cells
KR100809243B1 (ko) * 2006-04-27 2008-02-29 삼성전기주식회사 질화물막 제조방법 및 질화물 구조
DE102007019079A1 (de) 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102007003991A1 (de) * 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einem Tunnelübergang
TW200905928A (en) * 2007-03-29 2009-02-01 Univ California Dual surface-roughened N-face high-brightness LED
DE102007031926A1 (de) * 2007-07-09 2009-01-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper
WO2009009111A2 (en) * 2007-07-10 2009-01-15 The Board Of Trustees Of The Leland Stanford Junior University GaInNAsSB SOLAR CELLS GROWN BY MOLECULAR BEAM EPITAXY
US20100319764A1 (en) * 2009-06-23 2010-12-23 Solar Junction Corp. Functional Integration Of Dilute Nitrides Into High Efficiency III-V Solar Cells
US20110114163A1 (en) * 2009-11-18 2011-05-19 Solar Junction Corporation Multijunction solar cells formed on n-doped substrates
US20110232730A1 (en) 2010-03-29 2011-09-29 Solar Junction Corp. Lattice matchable alloy for solar cells
US9214580B2 (en) 2010-10-28 2015-12-15 Solar Junction Corporation Multi-junction solar cell with dilute nitride sub-cell having graded doping
US8962991B2 (en) 2011-02-25 2015-02-24 Solar Junction Corporation Pseudomorphic window layer for multijunction solar cells
US8766087B2 (en) 2011-05-10 2014-07-01 Solar Junction Corporation Window structure for solar cell
WO2013074530A2 (en) 2011-11-15 2013-05-23 Solar Junction Corporation High efficiency multijunction solar cells
TWI470826B (zh) * 2012-03-30 2015-01-21 Phostek Inc 發光二極體裝置
US9153724B2 (en) 2012-04-09 2015-10-06 Solar Junction Corporation Reverse heterojunctions for solar cells
IL225872A (en) * 2013-04-22 2015-03-31 Semi Conductor Devices An Elbit Systems Rafael Partnership Photo detector semi-conductor with barrier
TWI597862B (zh) * 2013-08-30 2017-09-01 晶元光電股份有限公司 具阻障層的光電半導體元件
EP3103142B1 (en) 2014-02-05 2020-08-19 Array Photonics, Inc. Monolithic multijunction power converter
US20170110613A1 (en) 2015-10-19 2017-04-20 Solar Junction Corporation High efficiency multijunction photovoltaic cells
TWI617048B (zh) * 2016-06-29 2018-03-01 光鋐科技股份有限公司 具有穿隧接合層的磊晶結構、p型半導體結構朝上的製程中間結構及其製造方法
US10930808B2 (en) 2017-07-06 2021-02-23 Array Photonics, Inc. Hybrid MOCVD/MBE epitaxial growth of high-efficiency lattice-matched multijunction solar cells
CN107482091B (zh) 2017-07-25 2019-10-22 天津三安光电有限公司 一种用于多结led的隧穿结、多结led及其制备方法
EP3669402A1 (en) 2017-09-27 2020-06-24 Array Photonics, Inc. Short wavelength infrared optoelectronic devices having a dilute nitride layer
US11211514B2 (en) 2019-03-11 2021-12-28 Array Photonics, Inc. Short wavelength infrared optoelectronic devices having graded or stepped dilute nitride active regions
CN112103352B (zh) * 2020-09-18 2022-02-01 苏州长光华芯光电技术股份有限公司 一种半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864869A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd 半導体発光素子
WO2005004244A2 (de) * 2003-06-27 2005-01-13 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement
JP2005268739A (ja) * 2004-03-18 2005-09-29 Samsung Electro Mech Co Ltd 発光効率の改善された窒化物半導体発光素子及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131904A (en) * 1977-06-29 1978-12-26 Rca Corporation Degradation resistance of semiconductor electroluminescent devices
US4223336A (en) * 1978-03-14 1980-09-16 Microwave Semiconductor Corp. Low resistivity ohmic contacts for compound semiconductor devices
JPH01194379A (ja) 1988-01-29 1989-08-04 Toshiba Corp 可視光発光素子
US5825052A (en) * 1994-08-26 1998-10-20 Rohm Co., Ltd. Semiconductor light emmitting device
JP3461112B2 (ja) 1997-12-19 2003-10-27 昭和電工株式会社 Iii族窒化物半導体発光素子
US6657300B2 (en) 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
US6375923B1 (en) 1999-06-24 2002-04-23 Altair Nanomaterials Inc. Processing titaniferous ore to titanium dioxide pigment
TW515116B (en) * 2001-12-27 2002-12-21 South Epitaxy Corp Light emitting diode structure
US6878975B2 (en) * 2002-02-08 2005-04-12 Agilent Technologies, Inc. Polarization field enhanced tunnel structures
US6765238B2 (en) * 2002-09-12 2004-07-20 Agilent Technologies, Inc. Material systems for semiconductor tunnel-junction structures
JP2005123476A (ja) 2003-10-17 2005-05-12 Sharp Corp 半導体レーザ素子とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864869A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd 半導体発光素子
WO2005004244A2 (de) * 2003-06-27 2005-01-13 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement
JP2005268739A (ja) * 2004-03-18 2005-09-29 Samsung Electro Mech Co Ltd 発光効率の改善された窒化物半導体発光素子及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141047A (ja) * 2006-12-04 2008-06-19 Sharp Corp 窒化物半導体発光素子
JP2008187033A (ja) * 2007-01-30 2008-08-14 Sharp Corp 窒化物半導体発光素子
JP2011513960A (ja) * 2008-02-29 2011-04-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング トンネル接合を有するオプトエレクトロニクス半導体ボディおよびそのような半導体ボディの製造方法
JP2012256635A (ja) * 2011-06-07 2012-12-27 Denso Corp 半導体レーザ及びその製造方法
JP2016192460A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017157667A (ja) * 2016-03-01 2017-09-07 学校法人 名城大学 窒化物半導体発光素子
JP2019087709A (ja) * 2017-11-10 2019-06-06 学校法人 名城大学 窒化物半導体発光素子の製造方法、及び窒化物半導体発光素子
JP2019087710A (ja) * 2017-11-10 2019-06-06 学校法人 名城大学 窒化物半導体発光素子の製造方法、及び窒化物半導体発光素子
JP7169613B2 (ja) 2017-11-10 2022-11-11 学校法人 名城大学 窒化物半導体発光素子の製造方法
KR20210042536A (ko) * 2019-10-10 2021-04-20 (주)큐에스아이 반도체 레이저 다이오드 소자 및 그 제조 방법
KR102253285B1 (ko) 2019-10-10 2021-05-18 (주)큐에스아이 반도체 레이저 다이오드 소자 및 그 제조 방법
KR20210056981A (ko) * 2019-10-10 2021-05-20 (주)큐에스아이 반도체 레이저 다이오드 소자 및 그 제조 방법
KR102293455B1 (ko) 2019-10-10 2021-08-25 (주)큐에스아이 반도체 레이저 다이오드 제조 방법
US11984528B2 (en) 2020-03-30 2024-05-14 Nichia Corporation Method of manufacturing nitride semiconductor device

Also Published As

Publication number Publication date
EP1755173A2 (en) 2007-02-21
DE602006004119D1 (de) 2009-01-22
EP1755173B1 (en) 2008-12-10
TW200715616A (en) 2007-04-16
JP5143384B2 (ja) 2013-02-13
TWI339447B (en) 2011-03-21
KR20070020347A (ko) 2007-02-21
CN1917241B (zh) 2010-10-06
CN1917241A (zh) 2007-02-21
EP1755173A3 (en) 2007-06-20
US20070034853A1 (en) 2007-02-15
US7473941B2 (en) 2009-01-06
KR101242933B1 (ko) 2013-03-12

Similar Documents

Publication Publication Date Title
JP5143384B2 (ja) 半導体素子の作動電圧を低下させるための構造
KR102494071B1 (ko) 발광 소자 및 그것을 제조하는 방법
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
EP1881535B1 (en) Nitride based semiconductor element and method for fabricating the same
US20130270514A1 (en) Low resistance bidirectional junctions in wide bandgap semiconductor materials
US20080118999A1 (en) Method of fabricating a nitride semiconductor light emitting device
US9793355B2 (en) Epitaxial wafer and switch element and light-emitting element using same
US20140225059A1 (en) LED with Improved Injection Efficiency
US20120007048A1 (en) III-Nitride Based Semiconductor Structure with Multiple Conductive Tunneling Layer
US9362445B2 (en) Light-emitting device
US9806223B2 (en) Optoelectronic semiconductor chip and method for the production thereof
KR102281726B1 (ko) Iii-질화물 구조체들에서의 나노파이프 결함들의 감소 또는 제거
US20150001560A1 (en) Light emitting devices
US7786550B2 (en) P-type semiconductor and semiconductor hetero material and manufacturing methods thereof
JP2015170792A (ja) 半導体発光素子および半導体発光素子の製造方法ならびに半導体素子
US20100176373A1 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
JPH10215033A (ja) 半導体発光装置とその製造方法
KR20120029215A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR102359845B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR20160022032A (ko) n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법
KR20110081650A (ko) 발광 소자 및 그 제조 방법
RU2306634C1 (ru) Полупроводниковая светоизлучающая гетероструктура

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

LAPS Cancellation because of no payment of annual fees