JP2007035847A - センサパッケージ - Google Patents

センサパッケージ Download PDF

Info

Publication number
JP2007035847A
JP2007035847A JP2005215830A JP2005215830A JP2007035847A JP 2007035847 A JP2007035847 A JP 2007035847A JP 2005215830 A JP2005215830 A JP 2005215830A JP 2005215830 A JP2005215830 A JP 2005215830A JP 2007035847 A JP2007035847 A JP 2007035847A
Authority
JP
Japan
Prior art keywords
sensor element
box
sensor
shaped substrate
sensor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005215830A
Other languages
English (en)
Other versions
JP4835058B2 (ja
Inventor
Yoshiharu Sanagawa
佳治 佐名川
Toshihiko Takahata
利彦 高畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2005215830A priority Critical patent/JP4835058B2/ja
Publication of JP2007035847A publication Critical patent/JP2007035847A/ja
Application granted granted Critical
Publication of JP4835058B2 publication Critical patent/JP4835058B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Pressure Sensors (AREA)
  • Gyroscopes (AREA)

Abstract

【課題】センサパッケージにおいて、小型化、優れたセンサ特性、及び安定した特性維持の実現を図る。
【解決手段】センサパッケージ1は、センサ素子11と、センサ素子11を内部に実装するように底面及び四周側面を備えてなる箱状基板12と、箱状基板12内部に実装したセンサ素子11からの電気信号を処理する集積回路チップ13と、を備えており、集積回路チップ13は、箱状基板12の上部開口を覆うように箱状基板12に実装されている。
【選択図】図2

Description

本発明は、センサ素子を実装してモジュール化したセンサパッケージに関する。
従来から、半導体の微細加工技術を応用したセンサ素子(半導体センサ)を実装基板に実装してモジュール化したセンサパッケージがあり、加速度センサや圧力センサなどとして用いられている。図11を参照して、従来のセンサパッケージの例を説明する。このセンサパッケージは、例えば、加速度検出用のものであり、例えば、厚み方向に変位する重錘体(不図示)が形成されたセンサ素子91、及び、センサ素子91からの信号を受け取って処理する集積回路チップ92を、それぞれ実装基板93の凹部底面に実装し、凹部開口を板状封止部材94で封止して形成されている。センサ素子91、集積回路チップ92、及び実装基板93の間はボンディングワイヤWを用いて電気的に接続されている。
一般に、これらのセンサパッケージにおいて、小型化、低コスト化、優れたセンサ特性と安定した特性の維持などが求められる。そこで、例えば、パッケージの底面が小さくなるようにセンサ素子と信号処理用の集積回路チップをハウジング(立体基板)内で上下に配置すると共に、これらを立体基板にワイヤボンディングにより実装することにより小型化を図る圧力センサが知られている(例えば、特許文献1参照)。
特開2003−130749号公報
しかしながら、上述した特許文献1に示されるようなセンサパッケージにおいては、集積回路チップがワイヤボンディングにより実装されるので、集積回路チップの外形にワイヤボンディングに必要な領域を加えた面積が最小面積となり、センサパッケージをこれよりも小さくできないという問題がある。
本発明は、上記課題を解消するものであって、小型化と共に、優れたセンサ特性と安定した特性維持を実現できるセンサパッケージを提供することを目的とする。
上記課題を達成するために、請求項1の発明は、底面及び四周側面を備えてなる箱状基板と、前記箱状基板内部に実装したセンサ素子と、前記センサ素子からの電気信号を処理する集積回路チップと、を備えたセンサパッケージであって、前記集積回路チップは、前記箱状基板の上部開口を覆うように当該箱状基板に実装してなるものである。
請求項2の発明は、請求項1に記載のセンサパッケージにおいて、前記集積回路チップは、前記箱状基板の上部開口を形成する四周側面のうち、対向する側面からなる一対の側面を他の一対の側面よりも落とし込み、その落とし込んだ側面の上面間に橋渡しして実装したものである。
請求項3の発明は、請求項1に記載のセンサパッケージにおいて、前記箱状基板と集積回路チップとを封止材で接合して箱状基板内部を密閉状態としたものである。
請求項4の発明は、請求項1乃至請求項3のいずれかに記載のセンサパッケージにおいて、前記センサ素子を線状又は点状に配置した支持部により支持して当該センサ素子が自由端を有する状態で前記箱状基板に実装したものである。
請求項5の発明は、請求項4に記載のセンサパッケージにおいて、前記センサ素子の自由端の部分を低弾性部材で支えるようにしたものである。
請求項6の発明は、請求項4又は請求項5に記載のセンサパッケージにおいて、前記センサ素子の自由端の部分をスペーサで支えるようにしたものである。
請求項7の発明は、請求項6に記載のセンサパッケージにおいて、前記スペーサを前記センサ素子の実装に際して所定の高さに変形可能な部材で構成したものである。
請求項1の発明によれば、箱状基板内部にセンサ素子を実装し、集積回路チップをスタック構造に実装するので、センサパッケージの小型化が可能となる。また、箱状基板をその内部及び/又は表面に配線が形成されたいわゆる立体回路基板とすることにより、この箱状基板と集積回路チップをバンプによって相互に電気接続でき、ワイヤボンディングによる電気接続に比してセンサパッケージを小型化できる。
請求項2の発明によれば、箱状基板の上面全体を覆う場合に比して集積回路チップを小型化できるので、集積回路チップを低コスト化ができる。
請求項3の発明によれば、センサ素子が外部環境の影響を受けにくくなるので、センサ素子を好条件で保持して優れたセンサ特性と安定した特性維持を実現できる。
請求項4の発明によれば、センサ素子が自由端を有して支持され実装されるので、箱状基板とセンサ素子の線膨張率の差により発生する、箱状基板からセンサ素子への熱応力の影響を緩和できる。また、同様に、箱状基板の内外温度差により発生するセンサ素子への熱応力の影響を緩和できる。内外温度差は、たとえば、実装時及び使用時の温度変化により発生する。センサ素子の自由端が、このような線膨張率差や温度変化によるセンサ素子への応力負荷を低減し、センサ素子が好条件で保持され、優れたセンサ特性と安定した特性維持が実現される。
請求項5の発明によれば、センサ素子の自由端の温度変化に基づく伸縮が可能な状態で振動変位などを抑制できるので、センサ素子の性能を維持し、かつ劣化を防止できる。
請求項6の発明によれば、センサ素子の自由端の温度変化に基づく伸縮が可能な状態で振動変位などを抑制でき、さらに剛性を有するスペーサを複数、あるいは広い範囲で用いることにより、センサ素子の傾きを防止でき、センサ素子の性能を維持し、かつ劣化を防止できる。
請求項7の発明によれば、センサ素子を実装する際に、スペーサに所定の押圧力を加えることにより、スペーサの高さならしが可能となるので、スペーサの精密な高さ管理が不要となり、実装作業効率が上がり、また、センサ素子の傾きや劣化を回避でき、優れた特性のセンサパッケージが得られる。
以下、本発明の実施形態に係るセンサパッケージについて、図面を参照して説明する。
(第1の実施形態)
図1(a)(b)(c)、図2は、本発明の第1の実施形態に係るセンサパッケージ1を示す。センサパッケージ1は、センサ素子11と、センサ素子11を内部に実装するように底面及び四周側面を備えてなる箱状基板12と、箱状基板12内部に実装したセンサ素子11からの信号を受ける集積回路チップ13と、を備えており、集積回路チップ13は、箱状基板12の上部開口を覆うように箱状基板12に実装されている。
センサ素子11は、例えば、シリコン基板をMEMS(Micro Electro Mechanical System)技術を用いて微細加工して形成され、例えば、内部に重錘体を備えることにより、重錘体に作用する慣性力による重錘体の変位を静電容量や電気抵抗の変化により電気的に検出して、加速度を検出する加速度センサとすることができる。センサ素子11は、バンプ21を備えており、バンプ21を用いて箱状基板12の底面にフリップ実装されている。センサ素子11の実装には、NCP(Non Conductive Paste)法、Au/Au接合、接合後の樹脂後入れ(アンダーフィル)などの方法を用いることができる。
箱状基板12は、例えば、その表面や必要に応じて内部に配線を有する立体回路基板であり、例えば、シリコン、セラミックス、樹脂等で形成される。樹脂製の場合、特にMID(Molded Interconnect Device)基板が好適に用いられる。また、一般的な基板材料であるFR−4からなる有機基板を用いても形成される。図2に示す箱状基板12は、その表面に配線パターン12aを備えている。配線パターン12aは、箱内底面においてバンプ21を介してセンサ素子11と電気接続され、センサ素子11からの電気信号は、箱内側壁を経由して箱状基板12の上面において、バンプ22を介して集積回路チップ13に授受される。また、集積回路チップ13の入出力は、箱状基板12の外部側壁から外部底面に至る配線パターン12aによって、センサパッケージ1の外部へと接続される。すなわち、センサパッケージ1は、箱状基板12の外部底面における配線パターン12aによって、はんだ等を用いて、外部の実装基板に実装される。
集積回路チップ13は、シリコン基板の表面に半導体集積回路を形成したチップであり、その外形は、箱状基板12の外形と略同一となっている。集積回路チップ13は、上述したように、バンプ22を介して、箱状基板12にフリップチップ接合されている。バンプ22は、例えば、Auバンプであり、箱状基板12の電極(不図示)に、超音波接合、熱圧着接合、常温表面活性化接合等の方法を用いて接合される。
上述の構成によれば、箱状基板12内部にセンサ素子11を実装し、集積回路チップ13をスタック構造に実装するので、センサパッケージ1の小型化が実現される。また、箱状基板12を、立体回路基板とし、この箱状基板12と集積回路チップ13とをバンプ22によって相互に電気接続できるので、ワイヤボンディングによる電気接続に比してセンサパッケージ1を小型化できる。
(第2の実施形態)
図3は、本発明の第2の実施形態に係るセンサパッケージ1を示す。このセンサパッケージ1は、センサ素子11を、バンプではなくボンディングワイヤWを用いて、箱状基板12の底面にワイヤボンディング実装している点が、上述の第1の実施形態と異なり、他の点は第1の実施形態と同様である。ワイヤボンディング実装では、ボンディングパッド用の面積が箱状基板12の内部底面に必要であり、バンプを用いる実装の場合よりも、センサパッケージが大きくなる。しかしながら、実績のあるワイヤボンディングによれば容易確実に実装できる。
(第3の実施形態)
図4(a)(b)、図5(a)(b)は、本発明の第3の実施形態に係るセンサパッケージ1を示す。このセンサパッケージ1は、箱状基板12の上部開口を形成する四周側面12b,12b,12c,12cのうち、対向する側面からなる一対の側面12c,12cを他の一対の側面12b,12bよりも落とし込み、その落とし込んだ側面の上面間に集積回路チップ13を橋渡しして実装している。その他の点は、上述の第1の実施形態におけるセンサパッケージ1と同様である。従って、この集積回路チップ13は、上述の第1の実施形態における集積回路チップ13のように箱状基板12の上面開口を全面で覆う場合よりも、小さくなっている。つまり、集積回路チップ13は、箱状基板12の底面積よりも小さくなっているので、集積回路チップ13の低コスト化が図れることになる。
(第4の実施形態)
図6は本発明の第4の実施形態に係るセンサパッケージ1を示す。このセンサパッケージ1は、図2に示した第1の実施形態におけるセンサパッケージ1において、集積回路チップ13と箱状基板12との間に、封止材31を注入して箱状基板12内部を密閉状態としたものである。封止材31としては、例えば、エポキシ樹脂からなる絶縁材料を用いることができる。密閉封止は、集積回路チップ13を実装するときに、全周に封止樹脂を塗布して行う。
また、この密閉封止を、所定ガス(ドライエアー、窒素、アルゴンガスなど)の雰囲気中で行うことにより、箱状基板12の内部にこれらのガスを封入することができる。なお、封止材31は、バンプ22に対するアンダーフィルとしても機能し、これにより、接合信頼性の向上を図ることもできる。このようなセンサパッケージ1においては、センサ素子11が外部環境の影響を受けにくくなるので、センサ素子11を好条件で保持し、優れたセンサ特性と安定した特性を維持できる。
(第5の実施形態)
図7は、本発明の第5の実施形態に係るセンサパッケージ1を示し、図8(a)〜(f)は、第5の実施形態に係る種々の変形例をセンサ素子11の実装状態によって示す。このセンサパッケージ1は、上述の第1の実施形態において、センサ素子11を片持ち状態で箱状基板12に実装したものであり、この他の点は第1の実施形態において示したものと同様である。すなわち、このセンサパッケージ1では、センサ素子11を実装するバンプ21が、センサ素子11の底面内で局在している。また、バンプ21の周辺には、やはり局所的にアンダーフィル用の、例えば、樹脂からなる接着部材32が充填されている。従って、センサ素子11は、局在したバンプ21と接着部材32とによって箱状基板12の底面に接合された部分が固定端となり、他の部分が自由端となっている。
センサ素子11を自由端を備えた状態で支持する方法としては、図8(a)〜(c)に示すように、センサ素子11の底面内のバンプ位置21aを線状として支持すると共に、そのまわりに接着部材位置32aを配置する方法や、図8(d)〜(f)に示すように、センサ素子11の底面内のバンプ位置21aを一ヶ所に集めて支持すると共に、そのまわりに接着部材位置32aを配置する方法などを用いることができる。これらの何れの場合においても、センサ素子11は、線状又は点状に配置した支持部により、自由端を有するように、支持され、その支持部は、複数のバンプを集めて形成されている。
このような構造のセンサパッケージ1は、センサ素子11が線状又は点状に配置した支持部により支持され、センサ素子11が自由端を有する状態で実装されているので、箱状基板12とセンサ素子11の線膨張率の差により発生する、箱状基板12からセンサ素子11への熱応力の影響を緩和できる。また、同様に、実装時や使用時に発生する箱状基板12の内外温度差によるセンサ素子11への熱応力の影響を緩和できる。センサ素子の自由端が、このような線膨張率差や温度変化によるセンサ素子11への応力負荷を低減し、センサ素子11が好条件で保持され、その優れたセンサ特性と安定した特性が維持される。
(第6の実施形態)
図9(a)(b)は本発明の第6の実施形態に係るセンサパッケージ1とセンサ素子11の実装状態を示す。このセンサパッケージ1は、センサ素子11を片持ち状態で実装すると共に、より安定に支持できるように、センサ素子11の片持ち以外の部分を低弾性部材33により、支えるものである。この図の例では、センサ素子11の底面内で、バンプ位置21aと接着部材位置32aを1辺に沿った線状配置とし、低弾性部材位置33aを、センサ素子11の底面内の他の3辺に沿った配置としている。
このセンサパッケージ1は、センサ素子11の自由端の温度変化に基づく伸縮が可能な状態で、上下方向の振動や傾きなどを抑制できるので、センサ素子11の性能を維持し、かつ劣化を防止できる。
(第7の実施形態)
図10(a)(b)は本発明の第7の実施形態に係るセンサパッケージ1とセンサ素子11の実装状態を示す。このセンサパッケージ1は、センサ素子11の片持ち以外の部分をスペーサ23で支えるようにしたものである。センサ素子11の底面内で、バンプ位置21aにおけるバンプ21と、バンプ位置21aから離れた2点のスペーサ位置23aにおけるスペーサ23の、少なくとも3点により平面が決定され、センサ素子11はこの平面内で安定して伸縮可能となる。スペーサ23は箱状基板12の底面に固定されている。
このセンサパッケージ1は、センサ素子11の自由端の温度変化に基づく伸縮が可能な状態で振動変位などを抑制でき、さらに剛性を有するスペーサを複数、あるいは広い範囲で用いることにより、センサ素子の傾きをより確実に防止でき、センサ素子11の性能を維持し、かつ劣化を防止できる。
また、上述のセンサパッケージ1において、スペーサ23をセンサ素子11の実装に際して所定の高さに変形可能な部材で構成して箱状基板12の底面に備えることにより、センサ素子11を実装する際に、スペーサ23に所定の押圧力を加えることによってスペーサ23の高さならしが可能となるので、スペーサ23の精密な高さ管理が不要となり、実装作業効率が上がり、また、センサ素子11の傾きや劣化を回避でき、優れた特性のセンサパッケージ1が得られる。
なお、本発明は、上記構成に限られることなく種々の変形が可能である。箱状基板12の外形は正方形とは限らなく、例えば、長方形であってもよい。また、バンプ21,22は箱状基板12に形成するようにしてもよい。箱状基板12にバンプを設ける場合は、箱状基板12としてのMID基板における一体成形された突起を用いる、いわゆる成形バンプの方法を用いることができる。
(a)は本発明の第1の実施形態に係るセンサパッケージの分解斜視図、(b)は同センサパッケージの回路基板を外した状態の斜視図、(c)は同センサパッケージの斜視図。 同上センサパッケージの断面図。 本発明の第2の実施形態に係るセンサパッケージの断面図。 (a)は本発明の第3の実施形態に係るセンサパッケージの分解斜視図、(b)は同センサパッケージの斜視図。 (a)は図4(b)におけるA−A線断面図、(b)は図4(b)におけるB−B線断面図。 本発明の第4の実施形態に係るセンサパッケージの断面図。 本発明の第5の実施形態に係るセンサパッケージの断面図。 (a)〜(f)は同上第5の実施形態に係るセンサパッケージにおけるセンサ素子の実装方法の違いによる変形例を模式的に説明するセンサ素子の下面平面図。 (a)は本発明の第6の実施形態に係るセンサパッケージの断面図、(b)は同センサパッケージのセンサ素子の実装状態を模式的に説明するセンサ素子の下面平面図。 (a)は本発明の第7の実施形態に係るセンサパッケージの断面図、(b)は同センサパッケージのセンサ素子の実装状態を模式的に説明するセンサ素子の下面平面図。 従来のセンサパッケージの断面図。
符号の説明
1 センサパッケージ
11 センサ素子
12 箱状基板
13 集積回路チップ
23 スペーサ
31 封止材
33 低弾性部材
12a 上部開口
12b,12c 側面

Claims (7)

  1. 底面及び四周側面を備えてなる箱状基板と、
    前記箱状基板内部に実装したセンサ素子と、
    前記センサ素子からの電気信号を処理する集積回路チップと、を備えたセンサパッケージであって、
    前記集積回路チップは、前記箱状基板の上部開口を覆うように当該箱状基板に実装してなることを特徴とするセンサパッケージ。
  2. 前記集積回路チップは、前記箱状基板の上部開口を形成する四周側面のうち、対向する側面からなる一対の側面を他の一対の側面よりも落とし込み、その落とし込んだ側面の上面間に橋渡しして実装したことを特徴とする請求項1に記載のセンサパッケージ。
  3. 前記箱状基板と集積回路チップとを封止材で接合して箱状基板内部を密閉状態としたことを特徴とする請求項1に記載のセンサパッケージ。
  4. 前記センサ素子を線状又は点状に配置した支持部により支持して当該センサ素子が自由端を有する状態で前記箱状基板に実装したことを特徴とする請求項1乃至請求項3のいずれかに記載のセンサパッケージ。
  5. 前記センサ素子の自由端の部分を低弾性部材で支えるようにしたことを特徴とする請求項4に記載のセンサパッケージ。
  6. 前記センサ素子の自由端の部分をスペーサで支えるようにしたことを特徴とする請求項4又は請求項5に記載のセンサパッケージ。
  7. 前記スペーサを前記センサ素子の実装に際して所定の高さに変形可能な部材で構成したことを特徴とする請求項6に記載のセンサパッケージ。
JP2005215830A 2005-07-26 2005-07-26 センサパッケージ Expired - Fee Related JP4835058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005215830A JP4835058B2 (ja) 2005-07-26 2005-07-26 センサパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005215830A JP4835058B2 (ja) 2005-07-26 2005-07-26 センサパッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010260623A Division JP2011119723A (ja) 2010-11-22 2010-11-22 センサパッケージ

Publications (2)

Publication Number Publication Date
JP2007035847A true JP2007035847A (ja) 2007-02-08
JP4835058B2 JP4835058B2 (ja) 2011-12-14

Family

ID=37794753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005215830A Expired - Fee Related JP4835058B2 (ja) 2005-07-26 2005-07-26 センサパッケージ

Country Status (1)

Country Link
JP (1) JP4835058B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294611A (ja) * 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2008244317A (ja) * 2007-03-28 2008-10-09 Oki Electric Ind Co Ltd 半導体装置
JP2009229349A (ja) * 2008-03-25 2009-10-08 Oki Semiconductor Co Ltd 加速度センサパッケージ
JP2010056283A (ja) * 2008-08-28 2010-03-11 Seiko Instruments Inc 電子部品パッケージ及び電子部品パッケージの製造方法
JP2012517009A (ja) * 2009-02-06 2012-07-26 エプコス アクチエンゲゼルシャフト センサモジュールとその製造方法
CN102818811A (zh) * 2011-06-07 2012-12-12 富士胶片株式会社 放射线图像检测设备
JP2016090236A (ja) * 2014-10-29 2016-05-23 アルプス電気株式会社 センサパッケージ
JP2017181196A (ja) * 2016-03-29 2017-10-05 ローム株式会社 電子部品
JP2017181197A (ja) * 2016-03-29 2017-10-05 ローム株式会社 電子部品
WO2019160051A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 Icチップ及びそれを備えた電子装置
JP2021047203A (ja) * 2020-12-10 2021-03-25 ローム株式会社 電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231878A (ja) * 2001-01-30 2002-08-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004170390A (ja) * 2002-11-07 2004-06-17 Denso Corp 力学量センサ
JP2005129888A (ja) * 2003-10-03 2005-05-19 Matsushita Electric Works Ltd センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231878A (ja) * 2001-01-30 2002-08-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004170390A (ja) * 2002-11-07 2004-06-17 Denso Corp 力学量センサ
JP2005129888A (ja) * 2003-10-03 2005-05-19 Matsushita Electric Works Ltd センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294611A (ja) * 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2008244317A (ja) * 2007-03-28 2008-10-09 Oki Electric Ind Co Ltd 半導体装置
US7939931B2 (en) 2007-03-28 2011-05-10 Oki Semiconductor Co., Ltd. Semiconductor device
US8207020B2 (en) 2007-03-28 2012-06-26 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2009229349A (ja) * 2008-03-25 2009-10-08 Oki Semiconductor Co Ltd 加速度センサパッケージ
JP2010056283A (ja) * 2008-08-28 2010-03-11 Seiko Instruments Inc 電子部品パッケージ及び電子部品パッケージの製造方法
JP2012517009A (ja) * 2009-02-06 2012-07-26 エプコス アクチエンゲゼルシャフト センサモジュールとその製造方法
US9061888B2 (en) 2009-02-06 2015-06-23 Epcos Ag Sensor module and method for producing sensor modules
US20120312997A1 (en) * 2011-06-07 2012-12-13 Fujifilm Corporation Radiation image detecting device
US8742356B2 (en) * 2011-06-07 2014-06-03 Fujifilm Corporation Radiation image detecting device
CN102818811A (zh) * 2011-06-07 2012-12-12 富士胶片株式会社 放射线图像检测设备
JP2016090236A (ja) * 2014-10-29 2016-05-23 アルプス電気株式会社 センサパッケージ
KR101782221B1 (ko) * 2014-10-29 2017-09-26 알프스 덴키 가부시키가이샤 센서 패키지
JP2017181196A (ja) * 2016-03-29 2017-10-05 ローム株式会社 電子部品
JP2017181197A (ja) * 2016-03-29 2017-10-05 ローム株式会社 電子部品
WO2019160051A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 Icチップ及びそれを備えた電子装置
JP2021047203A (ja) * 2020-12-10 2021-03-25 ローム株式会社 電子部品
JP6991300B2 (ja) 2020-12-10 2022-01-12 ローム株式会社 電子部品

Also Published As

Publication number Publication date
JP4835058B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
JP4835058B2 (ja) センサパッケージ
JP5834098B2 (ja) 微小電気機械部品の製造方法、および微小電気機械部品とその用途
EP2121511B1 (en) Method of packaging an electronic or micromechanical component
CN103221332B (zh) 减小微机电系统上的应力的封装
US6906412B2 (en) Flexible sensor package responsive to thermally induced distortion
US20190241428A1 (en) Space-efficient planar interposer for environment-resistant packaging
JP4948764B2 (ja) 電気的インターフェース部品を支持するための追従部品
JP2011119723A (ja) センサパッケージ
WO2018131404A1 (ja) センサデバイス及び電子機器
JP2020120195A (ja) Mems発振器
JP5742170B2 (ja) Memsデバイス、その製造方法、及びそれを有する半導体装置
JP2012220461A (ja) 加速度検出器、加速度検出デバイス及び電子機器
JP4466497B2 (ja) センサモジュール
JP4848696B2 (ja) センサモジュール
JP6919502B2 (ja) Mems発振器
JP2020104229A (ja) Memsデバイス
JP6863215B2 (ja) Mems発振器
JP5299353B2 (ja) 半導体装置
CN110838832B (zh) 一种微型三维叠装的mems谐振器件的制造方法
JP2019050478A (ja) Mems発振器
JP2008145150A (ja) 角速度センサ及び電子機器
JP2007251391A (ja) 半導体装置及びその製造方法
JP2017116317A (ja) センサ装置
JP2019129437A (ja) Mems発振器
JP2019118013A (ja) Mems発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4835058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees