JP2007020332A - 電源回路及び電源回路を有するカメラシステム - Google Patents

Abstract

【課題】 機械的スイッチを用いることなく、待機状態において、ＤＣ−ＤＣコンバータの出力側に流れる電流をほぼゼロにすることが可能な電源回路を提供する。
【解決手段】 電源１と、電源電圧を昇圧するＤＣ−ＤＣコンバータ２と、少なくともＣＰＵを含む電子回路６と、ＣＰＵの暴走を防ぐためのリセット回路５と、昇圧した電圧に基づいてＣＰＵの駆動電圧を制御する電圧制御回路（Ａ１，Ａ２，ＳＷ１，Ｒ１〜Ｒ４）とから構成される電源回路において、電圧制御回路は、前記駆動電圧を少なくとも前記ＣＰＵへ供給するための電気的なスイッチング手段（Ａ１，Ａ２）を備えている。
【選択図】 図１

Description

本発明は、電源回路及び電源回路を有するカメラシステムに関するものである。

従来のカメラシステムにおける照明装置の電源回路としては、図６に示す回路が知られている。図６において、１は電源、２はＤＣ−ＤＣコンバータ、３はダイオード、５はリセット回路、６はＣＰＵ／ＩＣ、７はロジック回路、ＳＷ１はカメラの状態やカメラからの指令によってオン／オフするスイッチ、ＳＷ２は機械的なスイッチである。ここで、ＣＰＵ／ＩＣとは、ＣＰＵを含んだＩＣ回路（電子回路）という意味である。また、リセット回路５は、端子ＩＮに一定電圧を超える電圧が印加されると解除信号を出力し、ＣＰＵ／ＩＣ６を解除して動作可能にするものである。

図６に示す電源回路は、待機状態において次のように動作する。すなわち、電源１に電池が挿入されても、ＤＣ−ＤＣコンバータ２は動作しない。しかし、「電池電圧−ダイオード３の電圧降下」分の電圧がＤＣ−ＤＣコンバータ２の出力側（Ｖout）に印加される。また、スイッチＳＷ１、ＳＷ２はオフ状態にあるため、リセット回路５やＣＰＵ／ＩＣ６やロジック回路７に、前記した「電池電圧−ダイオード３の電圧降下」分の電圧が印加されることはなく、ＤＣ−ＤＣコンバータ２の出力側に流れる電流はほぼゼロになる。

次に、図６に示す電源回路の動作状態について説明する。動作状態では、カメラからの指令によってスイッチＳＷ１がオンし、機械的スイッチＳＷ２もオンする。したがって、「電池電圧−ダイオード３の電圧降下」分の電圧がＤＣ−ＤＣコンバータ２のチップイネーブル端子ＣＥに印加され、ＤＣ−ＤＣコンバータ２は昇圧動作を開始する。ＤＣ−ＤＣコンバータ２の出力電圧Ｖoutが上昇して、リセット回路５の端子ＩＮに一定電圧を超える電圧が印加されると、リセット回路５が解除信号を出力する。ＣＰＵ／ＩＣ６は、解除信号を受けて動作を開始する。同様に、ロジック回路７も動作を開始する。なお、特許文献１には、カメラの電源システムに関する発明が記載されている。
特開平７−１５９８４６号公報

前記した従来技術には次のような課題がある。すなわち、機械的スイッチＳＷ２を設けているため、待機状態とオフ状態の区別が不明瞭である。また、ＣＰＵ／ＩＣ６やロジック回路７からＤＣ−ＤＣコンバータ２を立ち上げる旨の信号が入力されても、機械的スイッチＳＷ２がオフしていると、ＣＰＵ／ＩＣ６やロジック回路７に電源を供給できない。このため、待機状態から動作状態への移行、及び動作状態から待機状態への移行が紛らわしい。また、図６に示す回路では、機械的スイッチＳＷ２をオンしない限り、ＣＰＵを駆動する電圧Ｖccは高電位にならない。逆に、機械的スイッチＳＷ２をオフしない限り、電圧Ｖccは低電位にならない。

本発明の目的は、機械的スイッチを用いることなく、待機状態において、ＤＣ−ＤＣコンバータ２の出力側に流れる電流をほぼゼロにすることが可能な電源回路及び電源回路を有するカメラシステムを提供することにある。

請求項１に記載する電源回路は、電源と、前記電源電圧を昇圧する昇圧回路と、少なくともＣＰＵを含む電子回路と、前記ＣＰＵの暴走を防ぐためのリセット回路と、前記昇圧した電圧に基づいて前記ＣＰＵの駆動電圧を制御する電圧制御回路から構成される電源回路において、前記電圧制御回路は、前記駆動電圧を少なくとも前記ＣＰＵへ供給するための電気的なスイッチング手段を備えていることを特徴とする。

請求項２に記載する電源回路は、請求項１記載の電源回路において、前記スイッチング手段は、半導体スイッチを含む電気的なスイッチであることを特徴とする。
請求項３に記載する電源回路は、電源と、前記電源電圧を昇圧するＤＣ−ＤＣコンバータと、少なくともＣＰＵを含む電子回路と、前記ＣＰＵの暴走を防ぐためのリセット回路と、前記昇圧した電圧に基づいて前記ＣＰＵの駆動電圧を制御する電圧制御回路とから構成される電源回路において、前記電圧制御回路は、他の電子機器から入力される信号に基づいてオンする電気的なスイッチング手段と、前記スイッチング手段がオンしたときＤＣ−ＤＣコンバータを動作させるチップイネーブル信号を出力するＤＣ−ＤＣコンバータ駆動手段を備えていることを特徴とする。

請求項４に記載する電源回路は、請求項３記載の電源回路において、前記ＤＣ−ＤＣコンバータ駆動手段は、前記電子回路のＣＰＵからチップイネーブル信号を出力することを特徴とする。
請求項５に記載する電源回路を有するカメラシステムは、カメラと、前記カメラのレリーズに同期して発光する電源回路を備えた照明装置とから構成される電源回路を有するカメラシステムにおいて、前記電源回路は、電源と、前記電源電圧を昇圧するＤＣ−ＤＣコンバータと、少なくともＣＰＵを含む電子回路と、前記ＣＰＵの暴走を防ぐためのリセット回路と、前記昇圧した電圧に基づいて前記ＣＰＵの駆動電圧を制御する電圧制御回路とから構成され、前記電圧制御回路は、前記カメラからの信号に応じてオン／オフしてＤＣ−ＤＣコンバータにチップイネーブル信号を出力する電気的な第１スイッチング手段と、前記チップイネーブル信号が入力されたときオンして、ＣＰＵに駆動電圧を与える電気的な第２スイッチング手段とを備えていることを特徴とする。

請求項６に記載する電源回路を有するカメラシステムは、請求項５記載の電源回路を有するカメラシステムにおいて、前記電圧制御回路は、前記ＤＣ−ＤＣコンバータから出力される昇圧された電圧に基づいてあらかじめ定められた電圧を出力するボルテージレギュレータを備えていることを特徴とする。
請求項７に記載する電源回路を有するカメラシステムは、カメラと、前記カメラのレリーズに同期して発光する電源回路を備えた照明装置とから構成される電源回路を有するカメラシステムにおいて、前記電源回路は、電源と、前記電源電圧を昇圧するＤＣ−ＤＣコンバータと、少なくともＣＰＵを含む電子回路と、前記ＣＰＵの暴走を防ぐための第１リセット回路と、前記昇圧した電圧に基づいて前記ＣＰＵの駆動電圧を制御する電圧制御回路とから構成され、前記電圧制御回路は、前記カメラからの信号に応じてオン／オフしてＤＣ−ＤＣコンバータにチップイネーブル信号を出力する電気的なスイッチング手段と、前記ＤＣ−ＤＣコンバータから出力される昇圧された電圧に基づいてあらかじめ定められた電圧を前記ＣＰＵの駆動電圧として出力するボルテージレギュレータと、前記ボルテージレギュレータの暴走を防ぐと共に、前記ボルテージレギュレータが動作を開始するタイミングを制御する第２リセット回路とを備えていることを特徴とする。

本発明によれば、機械的スイッチを用いることなく、待機状態において、ＤＣ−ＤＣコンバータ２の出力側に流れる電流をほぼゼロにすることが可能になる。

以下、本発明の実施形態について説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態を示す回路図である。図１において、図６に示す従来技術と同一部分には、同一符号を付してその説明を省略する。図１に示す第１の実施形態は、図６に示す従来技術の機械的スイッチＳＷ２を電気的なスイッチＡ１，Ａ２で置き換えたものである。なお、本実施形態は、電源電圧がロジック回路７やＣＰＵ／ＩＣ６の動作電圧よりも低いことを前提にしている。

まず、電池挿入時及び待機状態（動作時以外）の動作について説明する。
電源１に電池を挿入すると、ＤＣ−ＤＣコンバータ２の入力端子ＩＮに電源電圧が印加される。しかし、電池を挿入しただけでは、ＤＣ−ＤＣコンバータ２の端子ＣＥがオンされていないため、ＤＣ−ＤＣコンバータ２は起動しない。
また、電気的スイッチＡ１（トランジスタのエミッタ端子）に「電池電圧−ダイオード３の電圧降下」分の電圧が印加されるが、スイッチＡ１，Ａ２がオンしない限り、ＣＰＵ／１Ｃ６やロジック回路７に電源が供給されないため動作することはない。したがって、電池挿入時及び待機状態時は、ＣＰＵ／１Ｃ６やロジック回路７に電源が供給されないため、消費電流はほぼゼロになる。

次に、動作時の説明を行う。ここで、動作時とは、ＤＣ−ＤＣコンバータ２の端子ＣＥをオンにすることを意味する。例えば、パワースイッチなどで電源を入れる行為（ＣＰＵ／ＩＣ６からの信号）を通じて、ＤＣ−ＤＣコンバータ２の端子ＣＥをオンにする。また、カメラの状態やカメラからの指令でオン／オフするスイッチＳＷ１がオンされているとき、ＤＣ−ＤＣコンバータ２の端子ＣＥに信号が入力されてオンになる。

ＣＰＵ／ＩＣ６からＤＣ−ＤＣコンバータ２に信号が入力された場合や、スイッチＳＷ１がオンされている場合、スイッチＡ２（トランジスタのベース端子）に信号が入力される。また、ＤＣ−ＤＣコンバータ２の端子ＣＥがオンされているため、ＤＣ−ＤＣコンバータ２は起動する。スイッチＡ２（トランジスタのベース端子）に信号が入力されてオンすると、スイッチＡ１もオンし、ＤＣ−ＤＣコンバータ２の出力端子からＣＰＵ／１Ｃ６やロジック回路７に電圧Ｖｃｃが供給される。

図２は、図１に示す第１の実施形態の動作を説明するためのタイムチャートである。図２に示すように、スイッチＡ２がオンすると、その後スイッチＡ１がオンする。スイッチＡ２のオン電圧（ベース電圧）は、抵抗Ｒ１とＲ２の比で定まり、スイッチＡ１のオン電圧（ベース電圧）は、抵抗Ｒ３とＲ４の比で定まる。前記した比を適切な値に設定することにより、電圧Ｖｃｃが安定した電圧になる。
（第２の実施形態）
図３は、本発明の第２の実施形態を示す回路図である。図３において、図１に示す第１の実施形態と同一部分には、同一符号を付してその説明を省略する。図３に示す第２の実施形態が、図１に示す第１の実施形態と相違しているのは、ボルテージレギュレータ４が設けられたことである。

第１の実施形態では、電圧Ｖｃｃにノイズ成分が多いことがある。そこで、ボルテージレギュレータ４を設けることにより、前記したノイズ成分を除去する。第２の実施形態の動作は、ボルテージレギュレータ４の動作を除いて、第１の実施形態の動作と同様である。ボルテージレギュレータ４は、端子ＣＥがオンされると、動作を開始する。ボルテージレギュレータ４の端子ＣＥがオンする契機は、図３から明らかなように、スイッチＡ２がオンした後であって、スイッチＡ１がオンするタイミングである。
（第３の実施形態）
図４は、本発明の第３の実施形態を示す回路図である。図４において、図３に示す第１の実施形態と同一部分には、同一符号を付してその説明を省略する。図４に示す第３の実施形態が、図３に示す第２の実施形態と相違しているのは、電気的なスイッチＡ１，Ａ２の代りに、リセット回路Ａ３を設けたことである。ここで、リセット回路Ａ３の解除電圧は、電源電圧よりも高く、かつ、ＤＣ−ＤＣコンバータ２が起動した場合（動作時）には解除されるように設定されている。

まず、電池挿入時及び待機状態（動作時以外）の動作について説明する。
リセット回路Ａ３の入力端子ＩＮに印加されている電圧は、「電池電圧−ダイオード３の電圧降下」の電圧である。したがって、リセット回路Ａ３は解除しない。
リセット回路Ａ３が解除しないということは、リセット回路Ａ３の出力（ＯＵＴ）が０Ｖということに等しい。ボルテージレギュレータ４の端子ＣＥに信号が入力されないため、ボルテージレギュレータ４は何も出力しない。したがって、ロジック回路７やＣＰＵ／ＩＣ６に電源が供給されることはない。そのため、ロジック回路７やＣＰＵ／ＩＣ６が不安定に動作することはない。また、電源が供給されないので、消費電流はほぼゼロである。

次に、動作時の説明を行う。前記したように、動作時とは、ＤＣ−ＤＣコンバータ２の端子ＣＥをオンした状態をいう。ＤＣ−ＤＣコンバータ２の端子ＣＥをオンすると、ＤＣ−ＤＣコンバータ２の出力端子ＯＵＴから昇圧された所定の電圧が出力される。同時に、リセット回路Ａ３の入力端子ＩＮとボルテージレギュレータ４の入力端子ＩＮに、ＤＣ−ＤＣコンバータ２の出力端子ＯＵＴから出力された電圧が印加される。前記したように、リセット回路Ａ３のリセットの解除電圧は電源電圧よりも高く、かつ、ＤＣ−ＤＣコンバータ２が起動した場合（動作時）には解除されるように設定されている。このため、リセット回路Ａ３の出力端子ＯＵＴは、リセット回路Ａ３の入力端子ＩＮに入力された電圧を出力する。これによって、リセット回路Ａ３の出力端子ＯＵＴの出力電圧がボルテージレギュレータ４の端子ＣＥに入力される。その結果、ボルテージレギュレータ４は、あらかじめ設定された所定の電圧を出力する。ボルテージレギュレータ４で設定された所定の電圧は、ロジック回路７やＣＰＵ／ＩＣ６が正常に動作する電圧値である。したがって、ボルテージレギュレータ４の出力端子ＯＵＴからロジック回路７やＣＰＵ／ＩＣ６等に安定した電圧が供給され、ロジック回路７やＣＰＵ／ＩＣ６は安定した動作を行う。

図５は、図４に示す第３の実施形態の動作を説明するためのタイムチャートである。
図５に示すように、スイッチＳＷ１がオンすると、ＤＣ−ＤＣコンバータ２から電圧Ｖｏｕｔが出力され、リセット回路Ａ３に入力される。また、リセット回路Ａ３のリセットが解除されると、電圧ＶｃｃがＨレベルになる。すなわち、リセット回路Ａ３の解除電圧に応じて、電圧ＶｃｃがＬレベルからＨレベルになるタイミングが定まる。

以上の説明から明らかなように、第１〜第３の実施形態によれば、待機状態において、ＤＣ−ＤＣコンバータの出力側に流れる電流をほぼゼロにすることができる。また、機械的スイッチを設けることなく、電気的なスイッチを設けたため、待機状態とオフ状態を明瞭に区別することができる。さらに待機状態から動作状態への移行、及び動作状態から待機状態への移行をスムースに行うことが可能になる。

本発明は、電源回路の分野及び電源回路を有するカメラシステムの分野において、産業上大いに利用することができる。

本発明の第１の実施形態を示す回路図である。 第１の実施形態の動作を説明するためのタイムチャートである。 本発明の第２の実施形態を示す回路図である。 本発明の第３の実施形態を示す回路図である。 第３の実施形態の動作を説明するためのタイムチャートである。 従来のカメラシステムにおける照明装置の電源回路を示す回路図である。

符号の説明

１…電源、２…ＤＣ−ＤＣコンバータ、３…ダイオード、４…ボルテージレギュレータ、５…リセット回路、６…ＣＰＵ／ＩＣ、７…ロジック回路、ＳＷ１…スイッチ、Ａ１，Ａ２…スイッチ，Ａ３…リセット回路

Claims (7)

1. 電源と、
   前記電源電圧を昇圧する昇圧回路と、
   少なくともＣＰＵを含む電子回路と、
   前記ＣＰＵの暴走を防ぐためのリセット回路と、
   前記昇圧した電圧に基づいて前記ＣＰＵの駆動電圧を制御する電圧制御回路から構成される電源回路において、
   前記電圧制御回路は、前記駆動電圧を少なくとも前記ＣＰＵへ供給するための電気的なスイッチング手段を備えていることを特徴とする電源回路。
2. 請求項１記載の電源回路において、
   前記スイッチング手段は、半導体スイッチを含む電気的なスイッチであることを特徴とする電源回路。
3. 電源と、
   前記電源電圧を昇圧するＤＣ−ＤＣコンバータと、
   少なくともＣＰＵを含む電子回路と、
   前記ＣＰＵの暴走を防ぐためのリセット回路と、
   前記昇圧した電圧に基づいて前記ＣＰＵの駆動電圧を制御する電圧制御回路とから構成される電源回路において、
   前記電圧制御回路は、他の電子機器から入力される信号に基づいてオンする電気的なスイッチング手段と、前記スイッチング手段がオンしたとき前記ＤＣ−ＤＣコンバータを動作させるチップイネーブル信号を出力するＤＣ−ＤＣコンバータ駆動手段を備えていることを特徴とする電源回路。
4. 請求項３記載の電源回路において、
   前記ＤＣ−ＤＣコンバータ駆動手段は、前記電子回路のＣＰＵからチップイネーブル信号を出力することを特徴とする電源回路。
5. カメラと、前記カメラのレリーズに同期して発光する電源回路を備えた照明装置とから構成される電源回路を有するカメラシステムにおいて、
   前記電源回路は、電源と、前記電源電圧を昇圧するＤＣ−ＤＣコンバータと、少なくともＣＰＵを含む電子回路と、前記ＣＰＵの暴走を防ぐためのリセット回路と、前記昇圧した電圧に基づいて前記ＣＰＵの駆動電圧を制御する電圧制御回路とから構成され、
   前記電圧制御回路は、
   前記カメラからの信号に応じてオン／オフしてＤＣ−ＤＣコンバータにチップイネーブル信号を出力する電気的な第１スイッチング手段と、
   前記チップイネーブル信号が入力されたときオンして、前記ＣＰＵに駆動電圧を与える電気的な第２スイッチング手段とを備えていることを特徴とする電源回路を有するカメラシステム。
6. 請求項５記載の電源回路を有するカメラシステムにおいて、
   前記電圧制御回路は、前記ＤＣ−ＤＣコンバータから出力される昇圧された電圧に基づいてあらかじめ定められた電圧を出力するボルテージレギュレータを備えていることを特徴とする電源回路を有するカメラシステム。
7. カメラと、前記カメラのレリーズに同期して発光する電源回路を備えた照明装置とから構成される電源回路を有するカメラシステムにおいて、
   前記電源回路は、電源と、前記電源電圧を昇圧するＤＣ−ＤＣコンバータと、少なくともＣＰＵを含む電子回路と、前記ＣＰＵの暴走を防ぐための第１リセット回路と、前記昇圧した電圧に基づいて前記ＣＰＵの駆動電圧を制御する電圧制御回路とから構成され、
   前記電圧制御回路は、
   前記カメラからの信号に応じてオン／オフしてＤＣ−ＤＣコンバータにチップイネーブル信号を出力する電気的なスイッチング手段と、
   前記ＤＣ−ＤＣコンバータから出力される昇圧された電圧に基づいてあらかじめ定められた電圧を前記ＣＰＵの駆動電圧として出力するボルテージレギュレータと、
   前記ボルテージレギュレータの暴走を防ぐと共に、前記ボルテージレギュレータが動作を開始するタイミングを制御する第２リセット回路と
   を備えていることを特徴とする電源回路を有するカメラシステム。
   

Images