JP4058767B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4058767B2 JP4058767B2 JP2004321062A JP2004321062A JP4058767B2 JP 4058767 B2 JP4058767 B2 JP 4058767B2 JP 2004321062 A JP2004321062 A JP 2004321062A JP 2004321062 A JP2004321062 A JP 2004321062A JP 4058767 B2 JP4058767 B2 JP 4058767B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- power supply
- supply voltage
- oscillation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/902—Optical coupling to semiconductor
Description
本発明は、トランスの１次側コイルに流れる電流をスイッチングすることによってトラ
ンスの２次側コイルに所定の電源電圧を発生するスイッチング電源装置に関し、特に、Ｄ
ＶＤレコーダやＤＶＤプレイヤなどの光ディスク装置の電源として用いられるスイッチン
グ電源装置に関する。
ンスの２次側コイルに所定の電源電圧を発生するスイッチング電源装置に関し、特に、Ｄ
ＶＤレコーダやＤＶＤプレイヤなどの光ディスク装置の電源として用いられるスイッチン
グ電源装置に関する。
ＤＶＤレコーダやＤＶＤプレイヤなどの光ディスク装置の電源としては、スイッチング
電源装置が用いられている。従来のスイッチング電源装置は、１次側コイルに流れる電流
のスイッチング動作により２次側コイルに誘起電圧が出力されるトランスと、このトラン
スの１次側コイルに流れる電流をスイッチングさせる発振信号を発生する発振回路と、ト
ランスの２次側コイルに誘起される電圧に基づくＤＣ電圧が所定値になるように発振回路
の発振信号を制御する発振制御回路と、トランスの２次側コイルの出力電圧によりＤＣの
１２Ｖ電源電圧を生成する１２Ｖ生成回路と、トランスの２次側コイルの出力電圧により
５Ｖ電源電圧を生成する５Ｖ生成回路と、前記５Ｖ電源電圧に基づいて生成された５Ｖ基
準電圧と前記５Ｖ電源電圧とを比較することによって前記５Ｖ電源電圧の変動をエラー信
号として検出して該エラー信号を発振制御回路へのフィードバック信号として供給する電
源帰還回路とを備えている。
電源装置が用いられている。従来のスイッチング電源装置は、１次側コイルに流れる電流
のスイッチング動作により２次側コイルに誘起電圧が出力されるトランスと、このトラン
スの１次側コイルに流れる電流をスイッチングさせる発振信号を発生する発振回路と、ト
ランスの２次側コイルに誘起される電圧に基づくＤＣ電圧が所定値になるように発振回路
の発振信号を制御する発振制御回路と、トランスの２次側コイルの出力電圧によりＤＣの
１２Ｖ電源電圧を生成する１２Ｖ生成回路と、トランスの２次側コイルの出力電圧により
５Ｖ電源電圧を生成する５Ｖ生成回路と、前記５Ｖ電源電圧に基づいて生成された５Ｖ基
準電圧と前記５Ｖ電源電圧とを比較することによって前記５Ｖ電源電圧の変動をエラー信
号として検出して該エラー信号を発振制御回路へのフィードバック信号として供給する電
源帰還回路とを備えている。
なお、その他の従来のスイッチング電源装置として、トランスを２個使用し、通常動作
用と待機動作用とでトランスの使用用途を分け、待機時の低消費電力化を図っているもの
があるが、トランスを２個使用するので、トランス自体の電力損失も多くなり、待機時の
消費電力を１Ｗ以下に抑えるのは難しくなる。
用と待機動作用とでトランスの使用用途を分け、待機時の低消費電力化を図っているもの
があるが、トランスを２個使用するので、トランス自体の電力損失も多くなり、待機時の
消費電力を１Ｗ以下に抑えるのは難しくなる。
図８は従来のスイッチング電源装置に備えられる電源帰還回路の回路図である。この電
源帰還回路は、抵抗Ｒ１〜抵抗Ｒ７，抵抗Ｒ９とコンデンサＣ１とトランジスタＴ１とツ
ェナーダイオードＤ１とフォトカプラＰとを備えている。抵抗Ｒ１の一端には１２Ｖ電源
電圧が供給され、その他端にはツェナーダイオードＤ１のカソードおよび抵抗Ｒ２の一端
が接続されている。ツェナーダイオードＤ１のアノードは接地され、抵抗Ｒ２の他端は抵
抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端と抵抗Ｒ５の一端と
に接続されている。
源帰還回路は、抵抗Ｒ１〜抵抗Ｒ７，抵抗Ｒ９とコンデンサＣ１とトランジスタＴ１とツ
ェナーダイオードＤ１とフォトカプラＰとを備えている。抵抗Ｒ１の一端には１２Ｖ電源
電圧が供給され、その他端にはツェナーダイオードＤ１のカソードおよび抵抗Ｒ２の一端
が接続されている。ツェナーダイオードＤ１のアノードは接地され、抵抗Ｒ２の他端は抵
抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端と抵抗Ｒ５の一端と
に接続されている。
抵抗Ｒ４の他端は接地され、抵抗Ｒ５の他端は抵抗Ｒ６の一端と抵抗Ｒ７の一端に接続
されている。抵抗Ｒ６の他端はコンデンサＣ１の一端に接続され、抵抗Ｒ７の他端はトラ
ンジスタＴ１のベースに接続されている。コンデンサＣ１の他端はトランジスタＴ１のエ
ミッタに接続され、このエミッタには５Ｖ電源電圧が供給される。トランジスタＴ１のコ
レクタは、抵抗Ｒ９を介してフォトカプラＰに含まれる発光ダイオードＤ２のアノードに
接続されている。発光ダイオードＤ２のカソードは接地されている。フォトカプラＰに含
まれるフォトトランジスタＴ２のコレクタおよびエミッタは、前述した発振制御回路に接
続されている。
されている。抵抗Ｒ６の他端はコンデンサＣ１の一端に接続され、抵抗Ｒ７の他端はトラ
ンジスタＴ１のベースに接続されている。コンデンサＣ１の他端はトランジスタＴ１のエ
ミッタに接続され、このエミッタには５Ｖ電源電圧が供給される。トランジスタＴ１のコ
レクタは、抵抗Ｒ９を介してフォトカプラＰに含まれる発光ダイオードＤ２のアノードに
接続されている。発光ダイオードＤ２のカソードは接地されている。フォトカプラＰに含
まれるフォトトランジスタＴ２のコレクタおよびエミッタは、前述した発振制御回路に接
続されている。
抵抗Ｒ３と抵抗Ｒ４との接続点を含む基準電圧ラインと、５Ｖ電源電圧が変動した時に
生じるエラー信号を検出するエラー検出素子としてのトランジスタＴ１のベースラインを
含む制御ラインとの接続点Ｂの電圧は、抵抗Ｒ１〜抵抗Ｒ４およびツェナーダイオードＤ
１の動作により一定の５Ｖに設定される。抵抗Ｒ６およびコンデンサＣ１は、トランジス
タＴ１の動作時における位相を補償するためのものである。
生じるエラー信号を検出するエラー検出素子としてのトランジスタＴ１のベースラインを
含む制御ラインとの接続点Ｂの電圧は、抵抗Ｒ１〜抵抗Ｒ４およびツェナーダイオードＤ
１の動作により一定の５Ｖに設定される。抵抗Ｒ６およびコンデンサＣ１は、トランジス
タＴ１の動作時における位相を補償するためのものである。
ここで、トランジスタＴ１のエミッタに供給されている５Ｖ電源電圧が高くなり５Ｖを
超えると、トランジスタＴ１のコレクタ電流が増加し、この増加したコレクタ電流が抵抗
Ｒ９を介してフォトカプラＰに入力される。これにより、フォトカプラＰの発光ダイオー
ドＤ２は電流が増加して出射光量が増加し、この増加した出射光を受光したフォトトラン
ジスタＴ２は等価抵抗が小さくなる。したがって、後述する発振制御回路は、発振回路の
発振信号を制御して、５Ｖ電源電圧を５Ｖに戻すように制御する。
超えると、トランジスタＴ１のコレクタ電流が増加し、この増加したコレクタ電流が抵抗
Ｒ９を介してフォトカプラＰに入力される。これにより、フォトカプラＰの発光ダイオー
ドＤ２は電流が増加して出射光量が増加し、この増加した出射光を受光したフォトトラン
ジスタＴ２は等価抵抗が小さくなる。したがって、後述する発振制御回路は、発振回路の
発振信号を制御して、５Ｖ電源電圧を５Ｖに戻すように制御する。
一方、５Ｖ電源電圧が低くなり５Ｖより下がると、トランジスタＴ１のコレクタ電流が
減少し、この減少したコレクタ電流が抵抗Ｒ９を介してフォトカプラＰに入力される。こ
れにより、フォトカプラＰの発光ダイオードＤ２は電流が減少して出射光量が減少し、こ
の減少した出射光を受光したフォトトランジスタＴ２は等価抵抗が大きくなる。したがっ
て、前述した発振制御回路は、発振回路の発振信号を制御して、５Ｖ電源電圧を５Ｖに戻
すように制御する。このように電源帰還回路９は、前述した５Ｖ生成回路から出力される
５Ｖ電源電圧を一定の５Ｖに保つようにするためのフィードバック動作を行う。
特開２０００−２８７４４４号公報
特開昭６０−１６１７８号公報
減少し、この減少したコレクタ電流が抵抗Ｒ９を介してフォトカプラＰに入力される。こ
れにより、フォトカプラＰの発光ダイオードＤ２は電流が減少して出射光量が減少し、こ
の減少した出射光を受光したフォトトランジスタＴ２は等価抵抗が大きくなる。したがっ
て、前述した発振制御回路は、発振回路の発振信号を制御して、５Ｖ電源電圧を５Ｖに戻
すように制御する。このように電源帰還回路９は、前述した５Ｖ生成回路から出力される
５Ｖ電源電圧を一定の５Ｖに保つようにするためのフィードバック動作を行う。
ところで、このような従来のスイッチング電源装置を搭載した例えば光ディスク装置で
は、待機時の消費電力を削減するため、待機時にはチューナーや蛍光表示管への電源を切
るようにしていたが、待機時に１Ｗ以下の消費電力を実現することが難しかった。そこで
、光ディスク装置に備えられているマイクロコンピュータを用い、このマイクロコンピュ
ータから間欠発振パルスを発生させ、この間欠発振パルスを図８に示す電源帰還回路の接
続点Ｂに注入して、トランジスタＴ１をスイッチングさせることにより、低消費電力化を
図ろうとしたが、このマイクロコンピュータは５Ｖ電源電圧よりも低い３．３Ｖ電源電圧
で動作するので、接続点Ｂからマイクロコンピュータへ電流が逆流し、マイクロコンピュ
ータは正常に動作ができなくなった。
は、待機時の消費電力を削減するため、待機時にはチューナーや蛍光表示管への電源を切
るようにしていたが、待機時に１Ｗ以下の消費電力を実現することが難しかった。そこで
、光ディスク装置に備えられているマイクロコンピュータを用い、このマイクロコンピュ
ータから間欠発振パルスを発生させ、この間欠発振パルスを図８に示す電源帰還回路の接
続点Ｂに注入して、トランジスタＴ１をスイッチングさせることにより、低消費電力化を
図ろうとしたが、このマイクロコンピュータは５Ｖ電源電圧よりも低い３．３Ｖ電源電圧
で動作するので、接続点Ｂからマイクロコンピュータへ電流が逆流し、マイクロコンピュ
ータは正常に動作ができなくなった。
なお、特許文献１の従来技術は、スタンバイ状態（待機状態）で間欠的にスイッチング
動作を行うスイッチング電源回路において、間欠周波数を切換可能とし、トランスの２次
側の負荷の大きさに対応して安定した電源電圧を供給可能としているが、前述したように
スイッチング電源装置から出力されるメイン電源の電圧よりも低い電圧で動作するマイク
ロコンピュータからの間欠発振クロックを用いて、待機時の消費電力の低減を図るもので
はない。
動作を行うスイッチング電源回路において、間欠周波数を切換可能とし、トランスの２次
側の負荷の大きさに対応して安定した電源電圧を供給可能としているが、前述したように
スイッチング電源装置から出力されるメイン電源の電圧よりも低い電圧で動作するマイク
ロコンピュータからの間欠発振クロックを用いて、待機時の消費電力の低減を図るもので
はない。
特許文献２の従来技術は、小電力負荷に電源を供給するときにはスイッチング素子を間
欠発振系によってオン／オフ動作させるようにしたことによって、供給する電源の電力に
見合った大きさの電力を供給するように構成されているが、この従来技術も、スイッチン
グ電源装置から出力されるメイン電源の電圧よりも低い電圧で動作するマイクロコンピュ
ータからの間欠発振クロックを用いて、待機時の消費電力の低減を図るものではない。
欠発振系によってオン／オフ動作させるようにしたことによって、供給する電源の電力に
見合った大きさの電力を供給するように構成されているが、この従来技術も、スイッチン
グ電源装置から出力されるメイン電源の電圧よりも低い電圧で動作するマイクロコンピュ
ータからの間欠発振クロックを用いて、待機時の消費電力の低減を図るものではない。
本発明は、上記のような課題を解決するためになされたもので、メイン電源の電圧より
も低い電圧で動作するマイクロコンピュータからの間欠発振クロックを用いて、待機時の
消費電力の低減を図れるスイッチング電源装置を提供することを目的とする。
も低い電圧で動作するマイクロコンピュータからの間欠発振クロックを用いて、待機時の
消費電力の低減を図れるスイッチング電源装置を提供することを目的とする。
上記目的を達成するために、請求項１の発明は、トランスの１次側コイルに流れる電流
をスイッチングさせる発振信号を発生する発振回路と、前記トランスの２次側コイルに誘
起される電圧に基づくＤＣ電圧が所定値になるように前記発振回路の発振信号を制御する
発振制御回路と、前記トランスの２次側コイルの出力電圧によりＤＣの第１の電源電圧を
生成する第１の電源電圧生成回路と、前記トランスの２次側コイルの出力電圧により前記
第１の電源電圧よりも低いＤＣの第２の電源電圧を生成する第２の電源電圧生成回路と、
前記第１の電源電圧に基づいて生成された基準電圧と前記第２の電源電圧とを比較するこ
とによって前記第２の電源電圧の変動をエラー信号として検出して該エラー信号を前記発
振制御回路へのフィードバック信号として供給する電源帰還回路とを備えたスイッチング
電源装置において、前記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、
第４の抵抗と、第５の抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗
と、第１のコンデンサと、第２のコンデンサと、トランジスタと、ツェナーダイオードと
、フォトカプラとを備え、前記第１の抵抗の一端には前記第１の電源電圧が供給され、そ
の他端には前記ツェナーダイオードのカソードおよび前記第２の抵抗の一端が接続され、
前記ツェナーダイオードのアノードは接地され、前記第２の抵抗の他端は前記第３の抵抗
の一端に接続され、前記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一
端と前記第８の抵抗の一端と接続され、前記第４の抵抗の他端は接地され、前記第５の抵
抗の他端は前記第６の抵抗の一端と前記第７の抵抗の一端に接続され、前記第８の抵抗の
他端は前記第２のコンデンサの一端に接続され、前記第２のコンデンサの他端はマイクロ
コンピュータの出力ポートに接続され、前記第６の抵抗の他端は前記第１のコンデンサの
一端に接続され、前記第７の抵抗の他端は前記トランジスタのベースに接続され、前記第
１のコンデンサの他端は前記トランジスタのエミッタに接続され、このエミッタには前記
第２の電源電圧が供給され、前記トランジスタのコレクタは、前記第９の抵抗を介して前
記フォトカプラに含まれる発光ダイオードのアノードに接続され、前記発光ダイオードの
カソードは接地され、前記フォトカプラに含まれるフォトトランジスタのコレクタおよび
エミッタは、前記発振制御回路に接続されており、前記マイクロコンピュータは前記第２
の電源電圧よりも低い第３の電源電圧が供給されるとともに前記出力ポートから間欠発振
パルスを出力でき、前記間欠発振パルスのデューティ比および周波数を変化させ、待機時
の消費電力が最も低消費電力になるところの間欠発振パルスを前記マイクロコンピュータ
に設定し、この設定された間欠発振パルスを待機時に前記第２のコンデンサおよび前記第
８の抵抗の直列回路を介して注入することを特徴とするスイッチング電源装置を提供する
。
をスイッチングさせる発振信号を発生する発振回路と、前記トランスの２次側コイルに誘
起される電圧に基づくＤＣ電圧が所定値になるように前記発振回路の発振信号を制御する
発振制御回路と、前記トランスの２次側コイルの出力電圧によりＤＣの第１の電源電圧を
生成する第１の電源電圧生成回路と、前記トランスの２次側コイルの出力電圧により前記
第１の電源電圧よりも低いＤＣの第２の電源電圧を生成する第２の電源電圧生成回路と、
前記第１の電源電圧に基づいて生成された基準電圧と前記第２の電源電圧とを比較するこ
とによって前記第２の電源電圧の変動をエラー信号として検出して該エラー信号を前記発
振制御回路へのフィードバック信号として供給する電源帰還回路とを備えたスイッチング
電源装置において、前記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、
第４の抵抗と、第５の抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗
と、第１のコンデンサと、第２のコンデンサと、トランジスタと、ツェナーダイオードと
、フォトカプラとを備え、前記第１の抵抗の一端には前記第１の電源電圧が供給され、そ
の他端には前記ツェナーダイオードのカソードおよび前記第２の抵抗の一端が接続され、
前記ツェナーダイオードのアノードは接地され、前記第２の抵抗の他端は前記第３の抵抗
の一端に接続され、前記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一
端と前記第８の抵抗の一端と接続され、前記第４の抵抗の他端は接地され、前記第５の抵
抗の他端は前記第６の抵抗の一端と前記第７の抵抗の一端に接続され、前記第８の抵抗の
他端は前記第２のコンデンサの一端に接続され、前記第２のコンデンサの他端はマイクロ
コンピュータの出力ポートに接続され、前記第６の抵抗の他端は前記第１のコンデンサの
一端に接続され、前記第７の抵抗の他端は前記トランジスタのベースに接続され、前記第
１のコンデンサの他端は前記トランジスタのエミッタに接続され、このエミッタには前記
第２の電源電圧が供給され、前記トランジスタのコレクタは、前記第９の抵抗を介して前
記フォトカプラに含まれる発光ダイオードのアノードに接続され、前記発光ダイオードの
カソードは接地され、前記フォトカプラに含まれるフォトトランジスタのコレクタおよび
エミッタは、前記発振制御回路に接続されており、前記マイクロコンピュータは前記第２
の電源電圧よりも低い第３の電源電圧が供給されるとともに前記出力ポートから間欠発振
パルスを出力でき、前記間欠発振パルスのデューティ比および周波数を変化させ、待機時
の消費電力が最も低消費電力になるところの間欠発振パルスを前記マイクロコンピュータ
に設定し、この設定された間欠発振パルスを待機時に前記第２のコンデンサおよび前記第
８の抵抗の直列回路を介して注入することを特徴とするスイッチング電源装置を提供する
。
この構成において、間欠発振パルスのデューティ比および周波数を変化させ、待機時の
消費電力が最も低消費電力になるところの間欠発振パルスをマイクロコンピュータに設定
し、この設定された間欠発振パルスを待機時に、コンデンサおよび抵抗の直列回路を介し
て接続点に注入すると、間欠発振パルスは、コンデンサおよび抵抗の直列回路によりＤＣ
成分が除去され、接続点に供給される。このとき、接続点の電圧がマイクロコンピュータ
の電源電圧よりも高くても、接続点からマイクロコンピュータへ電流が逆流することがな
いので、マイクロコンピュータは正常に動作する。マイクロコンピュータが正常に動作す
ることにより、間欠発振パルスが接続点に有効に供給され、これにより、電源帰還回路の
エラー検出素子が間欠動作し、これに応答して、発振回路は間欠発振してトランスが間欠
動作を行い、この結果、待機時の消費電力が低減する。
消費電力が最も低消費電力になるところの間欠発振パルスをマイクロコンピュータに設定
し、この設定された間欠発振パルスを待機時に、コンデンサおよび抵抗の直列回路を介し
て接続点に注入すると、間欠発振パルスは、コンデンサおよび抵抗の直列回路によりＤＣ
成分が除去され、接続点に供給される。このとき、接続点の電圧がマイクロコンピュータ
の電源電圧よりも高くても、接続点からマイクロコンピュータへ電流が逆流することがな
いので、マイクロコンピュータは正常に動作する。マイクロコンピュータが正常に動作す
ることにより、間欠発振パルスが接続点に有効に供給され、これにより、電源帰還回路の
エラー検出素子が間欠動作し、これに応答して、発振回路は間欠発振してトランスが間欠
動作を行い、この結果、待機時の消費電力が低減する。
この構成によれば、第２の電源電圧よりも低い電圧で動作するマイクロコンピュータで
あっても、そのマイクロコンピュータからの最も適切な間欠発振クロックを電源帰還回路
における基準電圧ラインとエラー信号を検出するエラー検出素子の制御ラインとの接続点
に供給することにより、待機時の消費電力を最も効率良く低減させることができ、これに
より、安価な構成で、待機時の消費電力を１Ｗ以下に抑えることができる。
あっても、そのマイクロコンピュータからの最も適切な間欠発振クロックを電源帰還回路
における基準電圧ラインとエラー信号を検出するエラー検出素子の制御ラインとの接続点
に供給することにより、待機時の消費電力を最も効率良く低減させることができ、これに
より、安価な構成で、待機時の消費電力を１Ｗ以下に抑えることができる。
請求項２の発明は、トランスの１次側コイルに流れる電流をスイッチングさせる発振信
号を発生する発振回路と、前記トランスの２次側コイルに誘起される電圧に基づくＤＣ電
圧が所定値になるように前記発振回路の発振信号を制御する発振制御回路と、前記トラン
スの２次側コイルの出力電圧によりＤＣの第１の電源電圧を生成する第１の電源電圧生成
回路と、前記トランスの２次側コイルの出力電圧によりＤＣの前記第１の電源電圧よりも
低いＤＣの第２の電源電圧を生成する第２の電源電圧生成回路と、前記第１の電源電圧に
基づいて生成された基準電圧と前記第２の電源電圧とを比較することによって前記第２の
電源電圧の変動をエラー信号として検出して該エラー信号を前記発振制御回路へのフィー
ドバック信号として供給する電源帰還回路とを備えたスイッチング電源装置において、前
記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、第４の抵抗と、第５の
抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗と、第１のコンデンサ
と、第２のコンデンサと、トランジスタと、ツェナーダイオードと、フォトカプラとを備
え、前記第１の抵抗の一端には前記第１の電源電圧が供給され、その他端には前記ツェナ
ーダイオードのカソードおよび前記第２の抵抗の一端が接続され、前記ツェナーダイオー
ドのアノードは接地され、前記第２の抵抗の他端は前記第３の抵抗の一端に接続され、前
記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一端と前記第８の抵抗の
一端と接続され、前記第４の抵抗の他端は接地され、前記第５の抵抗の他端は前記第６の
抵抗の一端と前記第７の抵抗の一端に接続され、前記第８の抵抗の他端は前記第２のコン
デンサの一端に接続され、前記第２のコンデンサの他端はマイクロコンピュータの出力ポ
ートに接続され、前記第６の抵抗の他端は前記第１のコンデンサの一端に接続され、前記
第７の抵抗の他端は前記トランジスタのベースに接続され、前記第１のコンデンサの他端
は前記トランジスタのエミッタに接続され、このエミッタには前記第２の電源電圧が供給
され、前記トランジスタのコレクタは、前記第９の抵抗を介して前記フォトカプラに含ま
れる発光ダイオードのアノードに接続され、前記発光ダイオードのカソードは接地され、
前記フォトカプラに含まれるフォトトランジスタのコレクタおよびエミッタは、前記発振
制御回路に接続されており、前記マイクロコンピュータは前記第２の電源電圧よりも低い
第３の電源電圧が供給されるとともに前記出力ポートから間欠発振パルスを出力でき、間
欠発振パルスを待機時に前記第２のコンデンサおよび前記第８の抵抗の直列回路を介して
注入することを特徴とするスイッチング電源装置を提供する。
号を発生する発振回路と、前記トランスの２次側コイルに誘起される電圧に基づくＤＣ電
圧が所定値になるように前記発振回路の発振信号を制御する発振制御回路と、前記トラン
スの２次側コイルの出力電圧によりＤＣの第１の電源電圧を生成する第１の電源電圧生成
回路と、前記トランスの２次側コイルの出力電圧によりＤＣの前記第１の電源電圧よりも
低いＤＣの第２の電源電圧を生成する第２の電源電圧生成回路と、前記第１の電源電圧に
基づいて生成された基準電圧と前記第２の電源電圧とを比較することによって前記第２の
電源電圧の変動をエラー信号として検出して該エラー信号を前記発振制御回路へのフィー
ドバック信号として供給する電源帰還回路とを備えたスイッチング電源装置において、前
記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、第４の抵抗と、第５の
抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗と、第１のコンデンサ
と、第２のコンデンサと、トランジスタと、ツェナーダイオードと、フォトカプラとを備
え、前記第１の抵抗の一端には前記第１の電源電圧が供給され、その他端には前記ツェナ
ーダイオードのカソードおよび前記第２の抵抗の一端が接続され、前記ツェナーダイオー
ドのアノードは接地され、前記第２の抵抗の他端は前記第３の抵抗の一端に接続され、前
記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一端と前記第８の抵抗の
一端と接続され、前記第４の抵抗の他端は接地され、前記第５の抵抗の他端は前記第６の
抵抗の一端と前記第７の抵抗の一端に接続され、前記第８の抵抗の他端は前記第２のコン
デンサの一端に接続され、前記第２のコンデンサの他端はマイクロコンピュータの出力ポ
ートに接続され、前記第６の抵抗の他端は前記第１のコンデンサの一端に接続され、前記
第７の抵抗の他端は前記トランジスタのベースに接続され、前記第１のコンデンサの他端
は前記トランジスタのエミッタに接続され、このエミッタには前記第２の電源電圧が供給
され、前記トランジスタのコレクタは、前記第９の抵抗を介して前記フォトカプラに含ま
れる発光ダイオードのアノードに接続され、前記発光ダイオードのカソードは接地され、
前記フォトカプラに含まれるフォトトランジスタのコレクタおよびエミッタは、前記発振
制御回路に接続されており、前記マイクロコンピュータは前記第２の電源電圧よりも低い
第３の電源電圧が供給されるとともに前記出力ポートから間欠発振パルスを出力でき、間
欠発振パルスを待機時に前記第２のコンデンサおよび前記第８の抵抗の直列回路を介して
注入することを特徴とするスイッチング電源装置を提供する。
この構成において、待機時にマイクロコンピュータからの間欠発振パルスをＤＣカット
オフ回路を介して接続点に注入すると、間欠発振パルスは、ＤＣカットオフ回路によりＤ
Ｃ成分が除去され、接続点に供給される。このとき、接続点の電圧がマイクロコンピュー
タの電源電圧よりも高くても、接続点からマイクロコンピュータへ電流が逆流することが
ないので、マイクロコンピュータは正常に動作する。マイクロコンピュータが正常に動作
することにより、間欠発振パルスが接続点に有効に供給され、これにより、電源帰還回路
のエラー検出素子が間欠動作し、これに応答して、発振回路は間欠発振してトランスが間
欠動作を行い、この結果、待機時の消費電力が低減する。
オフ回路を介して接続点に注入すると、間欠発振パルスは、ＤＣカットオフ回路によりＤ
Ｃ成分が除去され、接続点に供給される。このとき、接続点の電圧がマイクロコンピュー
タの電源電圧よりも高くても、接続点からマイクロコンピュータへ電流が逆流することが
ないので、マイクロコンピュータは正常に動作する。マイクロコンピュータが正常に動作
することにより、間欠発振パルスが接続点に有効に供給され、これにより、電源帰還回路
のエラー検出素子が間欠動作し、これに応答して、発振回路は間欠発振してトランスが間
欠動作を行い、この結果、待機時の消費電力が低減する。
この構成によれば、第２の電源電圧よりも低い電圧で動作するマイクロコンピュータで
あっても、そのマイクロコンピュータからの間欠発振クロックを待機時の消費電力の低減
を図ることに用いることができ、これにより、安価な構成で、待機時の消費電力を１Ｗ以
下に抑えることができる。
あっても、そのマイクロコンピュータからの間欠発振クロックを待機時の消費電力の低減
を図ることに用いることができ、これにより、安価な構成で、待機時の消費電力を１Ｗ以
下に抑えることができる。
請求項３の発明では、請求項２の発明において、前記間欠発振パルスのデューティ比お
よび周波数を変化させ、待機時の消費電力が最も低消費電力になるところの間欠発振パル
スをマイクロコンピュータに設定し、この設定された間欠発振パルスを待機時に前記第２
のコンデンサおよび前記第８の抵抗の直列回路を介して注入するようにしたので、待機時
の消費電力を最も低減することが可能になる。
よび周波数を変化させ、待機時の消費電力が最も低消費電力になるところの間欠発振パル
スをマイクロコンピュータに設定し、この設定された間欠発振パルスを待機時に前記第２
のコンデンサおよび前記第８の抵抗の直列回路を介して注入するようにしたので、待機時
の消費電力を最も低減することが可能になる。
以上のように本発明によれば、トランスの１次側コイルに流れる電流をスイッチングさ
せる発振信号を発生する発振回路と、前記トランスの２次側コイルに誘起される電圧に基
づくＤＣ電圧が所定値になるように前記発振回路の発振信号を制御する発振制御回路と、
前記トランスの２次側コイルの出力電圧によりＤＣの第１の電源電圧を生成する第１の電
源電圧生成回路と、前記トランスの２次側コイルの出力電圧により前記第１の電源電圧よ
りも低いＤＣの第２の電源電圧を生成する第２の電源電圧生成回路と、前記第１の電源電
圧に基づいて生成された基準電圧と前記第２の電源電圧とを比較することによって前記第
２の電源電圧の変動をエラー信号として検出して該エラー信号を前記発振制御回路へのフ
ィードバック信号として供給する電源帰還回路とを備えたスイッチング電源装置において
、前記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、第４の抵抗と、第
５の抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗と、第１のコンデ
ンサと、第２のコンデンサと、トランジスタと、ツェナーダイオードと、フォトカプラと
を備え、前記第１の抵抗の一端には前記第１の電源電圧が供給され、その他端には前記ツ
ェナーダイオードのカソードおよび前記第２の抵抗の一端が接続され、前記ツェナーダイ
オードのアノードは接地され、前記第２の抵抗の他端は前記第３の抵抗の一端に接続され
、前記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一端と前記第８の抵
抗の一端と接続され、前記第４の抵抗の他端は接地され、前記第５の抵抗の他端は前記第
６の抵抗の一端と前記第７の抵抗の一端に接続され、前記第８の抵抗の他端は前記第２の
コンデンサの一端に接続され、前記第２のコンデンサの他端はマイクロコンピュータの出
力ポートに接続され、前記第６の抵抗の他端は前記第１のコンデンサの一端に接続され、
前記第７の抵抗の他端は前記トランジスタのベースに接続され、前記第１のコンデンサの
他端は前記トランジスタのエミッタに接続され、このエミッタには前記第２の電源電圧が
供給され、前記トランジスタのコレクタは、前記第９の抵抗を介して前記フォトカプラに
含まれる発光ダイオードのアノードに接続され、前記発光ダイオードのカソードは接地さ
れ、前記フォトカプラに含まれるフォトトランジスタのコレクタおよびエミッタは、前記
発振制御回路に接続されており、前記マイクロコンピュータは前記第２の電源電圧よりも
低い第３の電源電圧が供給されるとともに前記出力ポートから間欠発振パルスを出力でき
、前記間欠発振パルスのデューティ比および周波数を変化させ、待機時の消費電力が最も
低消費電力になるところの間欠発振パルスを前記マイクロコンピュータに設定し、この設
定された間欠発振パルスを待機時に前記第２のコンデンサおよび前記第８の抵抗の直列回
路を介して注入するように構成したので、第２の電源電圧よりも低い電圧で動作するマイ
クロコンピュータであっても、そのマイクロコンピュータからの最も適切な間欠発振クロ
ックを前記接続点に供給することにより、待機時の消費電力を最も効率良く低減させるこ
とができ、これにより、安価な構成で、待機時の消費電力を１Ｗ以下に抑えることができ
る。
せる発振信号を発生する発振回路と、前記トランスの２次側コイルに誘起される電圧に基
づくＤＣ電圧が所定値になるように前記発振回路の発振信号を制御する発振制御回路と、
前記トランスの２次側コイルの出力電圧によりＤＣの第１の電源電圧を生成する第１の電
源電圧生成回路と、前記トランスの２次側コイルの出力電圧により前記第１の電源電圧よ
りも低いＤＣの第２の電源電圧を生成する第２の電源電圧生成回路と、前記第１の電源電
圧に基づいて生成された基準電圧と前記第２の電源電圧とを比較することによって前記第
２の電源電圧の変動をエラー信号として検出して該エラー信号を前記発振制御回路へのフ
ィードバック信号として供給する電源帰還回路とを備えたスイッチング電源装置において
、前記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、第４の抵抗と、第
５の抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗と、第１のコンデ
ンサと、第２のコンデンサと、トランジスタと、ツェナーダイオードと、フォトカプラと
を備え、前記第１の抵抗の一端には前記第１の電源電圧が供給され、その他端には前記ツ
ェナーダイオードのカソードおよび前記第２の抵抗の一端が接続され、前記ツェナーダイ
オードのアノードは接地され、前記第２の抵抗の他端は前記第３の抵抗の一端に接続され
、前記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一端と前記第８の抵
抗の一端と接続され、前記第４の抵抗の他端は接地され、前記第５の抵抗の他端は前記第
６の抵抗の一端と前記第７の抵抗の一端に接続され、前記第８の抵抗の他端は前記第２の
コンデンサの一端に接続され、前記第２のコンデンサの他端はマイクロコンピュータの出
力ポートに接続され、前記第６の抵抗の他端は前記第１のコンデンサの一端に接続され、
前記第７の抵抗の他端は前記トランジスタのベースに接続され、前記第１のコンデンサの
他端は前記トランジスタのエミッタに接続され、このエミッタには前記第２の電源電圧が
供給され、前記トランジスタのコレクタは、前記第９の抵抗を介して前記フォトカプラに
含まれる発光ダイオードのアノードに接続され、前記発光ダイオードのカソードは接地さ
れ、前記フォトカプラに含まれるフォトトランジスタのコレクタおよびエミッタは、前記
発振制御回路に接続されており、前記マイクロコンピュータは前記第２の電源電圧よりも
低い第３の電源電圧が供給されるとともに前記出力ポートから間欠発振パルスを出力でき
、前記間欠発振パルスのデューティ比および周波数を変化させ、待機時の消費電力が最も
低消費電力になるところの間欠発振パルスを前記マイクロコンピュータに設定し、この設
定された間欠発振パルスを待機時に前記第２のコンデンサおよび前記第８の抵抗の直列回
路を介して注入するように構成したので、第２の電源電圧よりも低い電圧で動作するマイ
クロコンピュータであっても、そのマイクロコンピュータからの最も適切な間欠発振クロ
ックを前記接続点に供給することにより、待機時の消費電力を最も効率良く低減させるこ
とができ、これにより、安価な構成で、待機時の消費電力を１Ｗ以下に抑えることができ
る。
また、本発明によれば、トランスの１次側コイルに流れる電流をスイッチングさせる発
振信号を発生する発振回路と、前記トランスの２次側コイルに誘起される電圧に基づくＤ
Ｃ電圧が所定値になるように前記発振回路の発振信号を制御する発振制御回路と、前記ト
ランスの２次側コイルの出力電圧によりＤＣの第１の電源電圧を生成する第１の電源電圧
生成回路と、前記トランスの２次側コイルの出力電圧によりＤＣの前記第１の電源電圧よ
りも低いＤＣの第２の電源電圧を生成する第２の電源電圧生成回路と、前記第１の電源電
圧に基づいて生成された基準電圧と前記第２の電源電圧とを比較することによって前記第
２の電源電圧の変動をエラー信号として検出して該エラー信号を前記発振制御回路へのフ
ィードバック信号として供給する電源帰還回路とを備えたスイッチング電源装置において
、前記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、第４の抵抗と、第
５の抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗と、第１のコンデ
ンサと、第２のコンデンサと、トランジスタと、ツェナーダイオードと、フォトカプラと
を備え、前記第１の抵抗の一端には前記第１の電源電圧が供給され、その他端には前記ツ
ェナーダイオードのカソードおよび前記第２の抵抗の一端が接続され、前記ツェナーダイ
オードのアノードは接地され、前記第２の抵抗の他端は前記第３の抵抗の一端に接続され
、前記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一端と前記第８の抵
抗の一端と接続され、前記第４の抵抗の他端は接地され、前記第５の抵抗の他端は前記第
６の抵抗の一端と前記第７の抵抗の一端に接続され、前記第８の抵抗の他端は前記第２の
コンデンサの一端に接続され、前記第２のコンデンサの他端はマイクロコンピュータの出
力ポートに接続され、前記第６の抵抗の他端は前記第１のコンデンサの一端に接続され、
前記第７の抵抗の他端は前記トランジスタのベースに接続され、前記第１のコンデンサの
他端は前記トランジスタのエミッタに接続され、このエミッタには前記第２の電源電圧が
供給され、前記トランジスタのコレクタは、前記第９の抵抗を介して前記フォトカプラに
含まれる発光ダイオードのアノードに接続され、前記発光ダイオードのカソードは接地さ
れ、前記フォトカプラに含まれるフォトトランジスタのコレクタおよびエミッタは、前記
発振制御回路に接続されており、前記マイクロコンピュータは前記第２の電源電圧よりも
低い第３の電源電圧が供給されるとともに前記出力ポートから間欠発振パルスを出力でき
、間欠発振パルスを待機時に前記第２のコンデンサおよび前記第８の抵抗の直列回路を介
して注入できるように構成したので、第２の電源電圧よりも低い電圧で動作するマイクロ
コンピュータであっても、そのマイクロコンピュータからの間欠発振クロックを待機時の
消費電力の低減を図ることに用いることができ、これにより、安価な構成で、待機時の消
費電力を１Ｗ以下に抑えることができる。
振信号を発生する発振回路と、前記トランスの２次側コイルに誘起される電圧に基づくＤ
Ｃ電圧が所定値になるように前記発振回路の発振信号を制御する発振制御回路と、前記ト
ランスの２次側コイルの出力電圧によりＤＣの第１の電源電圧を生成する第１の電源電圧
生成回路と、前記トランスの２次側コイルの出力電圧によりＤＣの前記第１の電源電圧よ
りも低いＤＣの第２の電源電圧を生成する第２の電源電圧生成回路と、前記第１の電源電
圧に基づいて生成された基準電圧と前記第２の電源電圧とを比較することによって前記第
２の電源電圧の変動をエラー信号として検出して該エラー信号を前記発振制御回路へのフ
ィードバック信号として供給する電源帰還回路とを備えたスイッチング電源装置において
、前記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、第４の抵抗と、第
５の抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗と、第１のコンデ
ンサと、第２のコンデンサと、トランジスタと、ツェナーダイオードと、フォトカプラと
を備え、前記第１の抵抗の一端には前記第１の電源電圧が供給され、その他端には前記ツ
ェナーダイオードのカソードおよび前記第２の抵抗の一端が接続され、前記ツェナーダイ
オードのアノードは接地され、前記第２の抵抗の他端は前記第３の抵抗の一端に接続され
、前記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一端と前記第８の抵
抗の一端と接続され、前記第４の抵抗の他端は接地され、前記第５の抵抗の他端は前記第
６の抵抗の一端と前記第７の抵抗の一端に接続され、前記第８の抵抗の他端は前記第２の
コンデンサの一端に接続され、前記第２のコンデンサの他端はマイクロコンピュータの出
力ポートに接続され、前記第６の抵抗の他端は前記第１のコンデンサの一端に接続され、
前記第７の抵抗の他端は前記トランジスタのベースに接続され、前記第１のコンデンサの
他端は前記トランジスタのエミッタに接続され、このエミッタには前記第２の電源電圧が
供給され、前記トランジスタのコレクタは、前記第９の抵抗を介して前記フォトカプラに
含まれる発光ダイオードのアノードに接続され、前記発光ダイオードのカソードは接地さ
れ、前記フォトカプラに含まれるフォトトランジスタのコレクタおよびエミッタは、前記
発振制御回路に接続されており、前記マイクロコンピュータは前記第２の電源電圧よりも
低い第３の電源電圧が供給されるとともに前記出力ポートから間欠発振パルスを出力でき
、間欠発振パルスを待機時に前記第２のコンデンサおよび前記第８の抵抗の直列回路を介
して注入できるように構成したので、第２の電源電圧よりも低い電圧で動作するマイクロ
コンピュータであっても、そのマイクロコンピュータからの間欠発振クロックを待機時の
消費電力の低減を図ることに用いることができ、これにより、安価な構成で、待機時の消
費電力を１Ｗ以下に抑えることができる。
以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の
一実施形態に係るスイッチング電源装置に備えられる電源帰還回路の回路図である。
一実施形態に係るスイッチング電源装置に備えられる電源帰還回路の回路図である。
電源帰還回路９は、抵抗Ｒ１〜抵抗Ｒ９とコンデンサＣ１，Ｃ２とトランジスタＴ１と
ツェナーダイオードＤ１とフォトカプラＰとを備えている。抵抗Ｒ１の一端には１２Ｖ電
源電圧が供給され、その他端にはツェナーダイオードＤ１のカソードおよび抵抗Ｒ２の一
端が接続されている。ツェナーダイオードＤ１のアノードは接地され、抵抗Ｒ２の他端は
抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端と抵抗Ｒ５の一端
と抵抗Ｒ８の一端との接続されている。
ツェナーダイオードＤ１とフォトカプラＰとを備えている。抵抗Ｒ１の一端には１２Ｖ電
源電圧が供給され、その他端にはツェナーダイオードＤ１のカソードおよび抵抗Ｒ２の一
端が接続されている。ツェナーダイオードＤ１のアノードは接地され、抵抗Ｒ２の他端は
抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端と抵抗Ｒ５の一端
と抵抗Ｒ８の一端との接続されている。
抵抗Ｒ４の他端は接地され、抵抗Ｒ５の他端は抵抗Ｒ６の一端と抵抗Ｒ７の一端に接続
され、抵抗Ｒ８の他端はコンデンサＣ２の一端に接続されている。コンデンサＣ２の他端
はマイクロコンピュータの出力ポートＡに接続されている。抵抗Ｒ６の他端はコンデンサ
Ｃ１の一端に接続され、抵抗Ｒ７の他端はトランジスタＴ１のベースに接続されている。
コンデンサＣ１の他端はトランジスタＴ１のエミッタに接続され、このエミッタには５Ｖ
電源電圧が供給される。トランジスタＴ１のコレクタは、抵抗Ｒ９を介してフォトカプラ
Ｐに含まれる発光ダイオードＤ２のアノードに接続されている。発光ダイオードＤ２のカ
ソードは接地されている。フォトカプラＰに含まれるフォトトランジスタＴ２のコレクタ
およびエミッタは、後述する発振制御回路に接続されている。
され、抵抗Ｒ８の他端はコンデンサＣ２の一端に接続されている。コンデンサＣ２の他端
はマイクロコンピュータの出力ポートＡに接続されている。抵抗Ｒ６の他端はコンデンサ
Ｃ１の一端に接続され、抵抗Ｒ７の他端はトランジスタＴ１のベースに接続されている。
コンデンサＣ１の他端はトランジスタＴ１のエミッタに接続され、このエミッタには５Ｖ
電源電圧が供給される。トランジスタＴ１のコレクタは、抵抗Ｒ９を介してフォトカプラ
Ｐに含まれる発光ダイオードＤ２のアノードに接続されている。発光ダイオードＤ２のカ
ソードは接地されている。フォトカプラＰに含まれるフォトトランジスタＴ２のコレクタ
およびエミッタは、後述する発振制御回路に接続されている。
抵抗Ｒ３と抵抗Ｒ４との接続点を含む基準電圧ラインと、５Ｖ電源電圧が変動した時に
生じるエラー信号を検出するエラー検出素子としてのトランジスタＴ１のベースラインを
含む制御ラインとの接続点Ｂの電圧は、抵抗Ｒ１〜抵抗Ｒ４およびツェナーダイオードＤ
１の動作により一定の５Ｖに設定されている。抵抗Ｒ６およびコンデンサＣ１は、トラン
ジスタＴ１の動作時における位相を補償するためのものである。コンデンサＣ２および抵
抗Ｒ８の直列回路は、例えば電源電圧が３．３Ｖで動作するマイクロコンピュータの出力
ポートＡからの間欠発振パルスを入力し、この間欠発振パルスのＤＣ成分をカットオフし
て接続点Ｂに供給するためのものである。
生じるエラー信号を検出するエラー検出素子としてのトランジスタＴ１のベースラインを
含む制御ラインとの接続点Ｂの電圧は、抵抗Ｒ１〜抵抗Ｒ４およびツェナーダイオードＤ
１の動作により一定の５Ｖに設定されている。抵抗Ｒ６およびコンデンサＣ１は、トラン
ジスタＴ１の動作時における位相を補償するためのものである。コンデンサＣ２および抵
抗Ｒ８の直列回路は、例えば電源電圧が３．３Ｖで動作するマイクロコンピュータの出力
ポートＡからの間欠発振パルスを入力し、この間欠発振パルスのＤＣ成分をカットオフし
て接続点Ｂに供給するためのものである。
ここで、トランジスタＴ１のエミッタに供給されている５Ｖ電源電圧が高くなり５Ｖを
超えると、トランジスタＴ１のコレクタ電流が増加し、この増加したコレクタ電流が抵抗
Ｒ９を介してフォトカプラＰに入力される。これにより、フォトカプラＰの発光ダイオー
ドＤ２は電流が増加して出射光量が増加し、この増加した出射光を受光したフォトトラン
ジスタＴ２は等価抵抗が小さくなる。したがって、後述する発振制御回路は、発振回路の
発振信号を制御して、５Ｖ電源電圧を５Ｖに戻すように制御する。
超えると、トランジスタＴ１のコレクタ電流が増加し、この増加したコレクタ電流が抵抗
Ｒ９を介してフォトカプラＰに入力される。これにより、フォトカプラＰの発光ダイオー
ドＤ２は電流が増加して出射光量が増加し、この増加した出射光を受光したフォトトラン
ジスタＴ２は等価抵抗が小さくなる。したがって、後述する発振制御回路は、発振回路の
発振信号を制御して、５Ｖ電源電圧を５Ｖに戻すように制御する。
一方、５Ｖ電源電圧が低くなり５Ｖより下がると、トランジスタＴ１のコレクタ電流が
減少し、この減少したコレクタ電流が抵抗Ｒ９を介してフォトカプラＰに入力される。こ
れにより、フォトカプラＰの発光ダイオードＤ２は電流が減少して出射光量が減少し、こ
の減少した出射光を受光したフォトトランジスタＴ２は等価抵抗が大きくなる。したがっ
て、後述する発振制御回路は、発振回路の発振信号を制御して、５Ｖ電源電圧を５Ｖに戻
すように制御する。このように電源帰還回路９は、後述する５Ｖ生成回路から出力される
５Ｖ電源電圧を一定の５Ｖに保つようにするためのフィードバック動作を行う。
減少し、この減少したコレクタ電流が抵抗Ｒ９を介してフォトカプラＰに入力される。こ
れにより、フォトカプラＰの発光ダイオードＤ２は電流が減少して出射光量が減少し、こ
の減少した出射光を受光したフォトトランジスタＴ２は等価抵抗が大きくなる。したがっ
て、後述する発振制御回路は、発振回路の発振信号を制御して、５Ｖ電源電圧を５Ｖに戻
すように制御する。このように電源帰還回路９は、後述する５Ｖ生成回路から出力される
５Ｖ電源電圧を一定の５Ｖに保つようにするためのフィードバック動作を行う。
図２は本発明の一実施形態に係るスイッチング電源装置の構成を示すブロック図である
。このスイッチング電源装置１１は、商用電源のコンセントに差し込むＡＣプラグ１と、
ＡＣラインのノイズを除去するラインフィルタ２と、ラインフィルタ２からのＡＣ電圧を
整流してＤＣ電圧に変換する整流回路３と、１次側コイルのスイッチング動作により２次
側コイルに誘起電圧が出力されるトランス４と、このトランス４の１次側コイルに流れる
電流をスイッチングさせる発振信号を発生する発振回路５と、トランス４の２次側コイル
に誘起される電圧に基づくＤＣ電圧が所定値になるように発振回路５の発振信号を制御す
る発振制御回路６とを備えている。
。このスイッチング電源装置１１は、商用電源のコンセントに差し込むＡＣプラグ１と、
ＡＣラインのノイズを除去するラインフィルタ２と、ラインフィルタ２からのＡＣ電圧を
整流してＤＣ電圧に変換する整流回路３と、１次側コイルのスイッチング動作により２次
側コイルに誘起電圧が出力されるトランス４と、このトランス４の１次側コイルに流れる
電流をスイッチングさせる発振信号を発生する発振回路５と、トランス４の２次側コイル
に誘起される電圧に基づくＤＣ電圧が所定値になるように発振回路５の発振信号を制御す
る発振制御回路６とを備えている。
また、このスイッチング電源装置１１は、トランス４の２次側コイルの出力電圧により
ＤＣの第１の電源電圧（例えば１２電源電圧）を生成する第１の電源電圧生成回路として
の１２Ｖ生成回路７と、トランス４の２次側コイルの出力電圧により前記第１の電源電圧
よりも低いＤＣの第２の電源電圧（例えば５Ｖ電源電圧）を生成する第２の電源電圧生成
回路としての５Ｖ生成回路８と、前記５Ｖ電源電圧に基づいて生成された基準電圧（５Ｖ
基準電圧）と前記５Ｖ電源電圧とを比較することによって前記５Ｖ電源電圧の変動をエラ
ー信号として検出して該エラー信号を発振制御回路６へのフィードバック信号として供給
する電源帰還回路９とを備えている。マイクロコンピュータ１０は、例えば光ディスク装
置に予め備えられているもので、前記５Ｖ電源電圧（メイン電源電圧）よりも低い電源電
圧（例えば３．３Ｖ電源電圧）で動作し装置全体を制御するものである。
ＤＣの第１の電源電圧（例えば１２電源電圧）を生成する第１の電源電圧生成回路として
の１２Ｖ生成回路７と、トランス４の２次側コイルの出力電圧により前記第１の電源電圧
よりも低いＤＣの第２の電源電圧（例えば５Ｖ電源電圧）を生成する第２の電源電圧生成
回路としての５Ｖ生成回路８と、前記５Ｖ電源電圧に基づいて生成された基準電圧（５Ｖ
基準電圧）と前記５Ｖ電源電圧とを比較することによって前記５Ｖ電源電圧の変動をエラ
ー信号として検出して該エラー信号を発振制御回路６へのフィードバック信号として供給
する電源帰還回路９とを備えている。マイクロコンピュータ１０は、例えば光ディスク装
置に予め備えられているもので、前記５Ｖ電源電圧（メイン電源電圧）よりも低い電源電
圧（例えば３．３Ｖ電源電圧）で動作し装置全体を制御するものである。
なお、このスイッチング電源装置１１は、１２Ｖ生成回路７と５Ｖ生成回路８だけでな
く、図示しないが、３．３Ｖ生成回路、２．５Ｖ生成回路、１０Ｖ生成回路なども備えて
おり、特に３．３Ｖ生成回路の３．３Ｖ出力電圧はマイクロコンピュータ１０の電源電圧
として供給される。
く、図示しないが、３．３Ｖ生成回路、２．５Ｖ生成回路、１０Ｖ生成回路なども備えて
おり、特に３．３Ｖ生成回路の３．３Ｖ出力電圧はマイクロコンピュータ１０の電源電圧
として供給される。
前記発振回路５は、図３に示すような三角波の発振信号を出力しており、図１で説明し
たフォトカプラＰの出力により制御する発振制御回路６からの制御信号により発振信号の
傾きを変えている。例えば、５Ｖ生成回路８から出力される５Ｖ電源電圧が高くなり５Ｖ
を超えると、電源帰還回路９は、図１で説明した動作により、フォトカプラＰのフォトト
ランジスタＴ２の等価抵抗が小さくなり、これにより、発振制御回路６は発振回路５の発
振信号の三角波の傾きを制御する。
たフォトカプラＰの出力により制御する発振制御回路６からの制御信号により発振信号の
傾きを変えている。例えば、５Ｖ生成回路８から出力される５Ｖ電源電圧が高くなり５Ｖ
を超えると、電源帰還回路９は、図１で説明した動作により、フォトカプラＰのフォトト
ランジスタＴ２の等価抵抗が小さくなり、これにより、発振制御回路６は発振回路５の発
振信号の三角波の傾きを制御する。
例えば、図３に示すように、ラインＬ１で示す発振信号のときが、５Ｖ生成回路８が５
Ｖの電圧を出力していて、その電圧が５Ｖを超えると、発振制御回路６は発振回路５の発
振信号の三角波の傾きをラインＬ２で示すように下げるように制御する。これにより、発
振回路５のスイッチング用トランジスタのオン期間が図３に示すように期間ｔ１から期間
ｔ２へと短くなり、この結果、トランス４の出力電流が減少し、５Ｖ生成回路８の出力電
圧が下がり、元の５Ｖ電圧に戻る。
Ｖの電圧を出力していて、その電圧が５Ｖを超えると、発振制御回路６は発振回路５の発
振信号の三角波の傾きをラインＬ２で示すように下げるように制御する。これにより、発
振回路５のスイッチング用トランジスタのオン期間が図３に示すように期間ｔ１から期間
ｔ２へと短くなり、この結果、トランス４の出力電流が減少し、５Ｖ生成回路８の出力電
圧が下がり、元の５Ｖ電圧に戻る。
一方、５Ｖ生成回路８が５Ｖの電圧を出力していて、その電圧が５Ｖよりも下がると、
発振制御回路６は発振回路５の発振信号の三角波の傾きを上げるように制御する。これに
より、発振回路５のスイッチング用トランジスタのオン期間が長くなり、この結果、トラ
ンス４の出力電流が増加し、５Ｖ生成回路８の出力電圧が上り、元の５Ｖ電圧に戻る。
発振制御回路６は発振回路５の発振信号の三角波の傾きを上げるように制御する。これに
より、発振回路５のスイッチング用トランジスタのオン期間が長くなり、この結果、トラ
ンス４の出力電流が増加し、５Ｖ生成回路８の出力電圧が上り、元の５Ｖ電圧に戻る。
なお、ここでの発振回路５は、三角波の発振信号を生成して、三角波の傾きを変えて、
スイッチング用トランジスタのオン期間を変えて、５Ｖ生成回路８の出力電圧を一定に保
つようにしたが、これに限らず、発振回路５は、パルス幅変調による発振信号を生成して
、パルス幅を変えてスイッチング用トランジスタをオン／オフ制御して、５Ｖ生成回路８
の出力電圧を一定に保つようにしても良い。
スイッチング用トランジスタのオン期間を変えて、５Ｖ生成回路８の出力電圧を一定に保
つようにしたが、これに限らず、発振回路５は、パルス幅変調による発振信号を生成して
、パルス幅を変えてスイッチング用トランジスタをオン／オフ制御して、５Ｖ生成回路８
の出力電圧を一定に保つようにしても良い。
図４はスイッチング電源装置１１を搭載した例えばＤＶＤレコーダの構成要素の配置の
一例を模式的に示した配置図である。図４において、４１はＤＶＤレコーダの構成要素が
収容される筐体を示し、この筐体４１には、光ピックアップユニットやスピンドルモータ
などを含むメカローダー４２、テレビ放送信号を受信するチューナー４５、バックエンド
（Ｂ／Ｅ）回路チップ４８およびフロントエンド（Ｆ／Ｅ）回路チップ４９などが実装さ
れたメイン基板４６、オーディオ回路およびビデオ回路が実装されたＡＶ基板４７、図２
で示したような構成要素が実装された電源基板５４、ＶＦＤ（蛍光表示管）５５を表示駆
動させるＶＦＤドライバ回路が実装されたＶＦＤドライバ基板５２、装置全体を制御する
マイクロコンピュータ（マイコン）１０、その他の構成要素が収納されている。
一例を模式的に示した配置図である。図４において、４１はＤＶＤレコーダの構成要素が
収容される筐体を示し、この筐体４１には、光ピックアップユニットやスピンドルモータ
などを含むメカローダー４２、テレビ放送信号を受信するチューナー４５、バックエンド
（Ｂ／Ｅ）回路チップ４８およびフロントエンド（Ｆ／Ｅ）回路チップ４９などが実装さ
れたメイン基板４６、オーディオ回路およびビデオ回路が実装されたＡＶ基板４７、図２
で示したような構成要素が実装された電源基板５４、ＶＦＤ（蛍光表示管）５５を表示駆
動させるＶＦＤドライバ回路が実装されたＶＦＤドライバ基板５２、装置全体を制御する
マイクロコンピュータ（マイコン）１０、その他の構成要素が収納されている。
チューナー４５、メイン基板４６、ＡＶ基板４７、電源基板５４、ＶＦＤドライバ基板
５２、マイクロコンピュータ（マイコン）１０などは、図示しないシャーシに取り付けら
れた全体基板５８に配置され実装されている。メカローダー４２に含まれる光ピックアッ
プユニット（図示せず）は、ＦＦＣ（フレキシブルケーブル）４３を介してメイン基板４
６に接続される。また、メカローダー４２に含まれるスピンドルモータ（図示せず）など
はＦＦＣ４４を介してメイン基板４６に接続される。
５２、マイクロコンピュータ（マイコン）１０などは、図示しないシャーシに取り付けら
れた全体基板５８に配置され実装されている。メカローダー４２に含まれる光ピックアッ
プユニット（図示せず）は、ＦＦＣ（フレキシブルケーブル）４３を介してメイン基板４
６に接続される。また、メカローダー４２に含まれるスピンドルモータ（図示せず）など
はＦＦＣ４４を介してメイン基板４６に接続される。
ＡＶ基板４７は、図示しないＦＦＣを介してメイン基板４６の接続端子５０に接続され
る。電源基板５４は、図示しないＦＦＣを介してメイン基板４６の接続端子５１に接続さ
れる。ＶＦＤドライバ基板５２の電源端子５６には、電源基板５４の５Ｖ電源端子５３か
らの５Ｖ電圧が図示しない回路パターンを介して供給される。マイクロコンピュータ１０
は、３．３Ｖ電源電圧で動作するものであるから、その電源端子５７には電源基板５４に
実装された３．３Ｖ生成回路（図示せず）からの３．３Ｖ電圧が供給される。
る。電源基板５４は、図示しないＦＦＣを介してメイン基板４６の接続端子５１に接続さ
れる。ＶＦＤドライバ基板５２の電源端子５６には、電源基板５４の５Ｖ電源端子５３か
らの５Ｖ電圧が図示しない回路パターンを介して供給される。マイクロコンピュータ１０
は、３．３Ｖ電源電圧で動作するものであるから、その電源端子５７には電源基板５４に
実装された３．３Ｖ生成回路（図示せず）からの３．３Ｖ電圧が供給される。
特に、本実施形態の場合、マイクロコンピュータ１０の出力ポートＡは、コンデンサＣ
２および抵抗Ｒ８を介して電源帰還回路９の接続点Ｂ（図１中の接続点Ｂと同じ）に接続
されている。なお、図４では、コンデンサＣ２および抵抗Ｒ８は電源帰還回路９の外に配
置されているように記載されているが、コンデンサＣ２および抵抗Ｒ８は電源帰還回路９
内に実装される。
２および抵抗Ｒ８を介して電源帰還回路９の接続点Ｂ（図１中の接続点Ｂと同じ）に接続
されている。なお、図４では、コンデンサＣ２および抵抗Ｒ８は電源帰還回路９の外に配
置されているように記載されているが、コンデンサＣ２および抵抗Ｒ８は電源帰還回路９
内に実装される。
さて、このスイッチング電源装置１１が、例えば図４に示すようにＤＶＤレコーダに搭
載されていて、ＤＶＤレコーダの待機時においては低消費電力化を図るため、電源帰還回
路９にはマイクロコンピュータ１０からの間欠発振パルスが注入されることになる。以下
、ＤＶＤレコーダの待機時における低消費電力化を図るための対策について説明する。
載されていて、ＤＶＤレコーダの待機時においては低消費電力化を図るため、電源帰還回
路９にはマイクロコンピュータ１０からの間欠発振パルスが注入されることになる。以下
、ＤＶＤレコーダの待機時における低消費電力化を図るための対策について説明する。
ＤＶＤレコーダの待機時に低消費電力化を図るため、従来では電源帰還回路９の接続点
Ｂに直接マイクロコンピュータ１０からの間欠発振パルスを注入したが、マイクロコンピ
ュータ１０は正常動作しなかった。その理由は、マイクロコンピュータ１０の電源電圧は
３．３Ｖであり、電源帰還回路９の接続点Ｂの電圧は５Ｖであるので、接続点Ｂからマイ
クロコンピュータ１０へ電流が逆流するためである。
Ｂに直接マイクロコンピュータ１０からの間欠発振パルスを注入したが、マイクロコンピ
ュータ１０は正常動作しなかった。その理由は、マイクロコンピュータ１０の電源電圧は
３．３Ｖであり、電源帰還回路９の接続点Ｂの電圧は５Ｖであるので、接続点Ｂからマイ
クロコンピュータ１０へ電流が逆流するためである。
そこで、本実施形態では、接続点ＢにコンデンサＣ２および抵抗Ｒ８の直列回路を介し
てマイクロコンピュータ１０からの間欠発振パルスを注入できるように構成し、前記間欠
発振パルスのデューティ比および周波数を変化させ、ＤＶＤレコーダの待機時の消費電力
が最も低消費電力になるところの間欠発振パルスをマイクロコンピュータ１０に設定し、
この設定された間欠発振パルスを待機時にコンデンサＣ２および抵抗Ｒ８の直列回路を介
して前記接続点Ｂに注入するようにしている。
てマイクロコンピュータ１０からの間欠発振パルスを注入できるように構成し、前記間欠
発振パルスのデューティ比および周波数を変化させ、ＤＶＤレコーダの待機時の消費電力
が最も低消費電力になるところの間欠発振パルスをマイクロコンピュータ１０に設定し、
この設定された間欠発振パルスを待機時にコンデンサＣ２および抵抗Ｒ８の直列回路を介
して前記接続点Ｂに注入するようにしている。
図５は本実施形態においてマイクロコンピュータ１０の出力ポートＡから出力される間
欠発振パルスａを示し、図６は前記間欠パルスａがコンデンサＣ２および抵抗Ｒ８の直列
回路を介して電源帰還回路９の接続点Ｂに与えられたときの接続点Ｂの間欠発振パルスｂ
を示す。図５に示すように、間欠発振パルスａは振幅電圧が３．３Ｖであり、この間欠発
振パルスａがコンデンサＣ２および抵抗Ｒ８の直列回路を介して電源帰還回路９の接続点
Ｂに与えられると、ＤＣ成分がカットオフされると共に接続点ＢのＤＣ成分が加わるので
、図６に示すような間欠発振パルスｂとなる。
欠発振パルスａを示し、図６は前記間欠パルスａがコンデンサＣ２および抵抗Ｒ８の直列
回路を介して電源帰還回路９の接続点Ｂに与えられたときの接続点Ｂの間欠発振パルスｂ
を示す。図５に示すように、間欠発振パルスａは振幅電圧が３．３Ｖであり、この間欠発
振パルスａがコンデンサＣ２および抵抗Ｒ８の直列回路を介して電源帰還回路９の接続点
Ｂに与えられると、ＤＣ成分がカットオフされると共に接続点ＢのＤＣ成分が加わるので
、図６に示すような間欠発振パルスｂとなる。
そして、その間欠発振パルスｂによりトランジスタＴ１がスイッチング動作を行い、こ
れによりフォトカプラＰの発光ダイオードＤ２の電流が少なくなって、発光ダイオードＤ
２の出射光量が減少してフォトトランジスタＴ２の等価抵抗が増加するなどして、消費電
力が減少する。即ち、電源帰還回路９のトランジスタＴ１が間欠動作し、これに応答して
、発振回路５は間欠発振して、トランス４が間欠動作を行い、この結果、待機時の消費電
力が低減する。
れによりフォトカプラＰの発光ダイオードＤ２の電流が少なくなって、発光ダイオードＤ
２の出射光量が減少してフォトトランジスタＴ２の等価抵抗が増加するなどして、消費電
力が減少する。即ち、電源帰還回路９のトランジスタＴ１が間欠動作し、これに応答して
、発振回路５は間欠発振して、トランス４が間欠動作を行い、この結果、待機時の消費電
力が低減する。
図７は本実施形態において待機時の間欠発振のための間欠発振パルスのディーティ比お
よび周期（１／周波数）を変化させて最も低消費電力になるところの間欠発振パルスを設
定するための検討用テーブルを示す図である。この検討用テーブルにおいて○印はリモコ
ンの制御により選択可能なデューティ比および周期を示す。このような検索用テーブルを
用いて選択可能なデューティ比および周期をリモコンにより選択し、待機時に最も消費電
力が少なくなるデューティ比および周期の間欠発振パルスをマイクロコンピュータ１０に
設定し、マイクロコンピュータ１０は設定された間欠発振パルスを待機時にコンデンサＣ
２および抵抗Ｒ８の直列回路を介して電源帰還回路９の接続点Ｂに供給する。この結果、
前述した動作により、ＤＶＤレコーダなどは、待機時にはスイッチング電源装置１１の消
費電力の削減により低消費電力化を図ることができる。
よび周期（１／周波数）を変化させて最も低消費電力になるところの間欠発振パルスを設
定するための検討用テーブルを示す図である。この検討用テーブルにおいて○印はリモコ
ンの制御により選択可能なデューティ比および周期を示す。このような検索用テーブルを
用いて選択可能なデューティ比および周期をリモコンにより選択し、待機時に最も消費電
力が少なくなるデューティ比および周期の間欠発振パルスをマイクロコンピュータ１０に
設定し、マイクロコンピュータ１０は設定された間欠発振パルスを待機時にコンデンサＣ
２および抵抗Ｒ８の直列回路を介して電源帰還回路９の接続点Ｂに供給する。この結果、
前述した動作により、ＤＶＤレコーダなどは、待機時にはスイッチング電源装置１１の消
費電力の削減により低消費電力化を図ることができる。
以上説明した実施形態によれば、コンデンサＣ２および抵抗Ｒ８の直列回路を、マイク
ロコンピュータ１０の出力ポートＡと接続点Ｂとの間に挿入して、待機時にマイクロコン
ピュータ１０からの間欠発振パルスをコンデンサＣ２および抵抗Ｒ８の直列回路を介して
接続点Ｂに供給することで、待機時の消費電力が例えば０．８Ｗになると言う結果が得ら
れた。更に、マイクロコンピュータ１０から出力される間欠発振パルスのデューティ比お
よび周期（１／周波数）を図７に示す検討用テーブルに従って変化させ、最も低消費電力
になるところの間欠発振パルスを、待機時にコンデンサＣ２および抵抗Ｒ８の直列回路を
介して接続点Ｂに供給すると、待機時の消費電力が更に減少し、例えば０．６５Ｗとなる
と言う結果が得られた。これらの待機時の消費電力は共に１Ｗ以下となり、目標とする待
機時の消費電力（１Ｗ以下）をクリアしたことになる。
ロコンピュータ１０の出力ポートＡと接続点Ｂとの間に挿入して、待機時にマイクロコン
ピュータ１０からの間欠発振パルスをコンデンサＣ２および抵抗Ｒ８の直列回路を介して
接続点Ｂに供給することで、待機時の消費電力が例えば０．８Ｗになると言う結果が得ら
れた。更に、マイクロコンピュータ１０から出力される間欠発振パルスのデューティ比お
よび周期（１／周波数）を図７に示す検討用テーブルに従って変化させ、最も低消費電力
になるところの間欠発振パルスを、待機時にコンデンサＣ２および抵抗Ｒ８の直列回路を
介して接続点Ｂに供給すると、待機時の消費電力が更に減少し、例えば０．６５Ｗとなる
と言う結果が得られた。これらの待機時の消費電力は共に１Ｗ以下となり、目標とする待
機時の消費電力（１Ｗ以下）をクリアしたことになる。
４ トランス
５ 発振回路
６ 発振制御回路
７ １２Ｖ生成回路（第１の電源電圧生成回路）
８ ５Ｖ生成回路（第２の電源電圧生成回路）
９ 電源帰還回路
１０ マイクロコンピュータ
Ｂ 接続点
Ｃ２ コンデンサ
Ｒ８ 抵抗
Ｔ１ トランジスタ（エラー検出素子）
５ 発振回路
６ 発振制御回路
７ １２Ｖ生成回路（第１の電源電圧生成回路）
８ ５Ｖ生成回路（第２の電源電圧生成回路）
９ 電源帰還回路
１０ マイクロコンピュータ
Ｂ 接続点
Ｃ２ コンデンサ
Ｒ８ 抵抗
Ｔ１ トランジスタ（エラー検出素子）
Claims (2)
- トランスの１次側コイルに流れる電流をスイッチングさせる発振信号を発生する発振回
路と、
前記トランスの２次側コイルに誘起される電圧に基づくＤＣ電圧が所定値になるように
前記発振回路の発振信号を制御する発振制御回路と、
前記トランスの２次側コイルの出力電圧によりＤＣの第１の電源電圧を生成する第１の
電源電圧生成回路と、
前記トランスの２次側コイルの出力電圧により前記第１の電源電圧よりも低いＤＣの第
２の電源電圧を生成する第２の電源電圧生成回路と、
前記第１の電源電圧に基づいて生成された基準電圧と前記第２の電源電圧とを比較する
ことによって前記第２の電源電圧の変動をエラー信号として検出して該エラー信号を前記
発振制御回路へのフィードバック信号として供給する電源帰還回路と
を備えたスイッチング電源装置において、
前記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、第４の抵抗と、第
５の抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗と、第１のコンデ
ンサと、第２のコンデンサと、トランジスタと、ツェナーダイオードと、フォトカプラと
を備え、
前記第１の抵抗の一端には前記第１の電源電圧が供給され、その他端には前記ツェナー
ダイオードのカソードおよび前記第２の抵抗の一端が接続され、
前記ツェナーダイオードのアノードは接地され、
前記第２の抵抗の他端は前記第３の抵抗の一端に接続され、
前記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一端と前記第８の抵
抗の一端と接続され、
前記第４の抵抗の他端は接地され、
前記第５の抵抗の他端は前記第６の抵抗の一端と前記第７の抵抗の一端に接続され、
前記第８の抵抗の他端は前記第２のコンデンサの一端に接続され、
前記第２のコンデンサの他端はマイクロコンピュータの出力ポートに接続され、
前記第６の抵抗の他端は前記第１のコンデンサの一端に接続され、
前記第７の抵抗の他端は前記トランジスタのベースに接続され、
前記第１のコンデンサの他端は前記トランジスタのエミッタに接続され、このエミッタ
には前記第２の電源電圧が供給され、
前記トランジスタのコレクタは、前記第９の抵抗を介して前記フォトカプラに含まれる
発光ダイオードのアノードに接続され、
前記発光ダイオードのカソードは接地され、前記フォトカプラに含まれるフォトトラン
ジスタのコレクタおよびエミッタは、前記発振制御回路に接続されており、
前記マイクロコンピュータは前記第２の電源電圧よりも低い第３の電源電圧が供給され
るとともに前記出力ポートから間欠発振パルスを出力でき、前記間欠発振パルスのデュー
ティ比および周波数を変化させ、待機時の消費電力が最も低消費電力になるところの間欠
発振パルスを前記マイクロコンピュータに設定し、この設定された間欠発振パルスを待機
時に前記第２のコンデンサおよび前記第８の抵抗の直列回路を介して注入することを特徴
とするスイッチング電源装置。 - トランスの１次側コイルに流れる電流をスイッチングさせる発振信号を発生する発振回
路と、
前記トランスの２次側コイルに誘起される電圧に基づくＤＣ電圧が所定値になるように
前記発振回路の発振信号を制御する発振制御回路と、
前記トランスの２次側コイルの出力電圧によりＤＣの第１の電源電圧を生成する第１の
電源電圧生成回路と、
前記トランスの２次側コイルの出力電圧によりＤＣの前記第１の電源電圧よりも低いＤ
Ｃの第２の電源電圧を生成する第２の電源電圧生成回路と、
前記第１の電源電圧に基づいて生成された基準電圧と前記第２の電源電圧とを比較する
ことによって前記第２の電源電圧の変動をエラー信号として検出して該エラー信号を前記
発振制御回路へのフィードバック信号として供給する電源帰還回路と
を備えたスイッチング電源装置において、
前記電源帰還回路は、第１の抵抗と、第２の抵抗と、第３の抵抗と、第４の抵抗と、第
５の抵抗と、第６の抵抗と、第７の抵抗と、第８の抵抗と、第９の抵抗と、第１のコンデ
ンサと、第２のコンデンサと、トランジスタと、ツェナーダイオードと、フォトカプラと
を備え、
前記第１の抵抗の一端には前記第１の電源電圧が供給され、その他端には前記ツェナー
ダイオードのカソードおよび前記第２の抵抗の一端が接続され、
前記ツェナーダイオードのアノードは接地され、
前記第２の抵抗の他端は前記第３の抵抗の一端に接続され、
前記第３の抵抗の他端は前記第４の抵抗の一端と前記第５の抵抗の一端と前記第８の抵
抗の一端と接続され、
前記第４の抵抗の他端は接地され、
前記第５の抵抗の他端は前記第６の抵抗の一端と前記第７の抵抗の一端に接続され、
前記第８の抵抗の他端は前記第２のコンデンサの一端に接続され、
前記第２のコンデンサの他端はマイクロコンピュータの出力ポートに接続され、
前記第６の抵抗の他端は前記第１のコンデンサの一端に接続され、
前記第７の抵抗の他端は前記トランジスタのベースに接続され、
前記第１のコンデンサの他端は前記トランジスタのエミッタに接続され、このエミッタ
には前記第２の電源電圧が供給され、
前記トランジスタのコレクタは、前記第９の抵抗を介して前記フォトカプラに含まれる
発光ダイオードのアノードに接続され、
前記発光ダイオードのカソードは接地され、前記フォトカプラに含まれるフォトトラン
ジスタのコレクタおよびエミッタは、前記発振制御回路に接続されており、
前記マイクロコンピュータは前記第２の電源電圧よりも低い第３の電源電圧が供給され
るとともに前記出力ポートから間欠発振パルスを出力でき、間欠発振パルスを待機時に前
記第２のコンデンサおよび前記第８の抵抗の直列回路を介して注入することを特徴とする
スイッチング電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004321062A JP4058767B2 (ja) | 2004-11-04 | 2004-11-04 | スイッチング電源装置 |
| US11/267,925 US7453243B2 (en) | 2004-11-04 | 2005-11-04 | Switching power supply with multiple output voltages and an intermittent oscillation pulse in standby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004321062A JP4058767B2 (ja) | 2004-11-04 | 2004-11-04 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006136099A JP2006136099A (ja) | 2006-05-25 |
| JP4058767B2 true JP4058767B2 (ja) | 2008-03-12 |
Family
ID=36567205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004321062A Expired - Fee Related JP4058767B2 (ja) | 2004-11-04 | 2004-11-04 | スイッチング電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7453243B2 (ja) |
| JP (1) | JP4058767B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101321691B (zh) * | 2005-12-06 | 2012-07-11 | 阿克佐诺贝尔股份有限公司 | 包含平衡电荷的有机离子的粘土和包含它的纳米复合材料 |
| TWI436187B (zh) * | 2009-07-21 | 2014-05-01 | Richtek Technology Corp | 隔離式電源轉換器的回授電路及控制方法 |
| US9236806B2 (en) * | 2013-01-15 | 2016-01-12 | System General Corp. | Method and apparatus for controlling programmable power converter with low standby power loss |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016178A (ja) | 1983-07-08 | 1985-01-26 | Sony Corp | 電源回路 |
| JPH0394731U (ja) | 1990-01-11 | 1991-09-26 | ||
| DE69209058T2 (de) * | 1992-05-29 | 1996-10-24 | Sgs Thomson Microelectronics | Einschaltungssteuerung für elektrische Geräte |
| JPH1023354A (ja) * | 1996-06-29 | 1998-01-23 | Matsushita Electric Ind Co Ltd | テレビジョン受像機用電源装置 |
| JP3219145B2 (ja) | 1998-05-13 | 2001-10-15 | 船井電機株式会社 | スイッチング電源 |
| JP3462784B2 (ja) | 1999-01-27 | 2003-11-05 | 三洋電機株式会社 | スイッチング電源回路 |
| US5999421A (en) * | 1999-03-31 | 1999-12-07 | Liu; Kwang H. | Dual-channel power system with an eight-pin PWM control chip |
| JP4131352B2 (ja) | 1999-04-30 | 2008-08-13 | 株式会社デンソー | 降圧型ｄｃ−ｄｃコンバータ装置 |
| JP4332935B2 (ja) * | 1999-07-02 | 2009-09-16 | パナソニック株式会社 | テレビジョン受信機 |
| US6538419B1 (en) * | 2000-01-11 | 2003-03-25 | Thomson Licensing S.A. | Power supply with synchronized power on transition |
| JP3699062B2 (ja) | 2002-06-26 | 2005-09-28 | 埼玉日本電気株式会社 | 並列接続電源装置とその制御方法 |
-
2004
- 2004-11-04 JP JP2004321062A patent/JP4058767B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-04 US US11/267,925 patent/US7453243B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006136099A (ja) | 2006-05-25 |
| US20060114699A1 (en) | 2006-06-01 |
| US7453243B2 (en) | 2008-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990004464A (ko) | 전원장치 | |
| JP5119576B2 (ja) | プロジェクタ | |
| JP4862362B2 (ja) | スイッチング電源装置 | |
| US7095633B2 (en) | Power supply system of display apparatus and control method thereof | |
| JP4058767B2 (ja) | スイッチング電源装置 | |
| JP2006314194A (ja) | 電力スイッチ回路 | |
| US20020093250A1 (en) | Controlling device for a heat-dissipating system | |
| KR100715773B1 (ko) | 제어용 전원을 공급하기 위한 전원 공급 장치 | |
| JP4613737B2 (ja) | 誘導加熱装置 | |
| JPH099174A (ja) | スイッチング型の電源装置 | |
| JP3761548B2 (ja) | Ｄｃ−ｄｃコンバータ及び圧電振動子駆動回路 | |
| JP4613531B2 (ja) | スイッチング電源装置 | |
| KR100208990B1 (ko) | 절전형 모니터의 순간 제어 장치 | |
| JP2007035528A5 (ja) | ||
| JP4529965B2 (ja) | 蛍光表示管の電源回路 | |
| KR200384166Y1 (ko) | 정전압 발생장치 | |
| JP5459300B2 (ja) | スイッチングアンプの制御回路 | |
| JP2006014509A (ja) | スイッチング電源装置 | |
| JP5605350B2 (ja) | スイッチング電源の制御回路 | |
| KR100649192B1 (ko) | 플라즈마 표시 장치의 전원 공급 장치 | |
| JP2950129B2 (ja) | スイッチング電源装置 | |
| KR0120601Y1 (ko) | 텔레비젼 수상기용 전원장치 | |
| JP2005176409A (ja) | 直流電源装置 | |
| KR100370057B1 (ko) | 전압공급 스위칭을 위한 스탠바이 제어회로 | |
| KR19990055317A (ko) | 모니터의 절전회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |