JP3699062B2 - 並列接続電源装置とその制御方法 - Google Patents
並列接続電源装置とその制御方法 Download PDFInfo
- Publication number
- JP3699062B2 JP3699062B2 JP2002186063A JP2002186063A JP3699062B2 JP 3699062 B2 JP3699062 B2 JP 3699062B2 JP 2002186063 A JP2002186063 A JP 2002186063A JP 2002186063 A JP2002186063 A JP 2002186063A JP 3699062 B2 JP3699062 B2 JP 3699062B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pilot signal
- voltage
- supply device
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、並列接続構成の電源装置及びその負荷バランス制御方法に関し、特に、並列接続電源装置の出力電位差により生じる各系の負荷電流のアンバランスを回避する電源装置とその制御方法である。
【0002】
【従来の技術】
従来の並列接続構成の電源装置から負荷に給電する場合、各電源装置に電流を逆流させない目的で、電源装置と負荷の間に電源合成部を介して給電を行っている。電源合成部では各系の給電ラインに合成部品(一般的に、ダイオード)を組み入れているが、この合成部品(ダイオード)は電源からの供給電源を受電して通過させる際に、オン電圧(電圧損失)を生じることになり、このオン電圧は環境温度により変化する。
【0003】
図8は、一般的なダイオードのオン電圧における温度特性を表したものである。図8に示すように、ダイオードは通常環境温度が高くなるのに従い、オン電圧の値が低くなる傾向にある。
【0004】
ダイオードのオン電圧に関して各系のダイオードの特性(オン電圧の温度変動等)が同一であり、そして電源合成部(各系のダイオード入力)の各系の入力電位が等しい場合ダイオードのオン電圧は均一になり、負荷バランスが保たれた状態(各系の電源装置にかかる出力電流が等しくなる状態)で電源合成ができることになる。
【0005】
しかし、各系のダイオード入力に電位差が生じるとオン電圧にギャップが生じた状態で電源合成となり、負荷バランスが崩れてしまう。即ち、一般的に電位の高い側の電源装置にかかる負荷が大きくなる傾向があり、ダイオードの最低オン電圧以上の電位差が生じると電位の高い側の電源装置に100%の負荷がかかる状態になり、電位の低い側の電源装置には0%の負荷即ち電流が流れない状態になる。
【0006】
また、電源装置側で各系の出力電位を同一に設定しても、電源線区間ロスが異なる(各系の電源線長や線材等が異なる等)ことも考えられ、この場合電源合成部の各系入力において電位差が生じてしまうことになる。そして、負荷量が大きくなると電源装置の供給能力に対するディレーティングが上がるため、電源寿命に悪影響を与えることになる。
【0007】
一方、片側の電源装置において他方の電源装置と比べてダイオードの最低オン電圧以上の電位差が生じた場合、並列接続電源装置が片肺運転(電位の高い側の電源装置は100%の負荷がかかり、電位の低い側の電源装置は電源出力停止となる。)の状態となり、この状態から何らかの理由で電位の高い側の電源装置が故障して電源出力断となった場合瞬時に電位の低い側の電源装置に100%の負荷がかかることになり、この間の電源電圧は大きく変動(瞬断や大きな過渡変動の発生)することになる。
【0008】
従って、従来の並列接続電源装置は各電源系の負荷バランスを監視・制御することが必須となっており、これらを実施するために特開2001−37210号公報に開示された技術がある。
【0009】
【発明が解決しようとする課題】
これまで説明したように、特開2001−37210号公報に記載されている従来の並列接続電源装置は、各系の電源装置の電圧変動値や電流変動値を直接電源ラインから監視し、この監視結果から各電源装置を制御していた。しかし、従来の並列接続電源装置における監視制御方法では、電源ライン等にノイズが侵入した場合直接監視線路を経由して監視制御部分に影響を及ぼし、電源装置の制御動作そのものに支障をきたすという問題があった。
【0010】
また、並列接続する電源装置が多数(2台以上)となった場合には、各電源系に対して各々の電源装置の電圧変動値や電流変動値を監視する監視回路を設置する必要性があり、装置構成が複雑になって回路規模の増大や装置費用がかかってしまうという問題があった。
【0011】
本発明は、上記に鑑みてなされたもので、その目的とするところは、従来とは異なる監視手段を設けることにより、ノイズの影響を受けにくい並列接続電源装置とその負荷バランス制御方法を提供することにある。また、多数の電源装置を並列接続した場合において、監視回路の規模増大を行わずに装置構成の単純化と経済化を実現した並列接続電源装置とその負荷バランス制御方法を提供することにある。
【0012】
【課題を解決するための手段】
上記の課題を解決するためになされた本発明は、複数のDC電源を並列接続して負荷に供給している電源装置において、前記複数のDC電源毎にそれぞれの電源の出力電圧に比例するパイロット信号を各電源出力の直流に重畳する手段と、前記電源出力の直流からパイロット信号を抽出する手段と、前記抽出されたパイロット信号に基づいて前記並列接続された電源の負荷バランスを制御する手段を具備させる。
【0013】
即ち、DC電源の出力電圧をAC成分のパイロット信号で監視しており、DC電源供給部分と出力電圧監視制御部分との相互の影響をできるだけ排除するようにしてノイズの侵入等による悪影響を最小限度にすることができる。
【0014】
また、複数のDC電源を並列接続して負荷に供給している電源装置において、前記複数のDC電源毎にそれぞれの電源の出力電圧に比例するパイロット信号を各電源出力の直流に重畳する手段と、前記複数の直流成分とパイロット信号が重畳された状態で並列接続する手段と、前記並列接続された出力から直流成分を抽出して負荷に供給すると共に前記並列接続された出力から複数のパイロット信号を抽出する手段と、前記抽出された複数のパイロット信号に基づいて前記複数のDC電源の負荷バランスを制御する手段を具備させる。
【0015】
即ち、複数のDC電源を並列接続した出力から複数のパイロット信号を抽出するようにしており、DC電源毎に出力電圧監視部分を用意する必要がなく、出力電圧監視制御装置構成の単純化と経済化を図ることができる。
【0016】
【発明の実施の形態】
以下に図面を参照しつつ、本発明の実施の形態を説明する。図1は、本発明の並列接続電源装置におけるブロック構成図である。図1に示すように、本発明は0系DC電源1及び1系DC電源2よりDC電源を供給しており、各電源の出力はそれぞれ0系スプリッタ6及び1系スプリッタ7を経由して電源合成部14で並列合成され、電源合成部14の出力は負荷5に接続されている。なお、0系DC電源1と1系DC電源2の電源供給能力(電源容量、出力電圧可変範囲等)は同等であり、電源合成部14内に設置されている0系ダイオード3及び1系ダイオード4の動作特性(オン電圧の温度変動等)は同一特性であり、各系の個体差がないように作られている。
【0017】
0系スプリッタ6及び1系スプリッタ7はDC成分(電源)とAC成分(パイロット信号)とを分配して出力する分配器の役割りをしており、それぞれのDC成分は電源合成部14へ供給されて並列合成される。また、AC成分(パイロット信号)はそれぞれ0系パイロット信号監視器8及び1系パイロット信号監視器9に供給されてAC成分(パイロット信号)の振幅を検出し、その値を制御部10の演算・制御器11に送っている。
【0018】
電源合成部14は、0系DC電源1のプラス端子(0系スプリッタ6経由)とプラス電源合成点の間に挿入される0系ダイオード3、及び1系DC電源2のプラス端子(1系スプリッタ7経由)とプラス電源合成点の間に挿入される1系ダイオード4で構成されており、プラス電源合成点が負荷5のプラス電源入力端子に接続されている。
【0019】
なお、負荷5はDCプラス電源にて動作するものとし、電源合成部14の0系ダイオード3及び1系ダイオード4の挿入方向は、電源側が入力(アノード)、負荷側が出力(カソード)となる方向に挿入されている。一方、0系DC電源1及び1系DC電源2のマイナス端子はそれぞれアース(電圧値0V)に接続されており、電源合成部14内にてマイナス電源合成点として共通接続し、負荷5のマイナス電源入力端子に接続されている。
【0020】
制御部10は、演算・制御器11と1系DC電源調整器12及び0系DC電源調整器13で構成されている。演算・制御器11は、0系パイロット信号監視器8及び1系パイロット信号監視器9からのパイロット信号振幅検出値が入力され、それぞれのパイロット信号振幅検出値を比較演算して1系制御信号を1系DC電源調整器12に送り、0系制御信号を0系DC電源調整器13に送っている。なお、演算・制御器11の具体的な制御は、入力された0系振幅値と1系振幅値を比較演算してそれぞれの振幅差(電源装置の出力電位差)を打ち消すように0系及び1系のDC電源を制御している。
【0021】
1系DC電源調整器12及び0系DC電源調整器13は、1系DC電源2の1系電圧ボリウム27及び0系DC電源1の0系電圧ボリウム26に接続されており、演算・制御器11からの制御信号を受けてそれぞれのDC電源の電源電圧を調整している。
【0022】
図2は、0系DC電源1の内部ブロック構成図である。図2に示すように、0系DC電源1には、商用AC電源を入力して所要のDC電圧値に変換する整流器21があり、この整流器21から出力されたDC電源はパイロット信号の逆流を阻止するローパスフィルタ(LPF)24を介して0系DC電源1の出力端子に接続されている。
【0023】
また、0系DC電源1には、整流器21のモニタ端子23より整流器21の出力DC電圧値をモニタしてこの出力DC電圧値に応じた振幅値を持つパルス信号を出力するパイロット信号発生器22があり、このパイロット信号発生器22から出力されたパイロット信号はDC電圧の逆流を阻止するコンデンサ(またはハイパスフィルタ:HPF)25を介して0系DC電源1の出力端子に接続されている。
【0024】
このような構成により、0系DC電源1は、DC電源と共に電源電圧値に応じた振幅値のパイロット信号を注入して出力することができる。
【0025】
そして、0系DC電源1には、内部に0系電圧ボリウム26があり、0系DC電源調整器13からの電圧調整情報を受けて整流器21の出力電圧値を制御することができる。
【0026】
なお、図2は0系DC電源1の内部ブロック構成図であるが、1系DC電源2の内部ブロック構成図も図2と同様の構成をしており、同じ説明が適用できる。
【0027】
図3は、0系スプリッタ6の内部ブロック構成図である。図3に示すように、0系スプリッタ6には、デュープレクサ28があり、このデュープレクサ28は入力されたDC電源とパイロット信号をDC成分(DC電源)とAC成分(パイロット信号)に分離し、DC成分(DC電源)は電源合成部14と接続する一方の出力端子に接続され、AC成分(パイロット信号)は0系パイロット信号監視器8と接続するもう一方の出力端子に接続される。
【0028】
なお、図3は0系スプリッタ6の内部ブロック構成図であるが、1系スプリッタ7の内部ブロック構成図も図3と同様の構成をしており、同じ説明が適用できる。
【0029】
図4は、スプリッタに入力されたDC電源からのDC成分とAC成分(パイロット信号)の分布状況と、スプリッタ内のデュープレクサの周波数特性図である。図4に示すように、DC成分であるDC電源41は0Hzの周波数成分を持つ直流であり、振幅成分は出力電圧値に対応している。そして、このDC電源41は周波数特性43に示されているように、スプリッタ内のデュープレクサに構成されているローパスフィルタ(LPF)を通過して電源合成部14に出力される。
【0030】
一方、AC成分であるパイロット信号42は1MHzの周波数成分を持つ交流であり、振幅成分はDC電源41の出力DC電圧値に比例した振幅値を持つパルス信号である。そして、このパイロット信号42は周波数特性44に示されているように、スプリッタ内のデュープレクサに構成されているハイパスフィルタ(HPF)を通過してパイロット信号監視器に出力される。
【0031】
なお、図4におけるDC成分とAC成分(パイロット信号)の分布状況やデュープレクサの周波数特性図は、0系スプリッタ6及び1系スプリッタ7の両方に適用される。
【0032】
ここで、図1の構成に基づいて基本的な動作を説明する。まず、パイロット信号は監視しているDC電圧の10分の1に相当するAC振幅値を出力するものとし、0系DC電源1及び1系DC電源2の出力電圧は「48.0V」とする。0系DC電源1の電源電圧及び0系スプリッタ6の電源線区間ロスと、1系DC電源2の電源電圧及び1系スプリッタ7の電源線区間ロスが等しい場合は、0系パイロット信号監視器8及び1系パイロット信号監視器9に入力されるパイロット信号の振幅値に差は生じないため、電源合成部の各系の入力電位は均一状態にあり、0系及び1系の負荷バランスは保たれている。
【0033】
しかし、0系DC電源1の電源電圧及び0系スプリッタ6の電源線区間ロスと、1系DC電源2の電源電圧及び1系スプリッタ7の電源線区間ロスが異なる場合、0系パイロット信号監視器8と1系パイロット信号監視器9に入力されるパイロット信号の振幅値に差が生じると共に電源合成部の入力電位差が生じる状態になり、0系と1系の負荷がアンバランスになる。
【0034】
例えば、0系DC電源1の出力電圧が47.7Vになり、1系DC電源2の出力電圧が48.0Vのままだとすると、0系パイロット信号監視器8に入力される0系パイロット信号の振幅は「4.77V」となり、1系パイロット信号監視器9に入力される1系パイロット信号の振幅は「4.80V」となる。そして、0系パイロット信号監視器8及び1系パイロット信号監視器9はこれらのパイロット信号の振幅に応じた振幅値情報を制御部10の演算・制御器11に送る。
【0035】
演算・制御器11では、この0系パイロット信号の振幅値情報及び1系パイロット信号の振幅値情報を比較し、「0系の電圧値が1系の電圧値に比べて0.03V低い(即ち0系DC電源1の出力電圧が1系DC電源2の出力電圧に比べて0.3V低い)」という状態を把握する。そして、演算・制御器11は比較演算結果による振幅差(電源合成部の各系の入力電位差)を打ち消すように0系及び1系のDC電源を制御する。
【0036】
即ち、0系電圧調整情報である「0.3V上げる」を0系DC電源調整器13に入力して0系DC電源1の0系電圧ボリウム26を調整し、0系DC電源1の出力電圧を「48.0V」にする。この結果、電源合成部の各系の入力電位差は打ち消されて0系DC電源1と1系DC電源2の負荷バランスが回復し、負荷電流が等しくなる。
【0037】
以上説明したように、本実施形態によれば、DC電源の出力電圧をAC成分のパイロット信号で監視しており、DC電源供給部分と出力電圧監視制御部分をスプリッタで分離することによりお互いの影響をできるだけ排除するようにしてノイズの侵入等による悪影響を最小限度にしている。
【0038】
次に、発明の他の実施形態を説明する。
図5は、本発明の他の実施形態における並列接続電源装置ブロック構成図である。図5に示すブロック部分において、図1に示すブロック部分と同様の機能動作を示すものには同一の番号を付与し、図1の説明が適用できる。図5に示すように、0系DC電源1及び1系DC電源2よりDC電源を供給しており、各電源の出力は直接電源合成部14で並列合成され、電源合成部14の出力はスプリッタ31を経由して負荷5に接続されている。
【0039】
スプリッタ31は、DC成分(DC電源)とAC成分(パイロット信号)とを分配して出力する分配器の役割りをしており、分配されたDC成分は負荷5に接続され、分配されたAC成分(パイロット信号)はパイロット信号監視器32に供給されてAC成分(パイロット信号)の振幅を検出し、その値を制御部30の演算・制御器33に送っている。
【0040】
制御部30は、演算・制御器33と1系DC電源調整器12及び0系DC電源調整器13で構成されている。演算・制御器33は、パイロット信号監視器32からの0系及び1系パイロット信号の振幅検出値が入力され、それぞれのパイロット信号の振幅検出値を比較して演算し、1系パイロット信号の振幅値に応じた制御信号を1系DC電源調整器12に送り、0系パイロット信号の振幅値に応じた制御信号を0系DC電源調整器13に送っている。
【0041】
1系DC電源調整器12及び0系DC電源調整器13は、1系DC電源2の1系電圧ボリウム27及び0系DC電源1の0系電圧ボリウム26に接続されており、演算・制御器33からの制御信号を受けてそれぞれのDC電源の電源電圧を調整している。
【0042】
図6は、スプリッタ31に入力されたDC電源からの合成DC成分と合成AC成分(0系パイロット信号62と1系パイロット信号63)の分布状況と、スプリッタ内のデュープレクサの周波数特性図である。図6に示すように、DC成分であるDC電源61は0Hzの周波数成分を持つ直流であり、振幅成分は出力電圧値に対応している。そして、このDC電源61は周波数特性64に示されているように、スプリッタ内のデュープレクサに構成されているローパスフィルタ(LPF)を通過して負荷5に接続される。
【0043】
一方、AC成分である0系パイロット信号62と1系パイロット信号63は周波数分割された状態で割り当てており、0系パイロット信号62は1MHzの周波数に配置し、1系パイロット信号63は10MHzの周波数に配置している。また、0系パイロット信号62の振幅成分は0系DC電源1の出力電圧値に比例した振幅値を持つパルス信号であり、1系パイロット信号63の振幅成分は1系DC電源2の出力電圧値に比例した振幅値を持つパルス信号となっている。
【0044】
そして、0系パイロット信号62と1系パイロット信号63は周波数特性65に示されているように、スプリッタ内のデュープレクサに構成されているハイパスフィルタ(HPF)を通過してパイロット信号監視器32に出力される。
【0045】
以上説明したように、本発明の他の実施形態によれば、各系の電源装置の出力電圧に比例した振幅値を持つパイロット信号の周波数の値をそれぞれ別の値の変えて配置し、電源合成後に一つのスプリッタと一つのパイロット信号監視器により、それぞれのパイロット信号を周波数分離して抽出するようにしている。そして、抽出されたパイロット信号に基づく負荷バランス制御を各系の電源装置に対して実施しており、電源毎にスプリッタとパイロット信号監視器を用意する必要がなく、出力電圧監視制御部分の装置構成の単純化と経済化を図っている。
【0046】
図7は、電源合成部14内に設けられた複数のダイオードにおけるオン電圧の温度特性が一致しないケースを表したものである。図7に示すように、個別のダイオード特性は図8と同じように環境温度が高くなるのに従い、オン電圧の値が低くなる傾向にあるが、その変化の傾き具合は個々のダイオードのばらつきによって異なっており、0系ダイオード3の特性71と1系ダイオード4の特性72は一致していない。
【0047】
このような特性を持った電源合成部14で構成された図1の並列接続電源装置の場合ではダイオード特性のばらつきによる影響を排除できず、周囲温度等の変化に合わせて負荷バランス制御が不安定になってしまう。
【0048】
これに対して本発明の他の実施形態における図5の並列接続電源装置の場合では、電源合成部14において合成された後にスプリッタ31でDC成分(DC電源)とAC成分(パイロット信号)とを分配しているため、電源合成部14のダイオード特性のばらつきはDC成分(DC電源)とAC成分(パイロット信号)共に加味されることになり、図7のような特性を持ったダイオードで構成された電源合成部14を用いた場合、このダイオード特性を含めた負荷バランス制御を実行することができる。
【0049】
以上説明したように、本発明の他の実施形態によれば、各系の電源装置を電源合成後にパイロット信号を抽出しているため、電源合成部内に設置されている複数のダイオードの動作特性におけるばらつきや各系の電源線区間ロスのばらつきを加味した状態のパイロット信号となっている。そして、このパイロット信号に基づいて負荷バランス制御を実施しており、負荷バランス制御の精度向上並びに安定化を図っている。
【0050】
【発明の効果】
以上説明したように、本発明によれば、従来とは異なる監視手段を設けることにより、ノイズの影響を受けにくく、制御精度の高い並列接続電源装置とその負荷バランス制御方法を提供することができるという効果が得られる。
【0051】
また、多数の電源装置を並列接続した場合において、監視回路の規模増大を行わずに装置構成の単純化と経済化を実現した並列接続電源装置とその負荷バランス制御方法を提供することができるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の並列接続電源装置におけるブロック構成図である。
【図2】0系DC電源1の内部ブロック構成図である。
【図3】0系スプリッタ6の内部ブロック構成図である。
【図4】スプリッタに入力されたDC電源からのDC成分とAC成分(パイロット信号)の分布状況と、スプリッタ内のデュープレクサの周波数特性図である。
【図5】本発明の他の実施形態における並列接続電源装置ブロック構成図である。
【図6】スプリッタ31に入力されたDC電源からの合成DC成分と合成AC成分(0系パイロット信号62と1系パイロット信号63)の分布状況と、スプリッタ内のデュープレクサの周波数特性図である。
【図7】電源合成部14内に設けられた複数のダイオードにおけるオン電圧の温度特性が一致しないケースを表したものである。
【図8】一般的なダイオードのオン電圧における温度特性を表したものである。
【符号の説明】
1 0系DC電源
2 1系DC電源
3 0系ダイオード
4 1系ダイオード
5 負荷
6 0系スプリッタ
7 1系スプリッタ
8 0系パイロット信号監視器
9 1系パイロット信号監視器
10、30 制御部
11、33 演算・制御器
12 1系DC電源調整器
13 0系DC電源調整器
14 電源合成部
21 整流器
22 パイロット信号発生器
23 モニタ端子
24 ローパスフィルタ(LPF)
25 コンデンサ(またはハイパスフィルタ:HPF)
26 0系電圧ボリウム
27 1系電圧ボリウム
28 デュープレクサ
31 スプリッタ
32 パイロット信号監視器
Claims (12)
- 複数のDC電源から出力されるDC電圧を合成して得られる合成電圧を給電する電源装置であって、
前記DC電圧の各々に応じたパラメータを有するパイロット信号を前記DC電圧に重畳する手段と、
前記合成電圧から前記パイロット信号を抽出する手段と、
前記抽出されたパイロット信号に基づいて前記DC電圧各々を均一化すべく前記複数のDC電源を制御する手段と
を備えていることを特徴とする電源装置。 - 請求項1記載の電源装置であって、前記パラメータが前記パイロット信号の振幅であることを特徴とする電源装置。
- 請求項1又は請求項2のいずれかの請求項に記載された電源装置であって、前記パイロット信号の基本波成分の周波数が互いに異なることを特徴とする電源装置。
- 請求項1又は請求項2のいずれかの請求項に記載された電源装置であって、前記パイロット信号が、互いに周波数の異なるパルス信号であることを特徴とする電源装置。
- 請求項3又は請求項4のいずれかの請求項に記載された電源装置であって、前記重畳する手段が、前記DC電圧との重畳に先立ち前記パイロット信号を透過させる第1の高域通過濾波手段を備えていることを特徴とする電源装置。
- 請求項1乃至請求項5のいずれかの請求項に記載された電源装置であって、前記抽出する手段は、前記合成電圧と前記パイロット信号を分離することを特徴とする電源装置。
- 請求項1乃至請求項5のいずれかの請求項に記載された電源装置であって、前記抽出する手段は、前記合成電圧を通過させ、前記パイロット信号を遮断する低域通過濾波手段と、前記合成電圧を遮断し、前記パイロット信号を通過させる第2の高域通過濾波手段とを備えていることを特徴とする電源装置。
- 各々DC電圧を出力する複数のDC電源に対する制御方法であって、
前記DC電圧の各々に応じたパラメータを有するパイロット信号を前記DC電圧に重畳する工程と、
前記各DC電圧を合成して合成電圧を生成する工程と、
前記合成電圧から前記パイロット信号を抽出する工程と、
前記抽出されたパイロット信号に基づいて前記DC電圧各々を均一化すべく前記複数のDC電圧を調整する工程と
を備えていることを特徴とする制御方法。 - 請求項8記載の制御方法であって、前記パラメータが前記パイロット信号の振幅であることを特徴とする制御方法。
- 請求項8又は請求項9のいずれかの請求項に記載された制御方法であって、前記パイロット信号の基本波成分の周波数が互いに異なることを特徴とする制御方法。
- 請求項8又は請求項9のいずれかの請求項に記載された制御方法であって、前記パイロット信号が、互いに周波数の異なるパルス信号であることを特徴とする制御方法。
- 請求項8乃至請求項11のいずれかの請求項に記載された制御方法であって、前記抽出する工程は、前記合成電圧と前記パイロット信号を分離する工程を含むことを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002186063A JP3699062B2 (ja) | 2002-06-26 | 2002-06-26 | 並列接続電源装置とその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002186063A JP3699062B2 (ja) | 2002-06-26 | 2002-06-26 | 並列接続電源装置とその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004032909A JP2004032909A (ja) | 2004-01-29 |
JP3699062B2 true JP3699062B2 (ja) | 2005-09-28 |
Family
ID=31181521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002186063A Expired - Lifetime JP3699062B2 (ja) | 2002-06-26 | 2002-06-26 | 並列接続電源装置とその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3699062B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4058767B2 (ja) | 2004-11-04 | 2008-03-12 | 船井電機株式会社 | スイッチング電源装置 |
-
2002
- 2002-06-26 JP JP2002186063A patent/JP3699062B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004032909A (ja) | 2004-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0595319B1 (en) | PWM inverter control system and method | |
KR960000800B1 (ko) | 인버터 시스템 | |
EP1705787B1 (en) | Current balancing circuit | |
JP2013034386A (ja) | インバータ制御装置および電力変換装置 | |
CN112840549B (zh) | 逆变器装置的测试装置 | |
US20040136214A1 (en) | Parallel inverter system based on tracking of system power reference | |
EP1850469A1 (en) | Converter control apparatus | |
JP3699062B2 (ja) | 並列接続電源装置とその制御方法 | |
US6229291B1 (en) | Current sharing control system of power supply and output voltage sensing circuit | |
JP7000804B2 (ja) | 電源装置 | |
US20100277356A1 (en) | Oscillation frequency control circuit, dc-dc converter including the oscillation frequency control circuit, and semiconductor device | |
JP5015905B2 (ja) | 多並列電源装置 | |
NO850805L (no) | Apparat for elektrisk effektstyring | |
CN108874021B (zh) | 一种线路压降的动态补偿电路 | |
JP4071077B2 (ja) | プラズマ処理装置の監視方法及び監視装置 | |
JP4271090B2 (ja) | 発電機並列運転用三相インバータ装置 | |
JPH06121598A (ja) | 同期機の励磁制御装置 | |
JPH114574A (ja) | スイッチング電源制御方式 | |
JPS63163177A (ja) | 瞬時電圧低下検出方法 | |
JPH10177043A (ja) | Whパルス検出回路 | |
JP2703980B2 (ja) | インバータ装置の並列運転制御装置 | |
JPH08137565A (ja) | アクティブフィルタの制御装置 | |
JPH10136639A (ja) | フィルタ回路 | |
JPH0226240Y2 (ja) | ||
JPS63121474A (ja) | 定電圧定周波数電源装置の並列運転制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |