JP2703980B2 - インバータ装置の並列運転制御装置 - Google Patents
インバータ装置の並列運転制御装置Info
- Publication number
- JP2703980B2 JP2703980B2 JP1055501A JP5550189A JP2703980B2 JP 2703980 B2 JP2703980 B2 JP 2703980B2 JP 1055501 A JP1055501 A JP 1055501A JP 5550189 A JP5550189 A JP 5550189A JP 2703980 B2 JP2703980 B2 JP 2703980B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- current
- circuit
- inverter device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、インバータ装置の並列運転制御装置、より
詳細には、常時所定の位相基準信号に同期して運転され
る複数台のインバータ装置の並列運転を行うために、各
インバータ装置ごとに出力電圧検出回路および出力電流
検出回路を設けるとともに、並列運転を行うべき両イン
バータ装置の電流検出手段間を制御ケーブルによって接
続して両インバータ装置間の出力電流差を求める差電流
検出回路を形成し、各インバータ装置ごとに出力電圧検
出回路によって検出された出力電圧と差電流検出回路に
よって検出された出力電流差との積が零となるようにイ
ンバータ出力電圧位相を調整する有効電力調整手段を設
けたインバータ装置の並列運転制御装置に関する。
詳細には、常時所定の位相基準信号に同期して運転され
る複数台のインバータ装置の並列運転を行うために、各
インバータ装置ごとに出力電圧検出回路および出力電流
検出回路を設けるとともに、並列運転を行うべき両イン
バータ装置の電流検出手段間を制御ケーブルによって接
続して両インバータ装置間の出力電流差を求める差電流
検出回路を形成し、各インバータ装置ごとに出力電圧検
出回路によって検出された出力電圧と差電流検出回路に
よって検出された出力電流差との積が零となるようにイ
ンバータ出力電圧位相を調整する有効電力調整手段を設
けたインバータ装置の並列運転制御装置に関する。
（従来の技術） 第２図は従来のインバータの並列運転制御装置を示す
ものである。この装置においては、１号機インバータ装
置Ａと２号機インバータ装置Ｂとの並列運転制御を行う
並列運転制御装置を示すものである。両インバータ装置
A,Bの内部基本構成は同一であり、同一回路部品に対し
ては同一符号を付して表している。
ものである。この装置においては、１号機インバータ装
置Ａと２号機インバータ装置Ｂとの並列運転制御を行う
並列運転制御装置を示すものである。両インバータ装置
A,Bの内部基本構成は同一であり、同一回路部品に対し
ては同一符号を付して表している。
両インバータ装置A,Bは、出力側が並列に接続され、
負荷11に対して電力を供給する。
負荷11に対して電力を供給する。
インバータ装置Ａのインバータ１を含む回路部20は、
インバータ装置Ｂにおいても全く同一であり、インバー
タ装置Ｂの回路部20は破線で囲んだブロックによって略
示されている。回路部20には、電力を扱う回路部品とし
て、インバータ１とその出力側に接続された交流フィル
タ13とが含まれている。交流フィルタ13は、例えば直列
リアクトルおよび分路コンデンサによって構成される。
回路部20には、そのほかに、インバータ１の出力電圧位
相を位相基準信号に同期するように制御するPLL回路
（フェーズロックドループ）２と、PLL回路２に発振出
力を供給する発振器（OSC）14と、インバータ１の出力
電圧Ｖを交流フィルタ13の出力側で検出する補助変圧器
３とが含まれている。なお、インバータ１の出力電圧が
フィードバック信号FBとしてPLL回路２に直接入力され
ている。
インバータ装置Ｂにおいても全く同一であり、インバー
タ装置Ｂの回路部20は破線で囲んだブロックによって略
示されている。回路部20には、電力を扱う回路部品とし
て、インバータ１とその出力側に接続された交流フィル
タ13とが含まれている。交流フィルタ13は、例えば直列
リアクトルおよび分路コンデンサによって構成される。
回路部20には、そのほかに、インバータ１の出力電圧位
相を位相基準信号に同期するように制御するPLL回路
（フェーズロックドループ）２と、PLL回路２に発振出
力を供給する発振器（OSC）14と、インバータ１の出力
電圧Ｖを交流フィルタ13の出力側で検出する補助変圧器
３とが含まれている。なお、インバータ１の出力電圧が
フィードバック信号FBとしてPLL回路２に直接入力され
ている。
インバータ１の出力電流は、交流フィルタ13および並
列用遮断器５を介して負荷11に供給される。両インバー
タ装置A,Bの並列投入およびその解列は並列用遮断器５
によって行われる。
列用遮断器５を介して負荷11に供給される。両インバー
タ装置A,Bの並列投入およびその解列は並列用遮断器５
によって行われる。
インバータ１の出力電流I1は、交流フィルタ13の出力
側で主変流器４によって検出され、さらに補助変流器７
および電圧変換用抵抗９を通して電圧信号に変換され
る。主変流器４、補助変流器７および電圧変換用抵抗９
によって電流検出回路が形成されている。電圧変換用抵
抗９とΔＩ検出用抵抗８と並列用遮断器５に連動する並
列制御回路接続器10とを直列に接続するとともに、相手
方のインバータ装置における同様の直列回路との間に一
対の制御ケーブル15,16を介して閉回路17を構成する。
ΔＩ検出用抵抗８は、電圧変換用抵抗９の両端電圧の両
インバータ装置間での差に基づいて閉回路17を環流する
電流が両インバータ装置A,B間の出力電流の差すなわち
出力電流差ΔＩに比例することを利用して、それを電圧
信号として得るために用いられる。
側で主変流器４によって検出され、さらに補助変流器７
および電圧変換用抵抗９を通して電圧信号に変換され
る。主変流器４、補助変流器７および電圧変換用抵抗９
によって電流検出回路が形成されている。電圧変換用抵
抗９とΔＩ検出用抵抗８と並列用遮断器５に連動する並
列制御回路接続器10とを直列に接続するとともに、相手
方のインバータ装置における同様の直列回路との間に一
対の制御ケーブル15,16を介して閉回路17を構成する。
ΔＩ検出用抵抗８は、電圧変換用抵抗９の両端電圧の両
インバータ装置間での差に基づいて閉回路17を環流する
電流が両インバータ装置A,B間の出力電流の差すなわち
出力電流差ΔＩに比例することを利用して、それを電圧
信号として得るために用いられる。
補助変圧器３によって検出されたインバータ装置出力
電圧ＶおよびΔＩ検出用抵抗８から得られる出力電流差
ΔＩに基づいて乗算器６が両者を乗算し、有効電力差Δ
Ｐ＝Ｖ・ΔＩを算出する。この有効電力差ΔＰがPLL回
路２に入力される。
電圧ＶおよびΔＩ検出用抵抗８から得られる出力電流差
ΔＩに基づいて乗算器６が両者を乗算し、有効電力差Δ
Ｐ＝Ｖ・ΔＩを算出する。この有効電力差ΔＰがPLL回
路２に入力される。
なお、両インバータ装置A,B間の出力電流差ΔＩを算
出するための閉回路を形成するために両インバータ装置
A,B間を接続する制御ケーブル15,16間に寄生するストレ
ーキャパシタンスを符号12によって等価的に表してい
る。このストレーキャパシタンス12は制御ケーブル15,1
6の種類および長さに応じて定まる。
出するための閉回路を形成するために両インバータ装置
A,B間を接続する制御ケーブル15,16間に寄生するストレ
ーキャパシタンスを符号12によって等価的に表してい
る。このストレーキャパシタンス12は制御ケーブル15,1
6の種類および長さに応じて定まる。
以上のように構成されたインバータ装置の並列運転制
御装置において、各インバータ装置A,Bは図示していな
い商用電源に同期して運転される。
御装置において、各インバータ装置A,Bは図示していな
い商用電源に同期して運転される。
いま、両インバータ装置A,Bの並列用遮断器５が閉成
され、両インバータ装置A,Bが並列運転されているもの
とする。この状態で、例えばインバータ装置Ａの出力電
圧位相が進んだ場合、負荷11に供給している負荷分担の
平衡状態がくずれ、インバータ装置Ａの出力電流I1とイ
ンバータ装置Ｂの出力電流I2との関係が、I1＞I2とな
る。この関係は、出力電流差ΔＩ＝I1−I2に相当する環
流電流が閉回路17に生ずることによって、その正負の符
号とともに検知される。閉回路17は差電流検出回路を形
成している。
され、両インバータ装置A,Bが並列運転されているもの
とする。この状態で、例えばインバータ装置Ａの出力電
圧位相が進んだ場合、負荷11に供給している負荷分担の
平衡状態がくずれ、インバータ装置Ａの出力電流I1とイ
ンバータ装置Ｂの出力電流I2との関係が、I1＞I2とな
る。この関係は、出力電流差ΔＩ＝I1−I2に相当する環
流電流が閉回路17に生ずることによって、その正負の符
号とともに検知される。閉回路17は差電流検出回路を形
成している。
この出力電流差ΔＩを用いて有効電力差ΔＰ＝Ｖ・Δ
Ｉが乗算器６によって算出され、それは位相補正信号と
してPLL回路２に入力される。PLL回路２は、その位相補
正信号に基づいて、出力電流差ΔＩ＝０つまり有効電力
差ΔＰ＝０となるようにインバータ１を制御する。
Ｉが乗算器６によって算出され、それは位相補正信号と
してPLL回路２に入力される。PLL回路２は、その位相補
正信号に基づいて、出力電流差ΔＩ＝０つまり有効電力
差ΔＰ＝０となるようにインバータ１を制御する。
なお、並列接続された両インバータ装置A,B間の出力
電圧差ΔＶ＝V1−V2（ただし、V1,V2は、それぞれイン
バータ装置A,Bの出力電圧とする）に対しては、図示し
ていない制御回路手段によって両インバータ装置A,B間
の無効電力差ΔＱに基づいて定電圧制御回路に電圧補正
信号を与えることにより、ΔＶ＝０となるような制御が
行われる。
電圧差ΔＶ＝V1−V2（ただし、V1,V2は、それぞれイン
バータ装置A,Bの出力電圧とする）に対しては、図示し
ていない制御回路手段によって両インバータ装置A,B間
の無効電力差ΔＱに基づいて定電圧制御回路に電圧補正
信号を与えることにより、ΔＶ＝０となるような制御が
行われる。
以上のようにして両インバータ装置A,Bは、バランス
のとれた良好な出力負荷分担状態を維持している。
のとれた良好な出力負荷分担状態を維持している。
（発明が解決しようとする課題） 第２図の制御装置において、例えばインバータ装置Ｂ
が停止状態にあり、インバータ装置Ａのみ運転している
場合、つまり、インバータ装置Ｂの並列用遮断器５がオ
フで、インバータ装置Ａの並列用遮断器５がオンとなっ
ている場合、本来的には閉回路17が形成されず、ΔＩ検
出用抵抗８にΔＩ信号は生じない（すなわち、ΔＩ＝０
である）はずである。
が停止状態にあり、インバータ装置Ａのみ運転している
場合、つまり、インバータ装置Ｂの並列用遮断器５がオ
フで、インバータ装置Ａの並列用遮断器５がオンとなっ
ている場合、本来的には閉回路17が形成されず、ΔＩ検
出用抵抗８にΔＩ信号は生じない（すなわち、ΔＩ＝０
である）はずである。
ところが、閉回路17を形成するために両インバータ装
置A,B間に設けられる制御ケーブル15,16の間に寄生する
ストレーキャパシタンス12が、相手方インバータ装置を
通ることなく両制御ケーブル15,16間を橋絡して閉回路
を形成し、両インバータ装置A,B間にあたかも出力電流
差が生じたかのような結果を引き起こしてしまう。これ
に基づいて、インバータ装置Ａ側において、乗算器６は
PLL回路２を介してインバータ１の出力電圧V1の位相調
整動作を行うことになる。そのため、逆に後から並列投
入するインバータ装置Ｂの出力電圧V2との間に位相差を
生じてしまい、並列投入時に両インバータ装置A,B間に
過大な横流が流れることになる。このような誤動作を少
なくするためPLL回路２に割込む回路のゲインを下げる
ことも考えられるが、そうすると本来の並列運転状態に
おいて両インバータ装置A,B間の出力電流バランスが悪
化してしまう。
置A,B間に設けられる制御ケーブル15,16の間に寄生する
ストレーキャパシタンス12が、相手方インバータ装置を
通ることなく両制御ケーブル15,16間を橋絡して閉回路
を形成し、両インバータ装置A,B間にあたかも出力電流
差が生じたかのような結果を引き起こしてしまう。これ
に基づいて、インバータ装置Ａ側において、乗算器６は
PLL回路２を介してインバータ１の出力電圧V1の位相調
整動作を行うことになる。そのため、逆に後から並列投
入するインバータ装置Ｂの出力電圧V2との間に位相差を
生じてしまい、並列投入時に両インバータ装置A,B間に
過大な横流が流れることになる。このような誤動作を少
なくするためPLL回路２に割込む回路のゲインを下げる
ことも考えられるが、そうすると本来の並列運転状態に
おいて両インバータ装置A,B間の出力電流バランスが悪
化してしまう。
したがって本発明は、両インバータ装置間を接続して
いる制御ケーブルのストレーキャパシタンスに基づく位
相制御誤差を除去し、それにより並列投入時の横流の発
生を防止し得るインバータ装置の並列運転制御装置を提
供することを目的とする。
いる制御ケーブルのストレーキャパシタンスに基づく位
相制御誤差を除去し、それにより並列投入時の横流の発
生を防止し得るインバータ装置の並列運転制御装置を提
供することを目的とする。
（課題を解決するための手段） 上記目的を達成するために本発明のインバータ装置の
並列運転制御装置は、各インバータ装置の電流検出回路
に、制御ケーブルのストレーキャパシタンスを介して流
れる電流により生ずる出力電流差に対する誤差を補正す
るためにインピーダンス素子からなる補正回路を設けた
ことを特徴とする。
並列運転制御装置は、各インバータ装置の電流検出回路
に、制御ケーブルのストレーキャパシタンスを介して流
れる電流により生ずる出力電流差に対する誤差を補正す
るためにインピーダンス素子からなる補正回路を設けた
ことを特徴とする。
（作 用） 並列制御ケーブルのストレーキャパシタンスを介して
流れる電流により差電流検出回路に生ずる誤差信号は並
列運転制御時に差電流検出回路を流れる電流による検出
信号電圧に対して90゜進んだ成分であることから、スト
レーキャパシタンスを介して流れる電流により発生する
電圧に対し逆相の電圧を加えることにより、誤差電圧が
相殺される。それにより、ストレーキャパシタンスに基
づく無用の位相制御誤差を除去して並列投入時の横流の
発生を防止することができる。
流れる電流により差電流検出回路に生ずる誤差信号は並
列運転制御時に差電流検出回路を流れる電流による検出
信号電圧に対して90゜進んだ成分であることから、スト
レーキャパシタンスを介して流れる電流により発生する
電圧に対し逆相の電圧を加えることにより、誤差電圧が
相殺される。それにより、ストレーキャパシタンスに基
づく無用の位相制御誤差を除去して並列投入時の横流の
発生を防止することができる。
（実施例） 第１図は本発明の一実施例を示すものである。ここで
第２図のものと同一の回路部分ないし回路要素は同一の
符号で示されている。
第２図のものと同一の回路部分ないし回路要素は同一の
符号で示されている。
第１図の装置の特徴は、ストレーキャパシタンス12の
相殺するために電圧変換用抵抗９に、補正用コンデンサ
21および補正用抵抗22の直列回路からなる補正回路を並
列に接続し、従来（第２図参照）ΔＩ検出用抵抗８と電
圧変換用抵抗９との間から引き出していた乗算器６への
ΔＩ検出用リード線19を補正用コンデンサ21と補正用抵
抗22との間から引か出すようにしたことにある。他の構
成部分は第２図のものと同一である。
相殺するために電圧変換用抵抗９に、補正用コンデンサ
21および補正用抵抗22の直列回路からなる補正回路を並
列に接続し、従来（第２図参照）ΔＩ検出用抵抗８と電
圧変換用抵抗９との間から引き出していた乗算器６への
ΔＩ検出用リード線19を補正用コンデンサ21と補正用抵
抗22との間から引か出すようにしたことにある。他の構
成部分は第２図のものと同一である。
いま、第１図の制御装置において、インバータ装置Ｂ
の並列用遮断器５がオフで、インバータ装置Ａの並列用
遮断器５がオンとなっている場合、つまり、負荷11側か
ら見てインバータ装置Ｂが停止状態にあり、インバータ
装置Ａのみ運転している場合、本来的には閉回路17が形
成されず、ΔＩ検出用抵抗８にΔＩ信号は生じない（す
なわち、ΔＩ＝０である）。しかし、インバータ装置Ａ
の出力電流I1に対応する電流が電圧変換用抵抗９に流
れ、それに対応する電圧が生じていることに変りはな
い。この電圧によって制御ケーブル15,16およびストレ
ーキャパシタンス12を通して循環電流が流れる。このス
トレーキャパシタンス12による循環電流Iscは、ω＝２
πｆ、ストレーキャパシタンス12のキャパシタンス値を
Csc、ΔＩ検出用抵抗８の抵抗値をR12、インバータ１の
出力電流I1によって電圧変換用抵抗９に生じる電圧をV
I1として、次式で表される。
の並列用遮断器５がオフで、インバータ装置Ａの並列用
遮断器５がオンとなっている場合、つまり、負荷11側か
ら見てインバータ装置Ｂが停止状態にあり、インバータ
装置Ａのみ運転している場合、本来的には閉回路17が形
成されず、ΔＩ検出用抵抗８にΔＩ信号は生じない（す
なわち、ΔＩ＝０である）。しかし、インバータ装置Ａ
の出力電流I1に対応する電流が電圧変換用抵抗９に流
れ、それに対応する電圧が生じていることに変りはな
い。この電圧によって制御ケーブル15,16およびストレ
ーキャパシタンス12を通して循環電流が流れる。このス
トレーキャパシタンス12による循環電流Iscは、ω＝２
πｆ、ストレーキャパシタンス12のキャパシタンス値を
Csc、ΔＩ検出用抵抗８の抵抗値をR12、インバータ１の
出力電流I1によって電圧変換用抵抗９に生じる電圧をV
I1として、次式で表される。
Isc＝VI1/｛R12−j1/（ωCsc）｝ …（１） この電流IscによってΔＩ検出用抵抗８には、その抵
抗値をR8とすれば、 Vsc＝Isc・R8 …（２） なる電圧が発生する。
抗値をR8とすれば、 Vsc＝Isc・R8 …（２） なる電圧が発生する。
一方、電圧変換用抵抗９には補正用コンデンサ21およ
び補正用抵抗22が接続されており、補正用コンデンサ21
のキャパシタンスをC21、補正用抵抗22の抵抗値をR22と
し、しかも電圧変換用抵抗９の抵抗値R9が補正用コンデ
ンサ21および補正用抵抗22の直列回路からなる補正回路
のインピーダンス｛R22−j1/（ωC21）｝に比べて大幅
に小さいものとすれば、補正回路に流れる電流Icpは次
のようなる。
び補正用抵抗22が接続されており、補正用コンデンサ21
のキャパシタンスをC21、補正用抵抗22の抵抗値をR22と
し、しかも電圧変換用抵抗９の抵抗値R9が補正用コンデ
ンサ21および補正用抵抗22の直列回路からなる補正回路
のインピーダンス｛R22−j1/（ωC21）｝に比べて大幅
に小さいものとすれば、補正回路に流れる電流Icpは次
のようなる。
Icp＝VI1/｛R22−j1/（ωC21）｝ …（３） この電流Icpにより補正用抵抗22には、 V22＝Icp・R22 …（４） なる電圧が発生する。
（２）式による電圧Vscと（４）式による電圧V22の大
きさと位相が互いに等しくなるように補正用コンデンサ
21および補正用抵抗22を選定すれば、乗算器６に入力さ
れる両電圧端子の電位は等しくなり、したがってその入
力電圧は零になり、乗算器６の出力誤差も零となる。こ
のようにしてインバータ１のストレーキャパシタンス12
による位相ずれを防止することができる。かくしてイン
バータ装置Ｂの並列投入時の過大な横電流を無くして投
入ショックを無くし、電圧変動の無い安定した給電を継
続することができる。
きさと位相が互いに等しくなるように補正用コンデンサ
21および補正用抵抗22を選定すれば、乗算器６に入力さ
れる両電圧端子の電位は等しくなり、したがってその入
力電圧は零になり、乗算器６の出力誤差も零となる。こ
のようにしてインバータ１のストレーキャパシタンス12
による位相ずれを防止することができる。かくしてイン
バータ装置Ｂの並列投入時の過大な横電流を無くして投
入ショックを無くし、電圧変動の無い安定した給電を継
続することができる。
上述の実施例においては、２組のインバータ装置A,B
を並列運転する場合について説明した。しかし、本発明
は３組以上のインバータ装置を並列運転する場合にも応
用することができる。また、位相基準を商用予備電源か
ら取込み、インバータ装置出力を商用予備電源と同期さ
せて両者を無瞬断で切換えるシステムにも適用すること
ができる。
を並列運転する場合について説明した。しかし、本発明
は３組以上のインバータ装置を並列運転する場合にも応
用することができる。また、位相基準を商用予備電源か
ら取込み、インバータ装置出力を商用予備電源と同期さ
せて両者を無瞬断で切換えるシステムにも適用すること
ができる。
さらに出力電流差ΔＩの検出量をA/D変換器でディジ
タル信号に変換し、ディジタルPLLで位相制御する構成
のものにも適用することができる。
タル信号に変換し、ディジタルPLLで位相制御する構成
のものにも適用することができる。
以上詳述したように本発明によれば、インバータ装置
の並列運転システムにおいて、両インバータ装置間を連
絡する並列制御ケーブルのストレーキャパシタンスの影
響を受けない並列運転制御装置を構成することができ、
いかなる運用モードにおいても各インバータ装置の出力
電圧位相のずれることのない、信頼性の高い、インバー
タ装置の並列運転制御装置を提供することができる。
の並列運転システムにおいて、両インバータ装置間を連
絡する並列制御ケーブルのストレーキャパシタンスの影
響を受けない並列運転制御装置を構成することができ、
いかなる運用モードにおいても各インバータ装置の出力
電圧位相のずれることのない、信頼性の高い、インバー
タ装置の並列運転制御装置を提供することができる。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のインバータ装置の並列運転制御装置のブロック図
である。 A,B……インバータ装置、１……インバータ、２……PLL
（フェーズロックドループ）回路、３……補助変圧器、
４……主変流器、５……並列用遮断器、６……乗算器、
７……補助変流器、８……ΔＩ検出用抵抗、９……電圧
変換用抵抗、10……並列制御回路接続器、11……負荷、
12……ストレーキャパシタンス、13……交流フィルタ、
15,16……制御ケーブル、21……補正用コンデンサ、22
……補正用抵抗。
従来のインバータ装置の並列運転制御装置のブロック図
である。 A,B……インバータ装置、１……インバータ、２……PLL
（フェーズロックドループ）回路、３……補助変圧器、
４……主変流器、５……並列用遮断器、６……乗算器、
７……補助変流器、８……ΔＩ検出用抵抗、９……電圧
変換用抵抗、10……並列制御回路接続器、11……負荷、
12……ストレーキャパシタンス、13……交流フィルタ、
15,16……制御ケーブル、21……補正用コンデンサ、22
……補正用抵抗。
Claims (1)
- 【請求項１】常時所定の位相基準信号に同期して運転さ
れる複数台のインバータ装置の並列運転を行うために、
各インバータ装置ごとに出力電圧検出回路および出力電
流検出回路を設けるとともに、並列運転を行うべき両イ
ンバータ装置の電流検出回路間を制御ケーブルによって
接続して両インバータ装置間の出力電流差を求める差電
流検出回路を形成し、各インバータ装置ごとに前記出力
電圧検出回路によって検出された出力電圧と前記差電流
検出回路によって検出された出力電流差との積が零とな
るようにインバータ出力電圧位相を調整する有効電力調
整手段を設けたインバータ装置の並列運転制御装置にお
いて、 各インバータ装置の電流検出回路に、前記制御ケーブル
のストレーキャパシタンスを介して流れる電流により生
ずる前記出力電流差に対する誤差を補正するインピーダ
ンス素子からなる補正回路を設けたことを特徴とするイ
ンバータ装置の並列運転制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055501A JP2703980B2 (ja) | 1989-03-08 | 1989-03-08 | インバータ装置の並列運転制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055501A JP2703980B2 (ja) | 1989-03-08 | 1989-03-08 | インバータ装置の並列運転制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237470A JPH02237470A (ja) | 1990-09-20 |
| JP2703980B2 true JP2703980B2 (ja) | 1998-01-26 |
Family
ID=13000403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055501A Expired - Lifetime JP2703980B2 (ja) | 1989-03-08 | 1989-03-08 | インバータ装置の並列運転制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703980B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2887013B2 (ja) * | 1991-04-25 | 1999-04-26 | 三菱電機株式会社 | ３相交流出力変換器の並列運転制御装置 |
-
1989
- 1989-03-08 JP JP1055501A patent/JP2703980B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02237470A (ja) | 1990-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212630A (en) | Parallel inverter system | |
| JP2526992B2 (ja) | 交流出力変換器の並列運転システム | |
| KR960000800B1 (ko) | 인버터 시스템 | |
| KR900008391B1 (ko) | 전력변환방식 | |
| US5473528A (en) | Parallel connection of different types of AC power supplies of differing capacities | |
| EP0595319B1 (en) | PWM inverter control system and method | |
| KR970004468B1 (ko) | 전력변환기의 제어장치 | |
| CN112840549B (zh) | 逆变器装置的测试装置 | |
| KR100435503B1 (ko) | 불평형 전원보상 및 순간 저전압보상 제어방법 | |
| JP2703980B2 (ja) | インバータ装置の並列運転制御装置 | |
| EP0965159B1 (en) | An active filter device | |
| JP3570913B2 (ja) | 半導体スイッチの制御装置 | |
| JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| SU1760533A1 (ru) | Устройство дл питани нагрузок стабилизированным напр жением посто нного тока | |
| JPH07128378A (ja) | 多重インバータのインピーダンス計測方法 | |
| JPH0549172A (ja) | 高調波補償装置 | |
| JP2730383B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| SU1310974A1 (ru) | Способ управлени статическими преобразовател ми частоты,работающими параллельно на общую нагрузку | |
| JPH04312324A (ja) | 並行運転ｕｐｓシステムにおける横流補償方法 | |
| JPS61170240A (ja) | アクテイブフイルタ | |
| SU883882A2 (ru) | Система электропитани посто нного напр жени | |
| JPH01194870A (ja) | インバータを含む電源装置の並列接続装置 | |
| JPH10262337A (ja) | 能動型高調波抑制装置 | |
| JP3133772B2 (ja) | インバータ装置 | |
| JPH01255475A (ja) | 定電圧定周波電源装置の並列運転制御装置 |