JP4613531B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4613531B2 JP4613531B2 JP2004188640A JP2004188640A JP4613531B2 JP 4613531 B2 JP4613531 B2 JP 4613531B2 JP 2004188640 A JP2004188640 A JP 2004188640A JP 2004188640 A JP2004188640 A JP 2004188640A JP 4613531 B2 JP4613531 B2 JP 4613531B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、負荷となる電子機器に対して、通常動作用のメイン電源と待機用のサブ電源
とを供給することが可能なスイッチング電源装置に関する。
とを供給することが可能なスイッチング電源装置に関する。
近年、ＴＶＣＲ(Television+Video Cassette Recorder)等の多機能化を図った電子機器
が多くなってきている。このような多機能化を図った電子機器に電源を供給する電源装置
は、出力容量、出力系統数の増加が著しく、このような電源装置には、安定化電圧を出力
するとともに、電源効率が良く、低消費電力化、小型化に有利であるスイッチング電源装
置が用いられている。
が多くなってきている。このような多機能化を図った電子機器に電源を供給する電源装置
は、出力容量、出力系統数の増加が著しく、このような電源装置には、安定化電圧を出力
するとともに、電源効率が良く、低消費電力化、小型化に有利であるスイッチング電源装
置が用いられている。
また、ＴＶＣＲ等の電子機器は、通常動作時以外の待機時にも電源を供給する必要があ
り、その待機時における消費電力を低減するため、そのような電子機器に電源を供給する
スイッチング電源装置には、電子機器内の各動作部を動作させるための通常動作用のメイ
ン電源（各動作部の動作に必要な出力電圧）を生成するメイン電源生成回路と、前記各動
作部の動作／停止等を制御する機能を含むシステム制御部であるマイクロコンピュータ（
以下、マイコンという）を動作させるための待機用のサブ電源（例えば５Ｖの電圧）を生
成するサブ電源生成回路とが備えられていることが多い。
り、その待機時における消費電力を低減するため、そのような電子機器に電源を供給する
スイッチング電源装置には、電子機器内の各動作部を動作させるための通常動作用のメイ
ン電源（各動作部の動作に必要な出力電圧）を生成するメイン電源生成回路と、前記各動
作部の動作／停止等を制御する機能を含むシステム制御部であるマイクロコンピュータ（
以下、マイコンという）を動作させるための待機用のサブ電源（例えば５Ｖの電圧）を生
成するサブ電源生成回路とが備えられていることが多い。
メイン電源生成回路およびサブ電源生成回路は、共に商用電源からの交流電圧を整流・
平滑して得た入力直流電圧が与えられるトランスと、このトランスの１次巻線を介して前
記入力直流電圧が与えられるスイッチング素子を有している。そして、各スイッチング素
子がそれぞれオン／オフ制御されることにより、各トランスの２次巻線に発生する電圧を
整流・平滑することで各出力電圧を得るようにしている。
平滑して得た入力直流電圧が与えられるトランスと、このトランスの１次巻線を介して前
記入力直流電圧が与えられるスイッチング素子を有している。そして、各スイッチング素
子がそれぞれオン／オフ制御されることにより、各トランスの２次巻線に発生する電圧を
整流・平滑することで各出力電圧を得るようにしている。
そして、リモコンなどから電子機器を電源オンする指示があった場合、この指示に応答
して出力された前記マイコンからのパワーオン信号により前記メイン電源生成回路を動作
させ、一方、電子機器を電源オフする指示があった場合、この指示に応答して出力された
前記マイコンからのパワーオフ信号により前記メイン電源生成回路の発振周波数を低下さ
せ、これにより、前記メイン電源生成回路における消費電力を削減し、待機時におけるス
イッチング電源装置の消費電力の低減を図っている。
して出力された前記マイコンからのパワーオン信号により前記メイン電源生成回路を動作
させ、一方、電子機器を電源オフする指示があった場合、この指示に応答して出力された
前記マイコンからのパワーオフ信号により前記メイン電源生成回路の発振周波数を低下さ
せ、これにより、前記メイン電源生成回路における消費電力を削減し、待機時におけるス
イッチング電源装置の消費電力の低減を図っている。
また、特許文献１に記載の従来技術のように、２次側に相対的に電圧の高いメイン出力
と相対的に電圧の低いサブ出力とを備え、前記メイン出力の電圧を光結合手段を介して１
次側のスイッチング制御手段にフィードバックして定電圧制御動作を行うとともに、前記
メイン出力の系統の電力負荷が前記サブ出力の系統の負荷制御手段で動作制御され、待機
動作時には、前記負荷制御手段が前記電力負荷の動作を停止させ、前記光結合手段が擬似
的に間欠発振状態の出力電圧で点滅することにより、最低限の出力電圧とすることができ
るスイッチング電源装置も知られている。
特開２００３−１９９３４０号公報
特開平１１−１０３５４１号公報
と相対的に電圧の低いサブ出力とを備え、前記メイン出力の電圧を光結合手段を介して１
次側のスイッチング制御手段にフィードバックして定電圧制御動作を行うとともに、前記
メイン出力の系統の電力負荷が前記サブ出力の系統の負荷制御手段で動作制御され、待機
動作時には、前記負荷制御手段が前記電力負荷の動作を停止させ、前記光結合手段が擬似
的に間欠発振状態の出力電圧で点滅することにより、最低限の出力電圧とすることができ
るスイッチング電源装置も知られている。
しかしながら、上述したようなメイン電源生成回路とサブ電源生成回路を有する従来の
スイッチング電源装置は、電子機器を電源オフする指示があった場合、この指示に応答し
て出力されたマイコンからのパワーオフ信号によりメイン電源生成回路の発振周波数を低
下させ、これにより、メイン電源生成回路における消費電力を削減し、待機時におけるス
イッチング電源装置の消費電力の低減を図っているが、待機時においてもメイン電源生成
回路は発振周波数が低くても発振している状態であるので、この分、消費電力が多くなる
という課題があった。
スイッチング電源装置は、電子機器を電源オフする指示があった場合、この指示に応答し
て出力されたマイコンからのパワーオフ信号によりメイン電源生成回路の発振周波数を低
下させ、これにより、メイン電源生成回路における消費電力を削減し、待機時におけるス
イッチング電源装置の消費電力の低減を図っているが、待機時においてもメイン電源生成
回路は発振周波数が低くても発振している状態であるので、この分、消費電力が多くなる
という課題があった。
また、特許文献１に記載の従来技術は、待機時に間欠発振状態にすることにより、メイ
ン出力の出力電圧を最低電圧に維持して消費電力の低減を図ることはできるが、メイン出
力を供給するための発振動作が完全に停止するわけではない。このようなスイッチング電
源装置は、通常、メイン出力を供給する負荷が定格負荷である場合に出力効率が最大とな
るように設計されており、最小負荷および待機時の負荷に関する出力効率については対策
がなされていないので、待機時において、間欠発振状態になるとはいえども、無駄な消費
電力が多くなるという課題があった。
ン出力の出力電圧を最低電圧に維持して消費電力の低減を図ることはできるが、メイン出
力を供給するための発振動作が完全に停止するわけではない。このようなスイッチング電
源装置は、通常、メイン出力を供給する負荷が定格負荷である場合に出力効率が最大とな
るように設計されており、最小負荷および待機時の負荷に関する出力効率については対策
がなされていないので、待機時において、間欠発振状態になるとはいえども、無駄な消費
電力が多くなるという課題があった。
なお、特許文献２に記載の従来技術においては、ＡＣプラグなどの商用電源入力部から
交流電源が機器の本体に供給され、本体には主電源（メイン電源）が含まれ、商用電源の
供給ラインにはリレーなどの開閉装置が設けられ、待機時には開閉装置を開状態にするこ
とによって、主電源をオフして消費電力の低減を図るように構成されたものであり、リレ
ーなどの開閉装置を用いない上記のようなスイッチング電源装置の構成とは異なる。
交流電源が機器の本体に供給され、本体には主電源（メイン電源）が含まれ、商用電源の
供給ラインにはリレーなどの開閉装置が設けられ、待機時には開閉装置を開状態にするこ
とによって、主電源をオフして消費電力の低減を図るように構成されたものであり、リレ
ーなどの開閉装置を用いない上記のようなスイッチング電源装置の構成とは異なる。
本発明は、上記のような課題を解決するためになされたもので、待機時における消費電
力を削減することができる機能を有するスイッチング電源装置を提供することを目的とす
る。
力を削減することができる機能を有するスイッチング電源装置を提供することを目的とす
る。
上記目的を達成するために、本願発明は、負荷となる電子機器に対して、通常動作用のメイン電源と待機用のサブ電源とを供給することが可能なスイッチング電源装置において、第１のトランスの１次巻線と第１の電界効果トランジスタと第１のトランジスタとを含み、商用電源からの交流電圧を整流・平滑した直流電圧が、前記第１のトランスの１次巻線の一端に入力されるとともに、第１の抵抗素子を通じて前記第１の電界効果トランジスタのゲートと前記第１のトランジスタのコレクタとに入力され、前記第１のトランスの１次巻線の他端は前記第１の電界効果トランジスタのドレインと接続され、前記第１の電界効果トランジスタのソース電圧は前記第１のトランジスタのベースに入力されるとともに、前記第１の電界効果トランジスタのソースは第２の抵抗素子を通じて接地され、前記第１の電界効果トランジスタのゲートは前記第１のトランジスタのコレクタと接続され、前記第１のトランジスタのエミッタは接地された第１の発振回路を構成し、前記第１の発振回路の発振動作によって前記第１のトランスの２次巻線に電圧を誘起し、誘起した電圧を、電子機器の各部に供給する通常動作用のメイン電源として出力するメイン電源生成回路と、第２のトランスの１次巻線と第２の電界効果トランジスタと第２のトランジスタとを含み、商用電源からの交流電圧を整流・平滑した前記直流電圧が、前記第２のトランスの１次巻線の一端に入力されるとともに、第３の抵抗素子を通じて前記第２の電界効果トランジスタのゲートと前記第２のトランジスタのコレクタとに入力され、前記第２のトランスの１次巻線の他端は前記第２の電界効果トランジスタのドレインと接続され、前記第２の電界効果トランジスタのソース電圧は前記第２のトランジスタのベースに入力されるとともに、前記第２の電界効果トランジスタのソースは第４の抵抗素子を通じて接地され、前記第２の電界効果トランジスタのゲートは前記第２のトランジスタのコレクタと接続され、前記第２のトランジスタのエミッタは接地された第２の発振回路を構成し、前記第２の発振回路の発振動作によって前記第２のトランスの２次巻線に電圧を誘起し、誘起した電圧を待機用のサブ電源として出力するサブ電源生成回路と、前記待機用のサブ電源により動作し電子機器および該電源装置を制御するシステム制御部と、電源のオフ指示に応答して前記システム制御部から出力されるパワーオフ信号を受けて前記サブ電源からの電流を出力するスイッチング素子と、前記スイッチング素子から出力された前記電流の入力によって光結合により得た信号を出力するフォトカプラと、を有し、前記パワーオフ信号に対応する前記フォトカプラから出力された前記信号を前記第１の電界効果トランジスタのゲートに入力することにより前記第１の発振回路の動作を停止させ、これにより、前記メイン電源生成回路の発振動作を停止させる発振動作制御回路と、を備えたことを特徴とするスイッチング電源装置を提供する。
この構成において、電源のオフ指示があると、システム制御部からはパワーオフ信号が
出力され、これにより、発振動作制御回路のスイッチング素子はパワーオフ信号に対応す
る動作を行ってフォトカプラを駆動させ、フォトカプラからパワーオフに対応する信号が
出力される。この信号を受けたメイン電源生成回路の第１の発振回路は動作が停止し、こ
の結果、メイン電源生成回路は発振動作が停止してメイン電源の生成が行われず、サブ電
源生成回路からの待機用のサブ電源のみがシステム制御部に供給される。したがって、こ
の構成によれば、待機時にはメイン電源生成回路の発振動作を停止させることができ、こ
れにより、待機時における消費電力を削減することができる。また、メイン電源生成回路
の発振動作を停止させる機能を比較的簡単な回路構成で実現できるので、コストアップに
繋がるようなことはない。
出力され、これにより、発振動作制御回路のスイッチング素子はパワーオフ信号に対応す
る動作を行ってフォトカプラを駆動させ、フォトカプラからパワーオフに対応する信号が
出力される。この信号を受けたメイン電源生成回路の第１の発振回路は動作が停止し、こ
の結果、メイン電源生成回路は発振動作が停止してメイン電源の生成が行われず、サブ電
源生成回路からの待機用のサブ電源のみがシステム制御部に供給される。したがって、こ
の構成によれば、待機時にはメイン電源生成回路の発振動作を停止させることができ、こ
れにより、待機時における消費電力を削減することができる。また、メイン電源生成回路
の発振動作を停止させる機能を比較的簡単な回路構成で実現できるので、コストアップに
繋がるようなことはない。
以上のように本発明によれば、負荷となる電子機器に対して、通常動作用のメイン電源と待機用のサブ電源とを供給することが可能なスイッチング電源装置において、第１のト
ランスの１次巻線と第１の電界効果トランジスタと第１のトランジスタとを含み、商用電源からの交流電圧を整流・平滑した直流電圧が、前記第１のトランスの１次巻線の一端に入力されるとともに、第１の抵抗素子を通じて前記第１の電界効果トランジスタのゲートと前記第１のトランジスタのコレクタとに入力され、前記第１のトランスの１次巻線の他端は前記第１の電界効果トランジスタのドレインと接続され、前記第１の電界効果トランジスタのソース電圧は前記第１のトランジスタのベースに入力されるとともに、前記第１の電界効果トランジスタのソースは第２の抵抗素子を通じて接地され、前記第１の電界効果トランジスタのゲートは前記第１のトランジスタのコレクタと接続され、前記第１のトランジスタのエミッタは接地された第１の発振回路を構成し、前記第１の発振回路の発振動作によって前記第１のトランスの２次巻線に電圧を誘起し、誘起した電圧を、電子機器の各部に供給する通常動作用のメイン電源として出力するメイン電源生成回路と、第２のトランスの１次巻線と第２の電界効果トランジスタと第２のトランジスタとを含み、商用電源からの交流電圧を整流・平滑した前記直流電圧が、前記第２のトランスの１次巻線の一端に入力されるとともに、第３の抵抗素子を通じて前記第２の電界効果トランジスタのゲートと前記第２のトランジスタのコレクタとに入力され、前記第２のトランスの１次巻線の他端は前記第２の電界効果トランジスタのドレインと接続され、前記第２の電界効果トランジスタのソース電圧は前記第２のトランジスタのベースに入力されるとともに、前記第２の電界効果トランジスタのソースは第４の抵抗素子を通じて接地され、前記第２の電界効果トランジスタのゲートは前記第２のトランジスタのコレクタと接続され、前記第２のトランジスタのエミッタは接地された第２の発振回路を構成し、前記第２の発振回路の発振動作によって前記第２のトランスの２次巻線に電圧を誘起し、誘起した電圧を待機用のサブ電源として出力するサブ電源生成回路と、前記待機用のサブ電源により動作し電子機器および該電源装置を制御するシステム制御部と、電源のオフ指示に応答して前記システム制御部から出力されるパワーオフ信号を受けて前記サブ電源からの電流を出力するスイッチング素子と、前記スイッチング素子から出力された前記電流の入力によって光結合により得た信号を出力するフォトカプラと、を有し、前記パワーオフ信号に対応する前記フォトカプラから出力された前記信号を前記第１の電界効果トランジスタのゲートに入力することにより前記第１の発振回路の動作を停止させ、これにより、前記メイン電源生成回路の発振動作を停止させる発振動作制御回路と、を備えたので、待機時には前記メイン電源生成回路の発振動作は停止し、これにより、待機時における消費電力を削減することができる。また、メイン電源生成回路の発振動作を停止させる機能を比較的簡単な回路構成で実現できるので、コストアップに繋がるようなことはない。
ランスの１次巻線と第１の電界効果トランジスタと第１のトランジスタとを含み、商用電源からの交流電圧を整流・平滑した直流電圧が、前記第１のトランスの１次巻線の一端に入力されるとともに、第１の抵抗素子を通じて前記第１の電界効果トランジスタのゲートと前記第１のトランジスタのコレクタとに入力され、前記第１のトランスの１次巻線の他端は前記第１の電界効果トランジスタのドレインと接続され、前記第１の電界効果トランジスタのソース電圧は前記第１のトランジスタのベースに入力されるとともに、前記第１の電界効果トランジスタのソースは第２の抵抗素子を通じて接地され、前記第１の電界効果トランジスタのゲートは前記第１のトランジスタのコレクタと接続され、前記第１のトランジスタのエミッタは接地された第１の発振回路を構成し、前記第１の発振回路の発振動作によって前記第１のトランスの２次巻線に電圧を誘起し、誘起した電圧を、電子機器の各部に供給する通常動作用のメイン電源として出力するメイン電源生成回路と、第２のトランスの１次巻線と第２の電界効果トランジスタと第２のトランジスタとを含み、商用電源からの交流電圧を整流・平滑した前記直流電圧が、前記第２のトランスの１次巻線の一端に入力されるとともに、第３の抵抗素子を通じて前記第２の電界効果トランジスタのゲートと前記第２のトランジスタのコレクタとに入力され、前記第２のトランスの１次巻線の他端は前記第２の電界効果トランジスタのドレインと接続され、前記第２の電界効果トランジスタのソース電圧は前記第２のトランジスタのベースに入力されるとともに、前記第２の電界効果トランジスタのソースは第４の抵抗素子を通じて接地され、前記第２の電界効果トランジスタのゲートは前記第２のトランジスタのコレクタと接続され、前記第２のトランジスタのエミッタは接地された第２の発振回路を構成し、前記第２の発振回路の発振動作によって前記第２のトランスの２次巻線に電圧を誘起し、誘起した電圧を待機用のサブ電源として出力するサブ電源生成回路と、前記待機用のサブ電源により動作し電子機器および該電源装置を制御するシステム制御部と、電源のオフ指示に応答して前記システム制御部から出力されるパワーオフ信号を受けて前記サブ電源からの電流を出力するスイッチング素子と、前記スイッチング素子から出力された前記電流の入力によって光結合により得た信号を出力するフォトカプラと、を有し、前記パワーオフ信号に対応する前記フォトカプラから出力された前記信号を前記第１の電界効果トランジスタのゲートに入力することにより前記第１の発振回路の動作を停止させ、これにより、前記メイン電源生成回路の発振動作を停止させる発振動作制御回路と、を備えたので、待機時には前記メイン電源生成回路の発振動作は停止し、これにより、待機時における消費電力を削減することができる。また、メイン電源生成回路の発振動作を停止させる機能を比較的簡単な回路構成で実現できるので、コストアップに繋がるようなことはない。
図１は本発明の一実施形態に係るスイッチング電源装置の電気的構成を示す回路図であ
る。このスイッチング電源装置は、ＴＶＣＲ等の電子機器の電源装置として用いられ、電
子機器の動作に必要な電源を供給するものであり、トランス（第１のトランス）２９の１
次巻線２９ａとＦＥＴ１４とを含む発振回路を構成し、図示しない商用電源からの交流電
圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作によって前記トランス２
９の２次巻線２９ｃ，２９ｄ，２９ｅに電圧を誘起し、誘起した電圧を電子機器の各部に
供給する通常動作用のメイン電源として出力するメイン電源生成回路１を備えている。
る。このスイッチング電源装置は、ＴＶＣＲ等の電子機器の電源装置として用いられ、電
子機器の動作に必要な電源を供給するものであり、トランス（第１のトランス）２９の１
次巻線２９ａとＦＥＴ１４とを含む発振回路を構成し、図示しない商用電源からの交流電
圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作によって前記トランス２
９の２次巻線２９ｃ，２９ｄ，２９ｅに電圧を誘起し、誘起した電圧を電子機器の各部に
供給する通常動作用のメイン電源として出力するメイン電源生成回路１を備えている。
また、このスイッチング電源装置は、トランス（第２のトランス）４５の１次巻線４５
ａとＦＥＴ５６とを含む発振回路を構成し、商用電源からの交流電圧を整流・平滑した直
流電圧を入力して前記発振回路の発振動作によってトランス４５の２次巻線４５ｃに電圧
を誘起し、誘起した電圧を待機用のサブ電源として出力するサブ電源生成回路２と、待機
用のサブ電源により動作し電子機器および該電源装置を制御するシステム制御部としての
マイクロコンピュータ（以下マイコンという）３とを備えている。
ａとＦＥＴ５６とを含む発振回路を構成し、商用電源からの交流電圧を整流・平滑した直
流電圧を入力して前記発振回路の発振動作によってトランス４５の２次巻線４５ｃに電圧
を誘起し、誘起した電圧を待機用のサブ電源として出力するサブ電源生成回路２と、待機
用のサブ電源により動作し電子機器および該電源装置を制御するシステム制御部としての
マイクロコンピュータ（以下マイコンという）３とを備えている。
更に、このスイッチング電源装置は、電源のオン／オフ指示に応答して出力されたマイ
コン３からのパワーオン信号／パワーオフ信号を受けてパワーオン／パワーオフに対応す
る信号を出力するトランジスタ（スイッチング素子）７５と、このトランジスタ７５から
の信号を入力して光結合により得た信号を出力するフォトカプラ７６とを有し、フォトカ
プラ７６から出力された信号がパワーオフに対応する信号であれば、この信号をメイン電
源生成回路１におけるＦＥＴ１４のゲートに入力してＦＥＴ１４の動作を停止させ、これ
により、メイン電源生成回路１の発振動作を停止させる発振動作制御回路４を備えている
。
コン３からのパワーオン信号／パワーオフ信号を受けてパワーオン／パワーオフに対応す
る信号を出力するトランジスタ（スイッチング素子）７５と、このトランジスタ７５から
の信号を入力して光結合により得た信号を出力するフォトカプラ７６とを有し、フォトカ
プラ７６から出力された信号がパワーオフに対応する信号であれば、この信号をメイン電
源生成回路１におけるＦＥＴ１４のゲートに入力してＦＥＴ１４の動作を停止させ、これ
により、メイン電源生成回路１の発振動作を停止させる発振動作制御回路４を備えている
。
メイン電源生成回路１は、商用電源（図示せず）からの交流電圧を整流・平滑した入力
直流電圧ＶＩＮが与えられるトランス２９と、このトランス２９の１次巻線２９ａを介し
て入力直流電圧ＶＩＮが与えられるＭＯＳ型ＦＥＴ（電界効果トランジスタ、以下、ＦＥ
Ｔという）１４と、このＦＥＴ１４をスイッチング動作させる１次側回路（発振回路）を
備えており、ＦＥＴ１４をスイッチング動作させることによりトランス２９の２次巻線２
９ｃ，２９ｄ，２９ｅに誘起する電圧をＴＶＣＲの各部に供給する。
直流電圧ＶＩＮが与えられるトランス２９と、このトランス２９の１次巻線２９ａを介し
て入力直流電圧ＶＩＮが与えられるＭＯＳ型ＦＥＴ（電界効果トランジスタ、以下、ＦＥ
Ｔという）１４と、このＦＥＴ１４をスイッチング動作させる１次側回路（発振回路）を
備えており、ＦＥＴ１４をスイッチング動作させることによりトランス２９の２次巻線２
９ｃ，２９ｄ，２９ｅに誘起する電圧をＴＶＣＲの各部に供給する。
先ず、このメイン電源生成回路１における１次側回路の構成を説明する。１次巻線２９
ａの一端には入力直流電圧ＶＩＮが与えられ、１次巻線２９ａの他端はＦＥＴ１４のドレ
インに接続されている。また、ＦＥＴ１４のソースは並列に接続されたツェナーダイオー
ド１１と抵抗１２を介してアースに接続されるとともに、ダイオード１７を介してトラン
ジスタ１８のベースに接続されている。そして、抵抗１０を介して入力直流電圧ＶＩＮが
与えられるＦＥＴ１４のゲートは、並列に接続されたツェナーダイオード１９とコンデン
サ１５と抵抗１６を介してアースに接続されている。更に、ＦＥＴ１４のドレイン−ソー
ス間にはコンデンサ１３が接続されている。
ａの一端には入力直流電圧ＶＩＮが与えられ、１次巻線２９ａの他端はＦＥＴ１４のドレ
インに接続されている。また、ＦＥＴ１４のソースは並列に接続されたツェナーダイオー
ド１１と抵抗１２を介してアースに接続されるとともに、ダイオード１７を介してトラン
ジスタ１８のベースに接続されている。そして、抵抗１０を介して入力直流電圧ＶＩＮが
与えられるＦＥＴ１４のゲートは、並列に接続されたツェナーダイオード１９とコンデン
サ１５と抵抗１６を介してアースに接続されている。更に、ＦＥＴ１４のドレイン−ソー
ス間にはコンデンサ１３が接続されている。
また、ＦＥＴ１４のゲートは、ＮＰＮ型のトランジスタ１８のコレクタと、抵抗２２と
コンデンサ２３との直列回路を介してトランス２９の補助巻線２９ｂの一端とに接続され
、補助巻線２９ｂの他端とトランジスタ１８のエミッタとはアースに接続されている。な
お、ＦＥＴ１４のゲートは発振動作制御回路４にも接続されているが、この発振動作制御
回路４との接続、及びその動作等については後述する。
コンデンサ２３との直列回路を介してトランス２９の補助巻線２９ｂの一端とに接続され
、補助巻線２９ｂの他端とトランジスタ１８のエミッタとはアースに接続されている。な
お、ＦＥＴ１４のゲートは発振動作制御回路４にも接続されているが、この発振動作制御
回路４との接続、及びその動作等については後述する。
また、補助巻線２９ｂの一端は、ツェナーダイオード２４と抵抗２５との直列回路を介
してトランジスタ１８のベースに接続されるとともに、抵抗２６とダイオード２７を介し
てフォトカプラ２８の２次側のフォトトラジスタ２８ｂのコレクタに接続されている。そ
して、フォトトラジスタ２８ｂのエミッタは、抵抗２１を介してアースに接続されるとと
もに、トランジスタ１８のベースに接続されている。更に、トランジスタ１８のベースは
コンデンサ２０を介してアースに接続されている。
してトランジスタ１８のベースに接続されるとともに、抵抗２６とダイオード２７を介し
てフォトカプラ２８の２次側のフォトトラジスタ２８ｂのコレクタに接続されている。そ
して、フォトトラジスタ２８ｂのエミッタは、抵抗２１を介してアースに接続されるとと
もに、トランジスタ１８のベースに接続されている。更に、トランジスタ１８のベースは
コンデンサ２０を介してアースに接続されている。
次に、トランス２９の２次側であるが、２次巻線２９ｃの一端から、例えば、ＴＶＣＲ
のブラウン管に与える高電圧を生成する高電圧系回路の電源としての電圧＋Ｂが出力され
る。また、２次巻線２９ｄの一端から、動作電圧として例えば、９Ｖを必要とする９Ｖ系
回路の電源としての電圧P-ON+9Vが出力され、２次巻線２９ｅの一端から、動作電圧とし
て例えば、１２Ｖを必要とするモータ駆動系回路等の１２Ｖ系回路の電源としての電圧P-
ON+12Vが出力される。各２次巻線２９ｃ、２９ｄ、２９ｅの他端はシグナルグランドに接
続されている。なお、シグナルグランドとアース間はコンデンサ６７を介して接続されて
いる。
のブラウン管に与える高電圧を生成する高電圧系回路の電源としての電圧＋Ｂが出力され
る。また、２次巻線２９ｄの一端から、動作電圧として例えば、９Ｖを必要とする９Ｖ系
回路の電源としての電圧P-ON+9Vが出力され、２次巻線２９ｅの一端から、動作電圧とし
て例えば、１２Ｖを必要とするモータ駆動系回路等の１２Ｖ系回路の電源としての電圧P-
ON+12Vが出力される。各２次巻線２９ｃ、２９ｄ、２９ｅの他端はシグナルグランドに接
続されている。なお、シグナルグランドとアース間はコンデンサ６７を介して接続されて
いる。
また、２次巻線２９ｃの所定の位置に設けられたタップ２９ｆから、ダイオード２０と
コンデンサ２１との並列回路を介して、例えば、偏向系回路の電源としての電圧＋Ｄが出
力される。また、トランス２９の２次側から出力される電圧のいずれかが整流・平滑され
た直流電圧がＦ／Ｂ（フィードバック）電圧としてフォトカプラ２８の１次側の発光ダイ
オード２８ａに与えられるようになっている。
コンデンサ２１との並列回路を介して、例えば、偏向系回路の電源としての電圧＋Ｄが出
力される。また、トランス２９の２次側から出力される電圧のいずれかが整流・平滑され
た直流電圧がＦ／Ｂ（フィードバック）電圧としてフォトカプラ２８の１次側の発光ダイ
オード２８ａに与えられるようになっている。
次に、このような構成を有するメイン電源生成回路１の発振時の動作を説明する。入力
直流電圧ＶＩＮが抵抗１０と抵抗１６とで分圧された分圧電圧がＦＥＴ１４のゲートに印
加され、ＦＥＴ１４がオンすると、１次巻線２９ａ、ＦＥＴ１４のドレイン−ソース間、
抵抗１２の経路で電流が流れる。
直流電圧ＶＩＮが抵抗１０と抵抗１６とで分圧された分圧電圧がＦＥＴ１４のゲートに印
加され、ＦＥＴ１４がオンすると、１次巻線２９ａ、ＦＥＴ１４のドレイン−ソース間、
抵抗１２の経路で電流が流れる。
そして、この電流が抵抗１２を流れることにより生じた電圧がダイオード１７を介して
トランジスタ１８のベースに与えられ、トランジスタ１８がオンすることにより、トラン
ジスタ１８のコレクタ電位、即ち、ＦＥＴ１４のゲート電位がＬ（Ｌｏｗ）レベルになる
ので、ＦＥＴ１４はオフとなる。ＦＥＴ１４がオフとなるので、先ほどの電流は流れなく
なり、ＦＥＴ１４のソース電位、即ち、トランジスタ１８のベース電位がＬレベルとなる
ので、トランジスタ１８はオフする。トランジスタ１８がオフすると、再び、入力直流電
圧ＶＩＮが抵抗１０と抵抗１６とで分圧された分圧電圧がＦＥＴ１４のゲートに印加され
、ＦＥＴ１４がオンする。
トランジスタ１８のベースに与えられ、トランジスタ１８がオンすることにより、トラン
ジスタ１８のコレクタ電位、即ち、ＦＥＴ１４のゲート電位がＬ（Ｌｏｗ）レベルになる
ので、ＦＥＴ１４はオフとなる。ＦＥＴ１４がオフとなるので、先ほどの電流は流れなく
なり、ＦＥＴ１４のソース電位、即ち、トランジスタ１８のベース電位がＬレベルとなる
ので、トランジスタ１８はオフする。トランジスタ１８がオフすると、再び、入力直流電
圧ＶＩＮが抵抗１０と抵抗１６とで分圧された分圧電圧がＦＥＴ１４のゲートに印加され
、ＦＥＴ１４がオンする。
このようにして、ＦＥＴ１４がオン／オフを繰り返すことにより、１次巻線２９ａには
パルス電流が流れ、このパルス電流により補助巻線２９ｂ、２次巻線２９ｃ、２９ｄ、２
９ｅにそれぞれの巻線比率に応じた電圧が誘起される。例えば、２次巻線２９ｃには１２
０Ｖ程度の電圧、タップ２９ｆには２０Ｖ〜３０Ｖの間の所定の電圧、２次巻線２９ｄに
は９Ｖ程度の電圧、２次巻線２９ｅには１２Ｖ程度の電圧が誘起され、それぞれの電圧は
、上述した高電圧系回路、偏向系回路、９Ｖ系回路、１２Ｖ系回路にそれぞれの動作用電
源として供給される。
パルス電流が流れ、このパルス電流により補助巻線２９ｂ、２次巻線２９ｃ、２９ｄ、２
９ｅにそれぞれの巻線比率に応じた電圧が誘起される。例えば、２次巻線２９ｃには１２
０Ｖ程度の電圧、タップ２９ｆには２０Ｖ〜３０Ｖの間の所定の電圧、２次巻線２９ｄに
は９Ｖ程度の電圧、２次巻線２９ｅには１２Ｖ程度の電圧が誘起され、それぞれの電圧は
、上述した高電圧系回路、偏向系回路、９Ｖ系回路、１２Ｖ系回路にそれぞれの動作用電
源として供給される。
また、これらのトランス２９の２次側から供給されている電圧が整流、平滑された直流
電圧がＦ／Ｂ電圧としてフォトカプラ２８の１次側の発光ダイオード２８ａに与えられ、
このＦ／Ｂ電圧が所定の電圧を超えた場合に発光ダイオード２８ａがオンするようになっ
ている。
電圧がＦ／Ｂ電圧としてフォトカプラ２８の１次側の発光ダイオード２８ａに与えられ、
このＦ／Ｂ電圧が所定の電圧を超えた場合に発光ダイオード２８ａがオンするようになっ
ている。
発光ダイオード２８ａがオンすると、フォトカプラ２８の２次側のフォトトランジスタ
２８ｂがオンして、補助巻線２９ｂに誘起されている電圧が抵抗２６およびダイオード２
７を介してトランジスタ１８のベースに与えられることになる。これにより、トランジス
タ１８がオンするので、トランジスタ１８のコレクタ電位、即ち、ＦＥＴ１４のゲート電
位がＬレベルになるので、ＦＥＴ１４はオフとなり、２次巻線２９ｃ、２９ｄ、２９ｅに
誘起される電圧は低下する。
２８ｂがオンして、補助巻線２９ｂに誘起されている電圧が抵抗２６およびダイオード２
７を介してトランジスタ１８のベースに与えられることになる。これにより、トランジス
タ１８がオンするので、トランジスタ１８のコレクタ電位、即ち、ＦＥＴ１４のゲート電
位がＬレベルになるので、ＦＥＴ１４はオフとなり、２次巻線２９ｃ、２９ｄ、２９ｅに
誘起される電圧は低下する。
そして、Ｆ／Ｂ電圧が所定の電圧より小さくなると、発光ダイオード２８ａはオフし、
フォトトランジスタ２８ｂもオフするので、補助巻線２９ｂに誘起されている電圧がトラ
ンジスタ２８のベースに与えられなくなり、トランジスタ２８はオフすることになる。ト
ランジスタ２８がオフすると、入力直流電圧ＶＩＮが抵抗１０と抵抗１６とで分圧された
分圧電圧がＦＥＴ１４のゲートに印加されＦＥＴ１４がオンし、再び、上述したように、
ＦＥＴ１４のオン／オフが繰り返される。
フォトトランジスタ２８ｂもオフするので、補助巻線２９ｂに誘起されている電圧がトラ
ンジスタ２８のベースに与えられなくなり、トランジスタ２８はオフすることになる。ト
ランジスタ２８がオフすると、入力直流電圧ＶＩＮが抵抗１０と抵抗１６とで分圧された
分圧電圧がＦＥＴ１４のゲートに印加されＦＥＴ１４がオンし、再び、上述したように、
ＦＥＴ１４のオン／オフが繰り返される。
このようにして、トランス２９の２次側から出力される各電圧が、それぞれの所定の電
圧になるようにフィードバック制御されている。
圧になるようにフィードバック制御されている。
次に、サブ電源生成回路２の構成について説明する。このサブ電源生成回路２は、入力
直流電圧ＶＩＮが与えられるトランス４５と、このトランス４５の１次巻線４５ａを介し
て入力直流電圧ＶＩＮが与えられるＦＥＴ５６とＦＥＴ５６をスイッチング動作させる１
次側回路（発振回路）と、ＦＥＴ５６をスイッチング動作させることによりトランス４５
の２次巻線４５ｃに誘起する電圧を整流・平滑した電圧を、マイコン３に電源として供給
する２次側回路とを備えている。
直流電圧ＶＩＮが与えられるトランス４５と、このトランス４５の１次巻線４５ａを介し
て入力直流電圧ＶＩＮが与えられるＦＥＴ５６とＦＥＴ５６をスイッチング動作させる１
次側回路（発振回路）と、ＦＥＴ５６をスイッチング動作させることによりトランス４５
の２次巻線４５ｃに誘起する電圧を整流・平滑した電圧を、マイコン３に電源として供給
する２次側回路とを備えている。
先ず、このサブ電源生成回路２における１次側回路の構成について説明する。１次巻線
４５ａの一端には抵抗５７を介して入力直流電圧ＶＩＮが与えられ、１次巻線４５ａの他
端はＦＥＴ５６のドレインに接続されている。また、ＦＥＴ５６のソースは抵抗６８を介
してアースに接続されるとともに、ダイオード５９を介してＮＰＮ型のトランジスタ６２
のベースに接続されている。トランジスタ６２のエミッタはアースに接続され、トランジ
スタ６２のベースとアース間には、コンデンサ６０と抵抗６１とが並列に接続されている
。
４５ａの一端には抵抗５７を介して入力直流電圧ＶＩＮが与えられ、１次巻線４５ａの他
端はＦＥＴ５６のドレインに接続されている。また、ＦＥＴ５６のソースは抵抗６８を介
してアースに接続されるとともに、ダイオード５９を介してＮＰＮ型のトランジスタ６２
のベースに接続されている。トランジスタ６２のエミッタはアースに接続され、トランジ
スタ６２のベースとアース間には、コンデンサ６０と抵抗６１とが並列に接続されている
。
また、抵抗６４、６５を介して入力直流電圧ＶＩＮが与えられるＦＥＴ５６のゲートは
、ツェナーダイオード６３を介してアースに接続されるとともに、トランジスタ６２のコ
レクタに接続されている。そして、ＦＥＴ５６のゲート−ソース間にはコンデンサ５８が
接続されている。なお、ＦＥＴ５６のゲートは発振動作制御回路４にも接続されているが
、この発振動作制御回路４との接続、及びその動作等については後述する。
、ツェナーダイオード６３を介してアースに接続されるとともに、トランジスタ６２のコ
レクタに接続されている。そして、ＦＥＴ５６のゲート−ソース間にはコンデンサ５８が
接続されている。なお、ＦＥＴ５６のゲートは発振動作制御回路４にも接続されているが
、この発振動作制御回路４との接続、及びその動作等については後述する。
また、補助巻線４５ｂの一端は、コンデンサ６６を介して抵抗６４，６５の接続点に接
続され、補助巻線４５ｂの他端はアースに接続されている。また、補助巻線４５ｂの一端
は、ダイオード５５と抵抗５４を介してフォトカプラ５３の２次側のフォトトラジスタ５
３ｂのコレクタに接続され、フォトトラジスタ５３ｂのエミッタは、トランジスタ６２の
ベースに接続されている。
続され、補助巻線４５ｂの他端はアースに接続されている。また、補助巻線４５ｂの一端
は、ダイオード５５と抵抗５４を介してフォトカプラ５３の２次側のフォトトラジスタ５
３ｂのコレクタに接続され、フォトトラジスタ５３ｂのエミッタは、トランジスタ６２の
ベースに接続されている。
次に、このサブ電源生成回路２における２次側回路の構成について説明する。２次巻線
４５ｃの一端はダイオード４４のアノードに接続され、ダイオード４４のカソードはコイ
ル４１の一端に接続され、コイル４４の他端は電源ラインＡＬＬ＋５Ｖに接続されるとと
もに、電解コンデンサ４０を介してシグナルグランドに接続されている。また、２次巻線
４５ｃの他端はシグナルグランドに接続され、ダイオード４４のカソードとシグナルグラ
ンド間には電解コンデンサ４３とツェナーダイオード４２が並列に接続されている。
４５ｃの一端はダイオード４４のアノードに接続され、ダイオード４４のカソードはコイ
ル４１の一端に接続され、コイル４４の他端は電源ラインＡＬＬ＋５Ｖに接続されるとと
もに、電解コンデンサ４０を介してシグナルグランドに接続されている。また、２次巻線
４５ｃの他端はシグナルグランドに接続され、ダイオード４４のカソードとシグナルグラ
ンド間には電解コンデンサ４３とツェナーダイオード４２が並列に接続されている。
また、ダイオード４４のカソードは、抵抗４８、４９の直列回路を介してシグナルグラ
ンドに接続されるとともに、抵抗４６を介してフォトカプラ５３の１次側の発光ダイオー
ド５３ａのアノードと、抵抗４７を介してシャントレギュレータ５２のカソードに接続さ
れている。そして、発光ダイオード５３ａのカソードはシャントレギュレータ５２のカソ
ードに接続され、シャントレギュレータ５２のアノードはシグナルグランドに接続されて
いる。また、抵抗４８、４９の接続点がシャントレギュレータ５２のリファレンス端子に
接続されるとともに、抵抗５０とコンデンサ５１の直列回路を介してシャントレギュレー
タ５２のカソードに接続されている。
ンドに接続されるとともに、抵抗４６を介してフォトカプラ５３の１次側の発光ダイオー
ド５３ａのアノードと、抵抗４７を介してシャントレギュレータ５２のカソードに接続さ
れている。そして、発光ダイオード５３ａのカソードはシャントレギュレータ５２のカソ
ードに接続され、シャントレギュレータ５２のアノードはシグナルグランドに接続されて
いる。また、抵抗４８、４９の接続点がシャントレギュレータ５２のリファレンス端子に
接続されるとともに、抵抗５０とコンデンサ５１の直列回路を介してシャントレギュレー
タ５２のカソードに接続されている。
次に、このような構成を有するサブ電源生成回路２の発振時の動作について説明する。
入力直流電圧ＶＩＮが抵抗６４、６５を介して与えられたツェナーダイオード６３のカソ
ードの電位はツェナーダイオード６３のツェナー電圧となる。そして、この電圧がＦＥＴ
５６のゲートに印加されＦＥＴ５６がオンすると、抵抗５７、１次巻線４５ａ、ＦＥＴ５
６のドレイン−ソース間、抵抗６８の経路で電流が流れる。
入力直流電圧ＶＩＮが抵抗６４、６５を介して与えられたツェナーダイオード６３のカソ
ードの電位はツェナーダイオード６３のツェナー電圧となる。そして、この電圧がＦＥＴ
５６のゲートに印加されＦＥＴ５６がオンすると、抵抗５７、１次巻線４５ａ、ＦＥＴ５
６のドレイン−ソース間、抵抗６８の経路で電流が流れる。
そして、この電流が抵抗６８を流れることにより生じた電圧がダイオード５９を介して
トランジスタ６２のベースに与えられ、トランジスタ６２がオンすることにより、トラン
ジスタ６２のコレクタ電位、即ち、ＦＥＴ５６のゲート電位がＬレベルになるので、ＦＥ
Ｔ５６はオフとなる。ＦＥＴ５６がオフとなるので、先ほどの電流は流れなくなり、ＦＥ
Ｔ５６のソース電位、即ち、トランジスタ６２のベース電位がＬレベルとなるので、トラ
ンジスタ６２はオフする。トランジスタ６２がオフすると、再び、ツェナーダイオード６
３のツェナー電圧がＦＥＴ５６のゲートに印加されＦＥＴ５６がオンする。
トランジスタ６２のベースに与えられ、トランジスタ６２がオンすることにより、トラン
ジスタ６２のコレクタ電位、即ち、ＦＥＴ５６のゲート電位がＬレベルになるので、ＦＥ
Ｔ５６はオフとなる。ＦＥＴ５６がオフとなるので、先ほどの電流は流れなくなり、ＦＥ
Ｔ５６のソース電位、即ち、トランジスタ６２のベース電位がＬレベルとなるので、トラ
ンジスタ６２はオフする。トランジスタ６２がオフすると、再び、ツェナーダイオード６
３のツェナー電圧がＦＥＴ５６のゲートに印加されＦＥＴ５６がオンする。
このようにして、ＦＥＴ５６がオン／オフを繰り返すことにより、１次巻線４５ａには
パルス電流が流れ、このパルス電流により補助巻線４５ｂ、２次巻線４５ｃにそれぞれの
巻線比率に応じた電圧が誘起される。そして、２次巻線４５ｃに誘起された電圧は、ダイ
オード４４、電解コンデンサ４３によって整流、平滑されて、例えば、５Ｖの直流電圧と
なり、コイル４１、電解コンデンサ４０によって更に脈流が取り除かれた後、電源ライン
ＡＬＬ＋５Ｖに供給される。
パルス電流が流れ、このパルス電流により補助巻線４５ｂ、２次巻線４５ｃにそれぞれの
巻線比率に応じた電圧が誘起される。そして、２次巻線４５ｃに誘起された電圧は、ダイ
オード４４、電解コンデンサ４３によって整流、平滑されて、例えば、５Ｖの直流電圧と
なり、コイル４１、電解コンデンサ４０によって更に脈流が取り除かれた後、電源ライン
ＡＬＬ＋５Ｖに供給される。
また、コンデンサ４３の出力電圧が抵抗４８、４９で分圧された分圧電圧がシャントレ
ギュレータ５２にレファレンス電圧として与えられ、シャントレギュレータ５２は、この
分圧電圧と内部基準電圧とを比較してカソード−アノード間のインピーダンスを決定する
。従って、この分圧電圧、即ち、コンデンサ４３の出力電圧に応じてシャントレギュレー
タ５２のカソードの電位が変化する。このカソード電位は、コンデンサ４３の出力電圧が
、例えば、５Ｖを超えたときにフォトカプラ５３の発光ダイオード５３ａがオンする電位
になるように設定されている。
ギュレータ５２にレファレンス電圧として与えられ、シャントレギュレータ５２は、この
分圧電圧と内部基準電圧とを比較してカソード−アノード間のインピーダンスを決定する
。従って、この分圧電圧、即ち、コンデンサ４３の出力電圧に応じてシャントレギュレー
タ５２のカソードの電位が変化する。このカソード電位は、コンデンサ４３の出力電圧が
、例えば、５Ｖを超えたときにフォトカプラ５３の発光ダイオード５３ａがオンする電位
になるように設定されている。
発光ダイオード５３ａがオンすると、フォトカプラ５３の２次側のフォトトランジスタ
５３ｂがオンして、補助巻線４５ｂに誘起されている電圧がダイオード５５および抵抗５
４を介してトランジスタ６２のベースに与えられることになる。これにより、トランジス
タ６２がオンするので、トランジスタ６２のコレクタ電位、即ち、ＦＥＴ５６のゲート電
位がＬレベルになるので、ＦＥＴ５６はオフとなり、２次巻線４５ｃに誘起される電圧は
低下する。
５３ｂがオンして、補助巻線４５ｂに誘起されている電圧がダイオード５５および抵抗５
４を介してトランジスタ６２のベースに与えられることになる。これにより、トランジス
タ６２がオンするので、トランジスタ６２のコレクタ電位、即ち、ＦＥＴ５６のゲート電
位がＬレベルになるので、ＦＥＴ５６はオフとなり、２次巻線４５ｃに誘起される電圧は
低下する。
そして、コンデンサ４３の出力電圧が小さくなると、シャントレギュレータ５２のカソ
ード電位は上昇し、発光ダイオード５３ａはオフ、フォトカプラ５３の２次側のフォトト
ランジスタ５３ｂもオフするので、補助巻線４５ｂに誘起されている電圧がトランジスタ
６２のベースに与えられなくなり、トランジスタ６２はオフすることになる。トランジス
タ６２がオフすると、ツェナーダイオード６３のツェナー電圧がＦＥＴ５６のゲートに印
加されＦＥＴ５６がオンし、再び、上述したように、ＦＥＴ５６のオン／オフが繰り返さ
れる。
ード電位は上昇し、発光ダイオード５３ａはオフ、フォトカプラ５３の２次側のフォトト
ランジスタ５３ｂもオフするので、補助巻線４５ｂに誘起されている電圧がトランジスタ
６２のベースに与えられなくなり、トランジスタ６２はオフすることになる。トランジス
タ６２がオフすると、ツェナーダイオード６３のツェナー電圧がＦＥＴ５６のゲートに印
加されＦＥＴ５６がオンし、再び、上述したように、ＦＥＴ５６のオン／オフが繰り返さ
れる。
このようにして、コンデンサ４３の出力電圧、即ち、電源ラインＡＬＬ＋５Ｖに供給さ
れる直流電圧が、マイコン３の動作に必要な所定の電圧（例えば、５Ｖ）になるようにフ
ィードバック制御されている。
れる直流電圧が、マイコン３の動作に必要な所定の電圧（例えば、５Ｖ）になるようにフ
ィードバック制御されている。
次に、発振動作制御回路４の構成について説明する。この発振動作制御回路４は、電源
のオン／オフ指示に応答して出力されたマイコン３からのパワーオン信号／パワーオフ信
号を受けてパワーオン／パワーオフに対応する信号を出力するＰＮＰ型のトランジスタ（
第３のスイッチング素子）７５と、このトランジスタ７５からの信号を入力して光結合に
より得た信号を出力するフォトカプラ７６とを有し、フォトカプラ７６から出力された信
号がパワーオフに対応する信号であれば、この信号を前記ＦＥＴ（第１のスイッチング素
子）１４のゲートに入力してＦＥＴ１４の動作を停止させ、これにより、前記メイン電源
生成回路１の発振動作を停止させるように構成されている。
のオン／オフ指示に応答して出力されたマイコン３からのパワーオン信号／パワーオフ信
号を受けてパワーオン／パワーオフに対応する信号を出力するＰＮＰ型のトランジスタ（
第３のスイッチング素子）７５と、このトランジスタ７５からの信号を入力して光結合に
より得た信号を出力するフォトカプラ７６とを有し、フォトカプラ７６から出力された信
号がパワーオフに対応する信号であれば、この信号を前記ＦＥＴ（第１のスイッチング素
子）１４のゲートに入力してＦＥＴ１４の動作を停止させ、これにより、前記メイン電源
生成回路１の発振動作を停止させるように構成されている。
トランジスタ７５のエミッタは抵抗７１を介して電源ラインＡＬＬ＋５Ｖに接続されて
いる。トランジスタ７５のエミッタ−ベース間には抵抗７２が接続され、そのベースは抵
抗７３，７４を介してシグナルグランドに接続されている。抵抗７３と抵抗７４との接続
点はマイコン３の制御信号ライン７９に接続されている。トランジスタ７５のコレクタは
フォトカプラ７６の１次側の発光ダイオード７６ａのアノードに接続されている。発光ダ
イオード７６ａのカソードはシグナルグランドに接続されている。フォトカプラ７６の２
次側のフォトトランジスタ７６ｂのコレクタは、抵抗７７を介してメイン電源生成回路１
のＦＥＴ１４のゲートに接続され、フォトトランジスタ７６ｂのエミッタは、抵抗７８を
介してアースに接続されている。
いる。トランジスタ７５のエミッタ−ベース間には抵抗７２が接続され、そのベースは抵
抗７３，７４を介してシグナルグランドに接続されている。抵抗７３と抵抗７４との接続
点はマイコン３の制御信号ライン７９に接続されている。トランジスタ７５のコレクタは
フォトカプラ７６の１次側の発光ダイオード７６ａのアノードに接続されている。発光ダ
イオード７６ａのカソードはシグナルグランドに接続されている。フォトカプラ７６の２
次側のフォトトランジスタ７６ｂのコレクタは、抵抗７７を介してメイン電源生成回路１
のＦＥＴ１４のゲートに接続され、フォトトランジスタ７６ｂのエミッタは、抵抗７８を
介してアースに接続されている。
このような構成を有する発振動作制御回路４の動作について説明する。負荷となる例え
ば、ＴＶＣＲが待機状態であるときは、次のような動作状態になっている。即ち、メイン
電源生成回路１は発振動作が停止しており、メイン電源は出力されていないが、サブ電源
生成回路２は動作しているので、マイコン３には待機用のサブ電源が供給されている。し
たがって、待機状態であっても、マイコン３は動作しているので、リモコンからの電源オ
フ指示に応答して制御ライン７９にはＨレベルのパワーオフ信号が出力されている。
ば、ＴＶＣＲが待機状態であるときは、次のような動作状態になっている。即ち、メイン
電源生成回路１は発振動作が停止しており、メイン電源は出力されていないが、サブ電源
生成回路２は動作しているので、マイコン３には待機用のサブ電源が供給されている。し
たがって、待機状態であっても、マイコン３は動作しているので、リモコンからの電源オ
フ指示に応答して制御ライン７９にはＨレベルのパワーオフ信号が出力されている。
これにより、トランジスタ７５のベース電位が上がってトランジスタ７５がオンされて
おり、電源ラインＡＬＬ＋５Ｖからの電流がフォトカプラ７６の発光ダイオード７６ａに
流れ、発光ダイオード７６ａが発光している。この光を受光しているフォトトランジスタ
７６ｂはオンしており、メイン電源生成回路１のＦＥＴ１４のゲートがＬレベルに引っ張
られ、ＦＥＴ１４の動作が停止していてメイン電源生成回路１の発振動作が停止している
。
おり、電源ラインＡＬＬ＋５Ｖからの電流がフォトカプラ７６の発光ダイオード７６ａに
流れ、発光ダイオード７６ａが発光している。この光を受光しているフォトトランジスタ
７６ｂはオンしており、メイン電源生成回路１のＦＥＴ１４のゲートがＬレベルに引っ張
られ、ＦＥＴ１４の動作が停止していてメイン電源生成回路１の発振動作が停止している
。
このような待機状態のとき、ＴＶＣＲを電源オンするためリモコンの電源キーを押下す
ると、リモコンからのオン指示に応答して、マイコン３は制御信号ライン７９にＬレベル
のパワーオン信号を出力する。これにより、トランジスタ７５のベース電位が下がってト
ランジスタ７５がオフされ、電源ラインＡＬＬ＋５Ｖからフォトカプラ７６の発光ダイオ
ード７６ａに流れる電流が遮断され、発光ダイオード７６ａが消灯する。この結果、フォ
トトランジスタ７６ｂはオフされ、メイン電源生成回路１のＦＥＴ１４のゲートは発振動
作制御回路４の出力には関係なくなり、ＦＥＴ１４は通常の発振動作を行い、これにより
、メイン電源生成回路１は発振動作を行ってメイン電源を生成して出力し、負荷であるＴ
ＶＣＲを駆動させる。
ると、リモコンからのオン指示に応答して、マイコン３は制御信号ライン７９にＬレベル
のパワーオン信号を出力する。これにより、トランジスタ７５のベース電位が下がってト
ランジスタ７５がオフされ、電源ラインＡＬＬ＋５Ｖからフォトカプラ７６の発光ダイオ
ード７６ａに流れる電流が遮断され、発光ダイオード７６ａが消灯する。この結果、フォ
トトランジスタ７６ｂはオフされ、メイン電源生成回路１のＦＥＴ１４のゲートは発振動
作制御回路４の出力には関係なくなり、ＦＥＴ１４は通常の発振動作を行い、これにより
、メイン電源生成回路１は発振動作を行ってメイン電源を生成して出力し、負荷であるＴ
ＶＣＲを駆動させる。
そして、ＴＶＣＲを電源オフするためリモコンの電源キーを押下すると、リモコンから
のオフ指示に応答して、マイコン３は制御信号ライン７９にＨレベルのパワーオフ信号を
出力する。これにより、トランジスタ７５のベース電位が上がってトランジスタ７５がオ
ンされ、電源ラインＡＬＬ＋５Ｖからの電流がフォトカプラ７６の発光ダイオード７６ａ
に流れ、発光ダイオード７６ａが発光する。この光を受光したフォトトランジスタ７６ｂ
はオンし、メイン電源生成回路１のＦＥＴ１４のゲートがＬレベルに引っ張られ、ＦＥＴ
１４の動作が停止してメイン電源生成回路１の発振動作が停止する。
のオフ指示に応答して、マイコン３は制御信号ライン７９にＨレベルのパワーオフ信号を
出力する。これにより、トランジスタ７５のベース電位が上がってトランジスタ７５がオ
ンされ、電源ラインＡＬＬ＋５Ｖからの電流がフォトカプラ７６の発光ダイオード７６ａ
に流れ、発光ダイオード７６ａが発光する。この光を受光したフォトトランジスタ７６ｂ
はオンし、メイン電源生成回路１のＦＥＴ１４のゲートがＬレベルに引っ張られ、ＦＥＴ
１４の動作が停止してメイン電源生成回路１の発振動作が停止する。
以上説明したように本実施形態によれば、電源のオフ指示があると、マイコン３からは
Ｈレベルのパワーオフ信号が出力され、これにより、発振動作制御回路４のトランジスタ
７５はオン動作を行ってフォトカプラ７６を駆動させ、フォトカプラ７６からパワーオフ
に対応するＬレベル信号が出力される。このＬレベル信号を受けたＦＥＴ１４は動作が停
止し、この結果、メイン電源生成回路１は発振動作が停止してメイン電源の生成が行われ
ず、サブ電源生成回路２からの待機用のサブ電源のみがマイコン３に供給される。したが
って、待機時にはメイン電源生成回路１の発振動作は停止し、これにより、待機時におけ
る消費電力を削減することができる。例えば、待機電力１Ｗ未満を満たすように、メイン
電源生成回路１の発振動作を停止させることができる。また、メイン電源生成回路１の発
振動作を停止させる機能を比較的簡単な回路構成で実現できるので、コストアップに繋が
るようなことはない。
Ｈレベルのパワーオフ信号が出力され、これにより、発振動作制御回路４のトランジスタ
７５はオン動作を行ってフォトカプラ７６を駆動させ、フォトカプラ７６からパワーオフ
に対応するＬレベル信号が出力される。このＬレベル信号を受けたＦＥＴ１４は動作が停
止し、この結果、メイン電源生成回路１は発振動作が停止してメイン電源の生成が行われ
ず、サブ電源生成回路２からの待機用のサブ電源のみがマイコン３に供給される。したが
って、待機時にはメイン電源生成回路１の発振動作は停止し、これにより、待機時におけ
る消費電力を削減することができる。例えば、待機電力１Ｗ未満を満たすように、メイン
電源生成回路１の発振動作を停止させることができる。また、メイン電源生成回路１の発
振動作を停止させる機能を比較的簡単な回路構成で実現できるので、コストアップに繋が
るようなことはない。
なお、本発明は、上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しな
い範囲において各部の構成等を適宜に変更して実施することも可能である。
い範囲において各部の構成等を適宜に変更して実施することも可能である。
１ メイン電源生成回路
２ サブ電源生成回路
３ マイクロコンピュータ（システム制御部）
４ 発振動作制御回路
１４ ＦＥＴ（第１のスイッチング素子）
２９ トランス（第１のトランス）
４５ トランス（第２のトランス）
５６ ＦＥＴ（第２のスイッチング素子）
７５ トランジスタ（第３のスイッチング素子）
７６ フォトカプラ
２ サブ電源生成回路
３ マイクロコンピュータ（システム制御部）
４ 発振動作制御回路
１４ ＦＥＴ（第１のスイッチング素子）
２９ トランス（第１のトランス）
４５ トランス（第２のトランス）
５６ ＦＥＴ（第２のスイッチング素子）
７５ トランジスタ（第３のスイッチング素子）
７６ フォトカプラ
Claims (1)
- 負荷となる電子機器に対して、通常動作用のメイン電源と待機用のサブ電源とを供給することが可能なスイッチング電源装置において、
第１のトランスの１次巻線と第１の電界効果トランジスタと第１のトランジスタとを含み、商用電源からの交流電圧を整流・平滑した直流電圧が、前記第１のトランスの１次巻線の一端に入力されるとともに、第１の抵抗素子を通じて前記第１の電界効果トランジスタのゲートと前記第１のトランジスタのコレクタとに入力され、前記第１のトランスの１次巻線の他端は前記第１の電界効果トランジスタのドレインと接続され、前記第１の電界効果トランジスタのソース電圧は前記第１のトランジスタのベースに入力されるとともに、前記第１の電界効果トランジスタのソースは第２の抵抗素子を通じて接地され、前記第１の電界効果トランジスタのゲートは前記第１のトランジスタのコレクタと接続され、前記第１のトランジスタのエミッタは接地された第１の発振回路を構成し、前記第１の発振回路の発振動作によって前記第１のトランスの２次巻線に電圧を誘起し、誘起した電圧を、電子機器の各部に供給する通常動作用のメイン電源として出力するメイン電源生成回路と、
第２のトランスの１次巻線と第２の電界効果トランジスタと第２のトランジスタとを含み、商用電源からの交流電圧を整流・平滑した前記直流電圧が、前記第２のトランスの１次巻線の一端に入力されるとともに、第３の抵抗素子を通じて前記第２の電界効果トランジスタのゲートと前記第２のトランジスタのコレクタとに入力され、前記第２のトランスの１次巻線の他端は前記第２の電界効果トランジスタのドレインと接続され、前記第２の電界効果トランジスタのソース電圧は前記第２のトランジスタのベースに入力されるとともに、前記第２の電界効果トランジスタのソースは第４の抵抗素子を通じて接地され、前記第２の電界効果トランジスタのゲートは前記第２のトランジスタのコレクタと接続され、前記第２のトランジスタのエミッタは接地された第２の発振回路を構成し、前記第２の発振回路の発振動作によって前記第２のトランスの２次巻線に電圧を誘起し、誘起した電圧を待機用のサブ電源として出力するサブ電源生成回路と、
前記待機用のサブ電源により動作し電子機器および該電源装置を制御するシステム制御部と、
電源のオフ指示に応答して前記システム制御部から出力されるパワーオフ信号を受けて前記サブ電源からの電流を出力するスイッチング素子と、前記スイッチング素子から出力された前記電流の入力によって光結合により得た信号を出力するフォトカプラと、を有し、前記パワーオフ信号に対応する前記フォトカプラから出力された前記信号を前記第１の電界効果トランジスタのゲートに入力することにより前記第１の発振回路の動作を停止さ
せ、これにより、前記メイン電源生成回路の発振動作を停止させる発振動作制御回路と、を備えたことを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004188640A JP4613531B2 (ja) | 2004-06-25 | 2004-06-25 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004188640A JP4613531B2 (ja) | 2004-06-25 | 2004-06-25 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006014508A JP2006014508A (ja) | 2006-01-12 |
| JP4613531B2 true JP4613531B2 (ja) | 2011-01-19 |
Family
ID=35781068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004188640A Expired - Fee Related JP4613531B2 (ja) | 2004-06-25 | 2004-06-25 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4613531B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5640491B2 (ja) * | 2010-06-22 | 2014-12-17 | コニカミノルタ株式会社 | 電源装置および画像形成装置 |
| JP6100494B2 (ja) * | 2012-09-28 | 2017-03-22 | 株式会社ニチベイ | 電動ブラインドの制御装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0993926A (ja) * | 1995-09-29 | 1997-04-04 | Nec Home Electron Ltd | 電源装置 |
| JP2002019232A (ja) * | 2000-07-04 | 2002-01-23 | Canon Inc | 画像形成装置 |
| JP2003244949A (ja) * | 2002-02-14 | 2003-08-29 | Sharp Corp | 電源装置 |
-
2004
- 2004-06-25 JP JP2004188640A patent/JP4613531B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0993926A (ja) * | 1995-09-29 | 1997-04-04 | Nec Home Electron Ltd | 電源装置 |
| JP2002019232A (ja) * | 2000-07-04 | 2002-01-23 | Canon Inc | 画像形成装置 |
| JP2003244949A (ja) * | 2002-02-14 | 2003-08-29 | Sharp Corp | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006014508A (ja) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100597379B1 (ko) | 전원장치기동방법, 전원장치의 기동회로 및 전원장치 | |
| US7525819B2 (en) | Switching mode power supply and method for generating a bias voltage | |
| JP3948448B2 (ja) | スイッチング電源装置 | |
| JP4062307B2 (ja) | コンバータ | |
| KR101411433B1 (ko) | 대기 전력 절감 회로 | |
| JPH07123709A (ja) | 電源装置 | |
| KR19990004464A (ko) | 전원장치 | |
| JP5905689B2 (ja) | Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器 | |
| KR20070069178A (ko) | 초저전력 대기 전원 | |
| JP4467393B2 (ja) | スイッチング電源装置 | |
| US7088597B2 (en) | High voltage supply device for eliminating a surge voltage | |
| US6912140B2 (en) | Switching power supply | |
| JP2008141895A (ja) | スイッチング電源回路及び空気調和器 | |
| JP3488120B2 (ja) | スイッチング電源回路およびスイッチング電源用デバイス | |
| JP3397189B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JP4613531B2 (ja) | スイッチング電源装置 | |
| JP4844151B2 (ja) | スイッチング電源装置 | |
| US20040174721A1 (en) | Switching power supply unit | |
| JP6287937B2 (ja) | 電源システム | |
| KR100819436B1 (ko) | 역률 보상 회로 | |
| JP2001024967A (ja) | テレビジョン受信機 | |
| JPH08256477A (ja) | スイッチング電源回路 | |
| JP2002112456A (ja) | 電子機器用電源回路 | |
| JP2006014509A (ja) | スイッチング電源装置 | |
| JP2005073486A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |