JP4747702B2 - 電源回路及び電源回路を有するカメラシステム - Google Patents
電源回路及び電源回路を有するカメラシステム Download PDFInfo
- Publication number
- JP4747702B2 JP4747702B2 JP2005200331A JP2005200331A JP4747702B2 JP 4747702 B2 JP4747702 B2 JP 4747702B2 JP 2005200331 A JP2005200331 A JP 2005200331A JP 2005200331 A JP2005200331 A JP 2005200331A JP 4747702 B2 JP4747702 B2 JP 4747702B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cpu
- converter
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Stroboscope Apparatuses (AREA)
- Dc-Dc Converters (AREA)
Description
本発明に関連する技術として、第1技術の電源回路は、電源と、前記電源電圧を昇圧する昇圧回路と、少なくともCPUを含む電子回路と、前記CPUの暴走を防ぐためのリセット回路と、前記昇圧した電圧に基づいて前記CPUの駆動電圧を制御する電圧制御回路から構成される電源回路において、前記電圧制御回路は、前記駆動電圧を少なくとも前記CPUへ供給するための電気的なスイッチング手段を備えていることを特徴とする。
第3技術の電源回路は、電源と、前記電源電圧を昇圧するDC−DCコンバータと、少なくともCPUを含む電子回路と、前記CPUの暴走を防ぐためのリセット回路と、前記昇圧した電圧に基づいて前記CPUの駆動電圧を制御する電圧制御回路とから構成される電源回路において、前記電圧制御回路は、他の電子機器から入力される信号に基づいてオンする電気的なスイッチング手段と、前記スイッチング手段がオンしたときDC−DCコンバータを動作させるチップイネーブル信号を出力するDC−DCコンバータ駆動手段を備えていることを特徴とする。
第5技術の電源回路を有するカメラシステムは、カメラと、前記カメラのレリーズに同期して発光する電源回路を備えた照明装置とから構成される電源回路を有するカメラシステムにおいて、前記電源回路は、電源と、前記電源電圧を昇圧するDC−DCコンバータと、少なくともCPUを含む電子回路と、前記CPUの暴走を防ぐためのリセット回路と、前記昇圧した電圧に基づいて前記CPUの駆動電圧を制御する電圧制御回路とから構成され、前記電圧制御回路は、前記カメラからの信号に応じてオン/オフしてDC−DCコンバータにチップイネーブル信号を出力する電気的な第1スイッチング手段と、前記チップイネーブル信号が入力されたときオンして、CPUに駆動電圧を与える電気的な第2スイッチング手段とを備えていることを特徴とする。
第7技術の電源回路を有するカメラシステムは、カメラと、前記カメラのレリーズに同期して発光する電源回路を備えた照明装置とから構成される電源回路を有するカメラシステムにおいて、前記電源回路は、電源と、前記電源電圧を昇圧するDC−DCコンバータと、少なくともCPUを含む電子回路と、前記CPUの暴走を防ぐための第1リセット回路と、前記昇圧した電圧に基づいて前記CPUの駆動電圧を制御する電圧制御回路とから構成され、前記電圧制御回路は、前記カメラからの信号に応じてオン/オフしてDC−DCコンバータにチップイネーブル信号を出力する電気的なスイッチング手段と、前記DC−DCコンバータから出力される昇圧された電圧に基づいてあらかじめ定められた電圧を前記CPUの駆動電圧として出力するボルテージレギュレータと、前記ボルテージレギュレータの暴走を防ぐと共に、前記ボルテージレギュレータが動作を開始するタイミングを制御する第2リセット回路とを備えていることを特徴とする。
(第1の実施形態)
図1は、本発明の第1の実施形態を示す回路図である。図1において、図6に示す従来技術と同一部分には、同一符号を付してその説明を省略する。図1に示す第1の実施形態は、図6に示す従来技術の機械的スイッチSW2を電気的なスイッチA1,A2で置き換えたものである。なお、本実施形態は、電源電圧がロジック回路7やCPU/IC6の動作電圧よりも低いことを前提にしている。
電源1に電池を挿入すると、DC−DCコンバータ2の入力端子INに電源電圧が印加される。しかし、電池を挿入しただけでは、DC−DCコンバータ2の端子CEがオンされていないため、DC−DCコンバータ2は起動しない。
また、電気的スイッチA1(トランジスタのエミッタ端子)に「電池電圧−ダイオード3の電圧降下」分の電圧が印加されるが、スイッチA1,A2がオンしない限り、CPU/1C6やロジック回路7に電源が供給されないため動作することはない。したがって、電池挿入時及び待機状態時は、CPU/1C6やロジック回路7に電源が供給されないため、消費電流はほぼゼロになる。
(第2の実施形態)
図3は、本発明の第2の実施形態を示す回路図である。図3において、図1に示す第1の実施形態と同一部分には、同一符号を付してその説明を省略する。図3に示す第2の実施形態が、図1に示す第1の実施形態と相違しているのは、ボルテージレギュレータ4が設けられたことである。
(第3の実施形態)
図4は、本発明の第3の実施形態を示す回路図である。図4において、図3に示す第1の実施形態と同一部分には、同一符号を付してその説明を省略する。図4に示す第3の実施形態が、図3に示す第2の実施形態と相違しているのは、電気的なスイッチA1,A2の代りに、リセット回路A3を設けたことである。ここで、リセット回路A3の解除電圧は、電源電圧よりも高く、かつ、DC−DCコンバータ2が起動した場合(動作時)には解除されるように設定されている。
リセット回路A3の入力端子INに印加されている電圧は、「電池電圧−ダイオード3の電圧降下」の電圧である。したがって、リセット回路A3は解除しない。
リセット回路A3が解除しないということは、リセット回路A3の出力(OUT)が0Vということに等しい。ボルテージレギュレータ4の端子CEに信号が入力されないため、ボルテージレギュレータ4は何も出力しない。したがって、ロジック回路7やCPU/IC6に電源が供給されることはない。そのため、ロジック回路7やCPU/IC6が不安定に動作することはない。また、電源が供給されないので、消費電流はほぼゼロである。
図5に示すように、スイッチSW1がオンすると、DC−DCコンバータ2から電圧Voutが出力され、リセット回路A3に入力される。また、リセット回路A3のリセットが解除されると、電圧VccがHレベルになる。すなわち、リセット回路A3の解除電圧に応じて、電圧VccがLレベルからHレベルになるタイミングが定まる。
Claims (2)
- 電源と、
前記電源の電圧を昇圧して出力するDC−DCコンバータと、
少なくともCPUを含む電子回路と、
前記CPUの暴走を防ぐために、前記CPUの駆動電圧に応じて前記CPUのリセットを行う第1リセット回路と、
前記DC−DCコンバータの出力電圧に基づいて前記CPUの駆動電圧を制御する電圧制御回路とを備え、
前記電圧制御回路は、
外部装置からの信号に応答してオンすることで、前記DC−DCコンバータに動作を開始させるための制御信号を出力する電気的なスイッチング手段と、
前記DC−DCコンバータの出力電圧に基づいて所定の電圧を前記CPUの駆動電圧として出力するボルテージレギュレータと、
前記ボルテージレギュレータの暴走を防ぐために、前記スイッチング手段からの制御信号に応答して前記DC−DCコンバータの出力電圧が解除電圧を超えたとき、前記ボルテージレギュレータのリセットを解除して前記ボルテージレギュレータに動作を開始させる第2リセット回路とを備えることを特徴とする電源回路。 - カメラと、
電源回路が設けられ、前記カメラのレリーズに同期して発光する照明装置とを備え、
前記電源回路は、
電源と、
前記電源の電圧を昇圧して出力するDC−DCコンバータと、
少なくともCPUを含む電子回路と、
前記CPUの暴走を防ぐために、前記CPUの駆動電圧に応じて前記CPUのリセットを行う第1リセット回路と、
前記DC−DCコンバータの出力電圧に基づいて前記CPUの駆動電圧を制御する電圧制御回路とを備え、
前記電圧制御回路は、
前記カメラからの信号に応答してオンすることで、前記DC−DCコンバータに動作を開始させるための制御信号を出力する電気的なスイッチング手段と、
前記DC−DCコンバータの出力電圧に基づいて所定の電圧を前記CPUの駆動電圧として出力するボルテージレギュレータと、
前記ボルテージレギュレータの暴走を防ぐために、前記スイッチング手段からの制御信号に応答して前記DC−DCコンバータの出力電圧が解除電圧を超えたとき、前記ボルテージレギュレータのリセットを解除して前記ボルテージレギュレータに動作を開始させる第2リセット回路とを備えることを特徴とする電源回路を有するカメラシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200331A JP4747702B2 (ja) | 2005-07-08 | 2005-07-08 | 電源回路及び電源回路を有するカメラシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200331A JP4747702B2 (ja) | 2005-07-08 | 2005-07-08 | 電源回路及び電源回路を有するカメラシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007020332A JP2007020332A (ja) | 2007-01-25 |
JP4747702B2 true JP4747702B2 (ja) | 2011-08-17 |
Family
ID=37756967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005200331A Expired - Fee Related JP4747702B2 (ja) | 2005-07-08 | 2005-07-08 | 電源回路及び電源回路を有するカメラシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4747702B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8437007B2 (en) | 2010-12-30 | 2013-05-07 | Axsun Technologies, Inc. | Integrated optical coherence tomography system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1010603A (ja) * | 1996-06-26 | 1998-01-16 | Nikon Corp | カメラ |
JP2002238152A (ja) * | 2001-02-14 | 2002-08-23 | Sony Corp | 電源供給回路 |
-
2005
- 2005-07-08 JP JP2005200331A patent/JP4747702B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007020332A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3817446B2 (ja) | 電源回路及びdc−dcコンバータの出力電圧制御方法 | |
JP5167665B2 (ja) | 降圧dc−dcコンバータの制御回路、降圧dc−dcコンバータおよびその制御方法 | |
JP2010051068A (ja) | 負荷駆動装置、照明装置、表示装置 | |
JP4498851B2 (ja) | 電源装置 | |
US7782034B2 (en) | Constant voltage power supply circuit and method of controlling the same | |
JP2009176237A (ja) | 基準電圧生成回路及びその起動制御方法 | |
JP4747702B2 (ja) | 電源回路及び電源回路を有するカメラシステム | |
CN110574273B (zh) | 控制电路以及理想二极管电路 | |
JP2010136522A (ja) | スイッチング電源回路 | |
JP2006081326A (ja) | モータ制御装置 | |
JP2010246295A (ja) | 電源回路 | |
JP2018074874A (ja) | 電子制御装置 | |
JP2006018409A (ja) | 電源回路 | |
JP5181959B2 (ja) | 直流電源装置および電源制御用半導体集積回路 | |
JPWO2020080029A1 (ja) | 電子制御装置 | |
JP4878871B2 (ja) | 電源回路 | |
JP2021521724A (ja) | Pチャンネルmosfetを制御するためのドライバー回路及びそれを含む制御装置 | |
KR100872067B1 (ko) | 전원 회로 | |
JP6066872B2 (ja) | ディスク装置 | |
JPH11220871A (ja) | 電源装置 | |
JP2011078272A (ja) | 車載機器の電源装置 | |
JP2013038464A (ja) | リセット回路 | |
JP4735033B2 (ja) | 制御回路及びその制御方法 | |
JP3811174B2 (ja) | Dc−dcコンバータ | |
JP4152369B2 (ja) | 充電制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4747702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |