JP2007005633A - 絶縁膜の形成方法、半導体装置の製造方法、半導体装置 - Google Patents

絶縁膜の形成方法、半導体装置の製造方法、半導体装置 Download PDF

Info

Publication number
JP2007005633A
JP2007005633A JP2005185192A JP2005185192A JP2007005633A JP 2007005633 A JP2007005633 A JP 2007005633A JP 2005185192 A JP2005185192 A JP 2005185192A JP 2005185192 A JP2005185192 A JP 2005185192A JP 2007005633 A JP2007005633 A JP 2007005633A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
semiconductor device
oxidizing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005185192A
Other languages
English (en)
Other versions
JP4476880B2 (ja
Inventor
Ichiro Mizushima
一郎 水島
Masayuki Tanaka
正幸 田中
Katsuaki Natori
克晃 名取
Yoshio Ozawa
良夫 小澤
Seiji Inumiya
誠治 犬宮
Katsuyuki Sekine
克行 関根
Tetsuya Kai
徹哉 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005185192A priority Critical patent/JP4476880B2/ja
Priority to US11/270,536 priority patent/US7521263B2/en
Priority to KR1020060056768A priority patent/KR100777964B1/ko
Publication of JP2007005633A publication Critical patent/JP2007005633A/ja
Application granted granted Critical
Publication of JP4476880B2 publication Critical patent/JP4476880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Abstract

【課題】 リーク電流の少ない高誘電体膜を有する絶縁膜の形成方法、半導体装置の製造方法、半導体装置を提供しようとするものである。
【解決手段】 以下の工程を含む。酸化剤に曝されることによりその表面に酸化膜を形成する材料からなる下地膜４が形成される。金属原料を含むソースガスと第１酸化力を有する第１酸化剤とを交互に供給することにより、下地膜上に第１絶縁膜５ａが形成される。金属原料を含むソースガスと第１酸化力より強い第２酸化力を有する第２酸化剤とを交互に供給することにより、第１絶縁膜上に第２絶縁膜５ｂが形成される。
【選択図】 図１

Description

本発明は、絶縁膜の形成方法、半導体装置の製造方法、半導体装置に関し、例えば、フローティングゲート電極とコントロールゲート電極との間のゲート間絶縁膜に関する。
順次積層された、フローティングゲート電極、ゲート間絶縁膜、コントロールゲート電極を有する半導体装置が知られている。このような半導体装置において、ゲート間絶縁膜を高誘電体膜により構成することが行われている。高誘電体膜を用いることにより、フローティングゲート電極とコントロールゲート電極との間でのリーク電流を抑制することができる。ゲート間絶縁膜に用いられる高誘電体膜のＣ濃度が低いほど、リーク電流を抑制することができる。
また、半導体装置の製造過程において、ＡＬＤ（Atomic Layer Deposition）による成膜が行われることがある。ＡＬＤは、原子層単位で各層を順次堆積することにより所望の厚さの膜を形成する技術である。ＡＬＤを用いることにより、膜の厚さを高精度で制御することができる。
ゲート間絶縁膜としての高誘電体膜をＡＬＤにより形成する場合、金属元素を含むソースガスと酸化剤としてのソースガスとを交互に供給することが多く行われる。ＡＬＤにより形成された高誘電体膜のＣ濃度を抑制するには、強力な酸化力を有した酸化剤が用いられることが好ましい。このような酸化力の強い酸化剤として、例えば、Ｏ3を用いることが、特開2001-152339号公報（特許文献１）、米国特許第6,576,053号明細書（特許文献２）に開示されている。
特開2001-152399号公報 米国特許第6,576,053号明細書
本発明は、リーク電流の少ない絶縁膜の形成方法、リーク電流の少ない絶縁膜を有する半導体装置およびその製造方法を提供しようとするものである。
本発明の第１の視点による絶縁膜の形成方法は、酸化剤に曝されることによりその表面に酸化膜を形成する材料からなる下地膜を形成する工程と、金属原料を含むソースガスと第１酸化力を有する第１酸化剤とを交互に供給することにより、前記下地膜上に第１絶縁膜を形成する工程と、金属原料を含むソースガスと前記第１酸化力より強い第２酸化力を有する第２酸化剤とを交互に供給することにより、前記第１絶縁膜上に第２絶縁膜を形成する工程と、を具備することを特徴とする。
本発明の第２の視点による半導体装置の製造方法は、半導体基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜上に、酸化剤に曝されることによりその表面に酸化膜を形成する材料からなる第１導電膜を形成する工程と、金属原料を含むソースガスと第１酸化力を有する第１酸化剤とを交互に供給することにより、前記第１導電膜上に第２絶縁膜を形成する工程と、金属原料を含むソースガスと前記第１酸化力より強い第２酸化力を有する第２酸化剤とを交互に供給することにより、前記第２絶縁膜上に第３絶縁膜を形成する工程と、前記第３絶縁膜上に第２導電膜を形成する工程と、を具備することを特徴とする。
本発明の第３の視点による半導体装置は、半導体基板と、前記半導体基板上に設けられた第１絶縁膜と、前記第１絶縁膜上に設けられ、酸化剤に曝されることによりその表面に酸化膜を形成する材料からなる第１導電膜と、前記第１導電膜上に設けられ、前記第１導電膜上に位置する第１部分と前記第１部分上に位置し且つ前記第１部分の平均炭素濃度より高い炭素濃度を有する第２部分とからなる、第２絶縁膜と、前記第２絶縁膜上に設けられた第２導電膜と、を具備することを特徴とする。
本発明によれば、リーク電流の少ない絶縁膜の形成方法、リーク電流の少ない絶縁膜を有する半導体装置およびその製造方法を提供できる。
本発明者等は、本発明の開発の過程において、背景技術の項で述べたような強い酸化力を有する酸化剤を用いて高誘電体膜を形成する技術について研究した。その結果、本発明者等は、以下に述べるような知見を得た。
上記のように、強い酸化力を有する酸化剤を用いたＡＬＤによって形成された高誘電体膜をゲート間絶縁膜に採用することにより、ゲート間絶縁膜を介するリーク電流を抑制できる。しかしながら、強い酸化力を有する酸化剤は、フローティングゲート電極に対する酸化力も強い。このため、フローティングゲート電極にポリシリコンが用いられた場合、実際に、この方法でゲート絶縁膜を形成すると、フローティングゲート電極とゲート間絶縁膜との界面に、１ｎｍ程度の膜厚のシリコン酸化膜が形成されてしまう。このシリコン酸化膜は、ゲート間絶縁膜としての高誘電体膜の実効的な誘電率の低下等の問題を引き起こす。この結果、リーク電流が増加してしまう。
以下に、このような知見に基づいて構成された本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
図１は、本発明の一実施形態に係る半導体装置の主要部を概略的に示す断面図である。図１に示されるように、半導体装置は、半導体基板１、素子分離絶縁膜２、トンネル絶縁膜３、フローティングゲート電極４、ゲート間絶縁膜５、コントロールゲート電極６を有する。
半導体基板１は、例えばシリコンから構成される。半導体基板１の表面には、例えばシリコン酸化膜からなる素子分離絶縁膜２が設けられる。素子分離絶縁膜２の上面は、半導体基板１の表面より突出している。
素子分離絶縁膜２相互間の半導体基板１の表面上には、トンネル絶縁膜３が設けられる。トンネル絶縁膜３は、例えばシリコン酸化膜からなる。トンネル絶縁膜３上には、フローティングゲート電極４が設けられる。フローティングゲート電極４は、例えば、Ｐ（リン）が添加されたポリシリコンからなる。すなわち、フローティングゲート電極４は、酸化剤に曝されることによりその表面に酸化膜を形成する材料からなる。
フローティングゲート電極４上には、高誘電体材料、例えばＡｌ2Ｏ3、ＨｆＯ2からなるゲート間絶縁膜５が設けられる。ゲート間絶縁膜５は、フローティングゲート電極４上の第１部分５ａと、第１部分５ａ上の第２部分５ｂとからなる。第１部分５ａと、第２部分５ｂとは、後述のように形成方法が異なる。
また、ゲート間絶縁膜５は、図２に示されるように、積層された複数の層により形成されていても良い。図２は、本実施形態の他の例に係る半導体装置の主要部を概略的に示す断面図である。図２に示されるように、ゲート間絶縁膜５が、３つの層１１、１２、１３により形成された例を示している。この３つの層１１、１２、１３は、それぞれ、例えばＨｆＯ2、Ａｌ2Ｏ3、ＨｆＯ2から構成される。また、各層１１、１２、１３の厚さは、それぞれ、例えば４ｎｍ、１０ｎｍ、４ｎｍである。
または、３つの層１１、１２、１３として、それぞれ、例えばＴａ2Ｏ5、ＺｒＯ2、Ｔａ2Ｏ5を用いることもできる。また、層１１、１３としてＨｆＯ2とＴａ2Ｏ5の混合物を用い、層１２としてＡｌ2Ｏ3とＺｒＯ2の混合物を用いることもできる。さらに、ゲート絶縁膜５が、さらに多くの積層構造を有していてもよい。
ゲート間絶縁膜５が積層膜の場合、ゲート間絶縁膜５のうち、フローティングゲート電極４上の部分が第１部分５ａに相当し、残りの部分が第２部分５ｂに相当する。すなわち、第１部分５ａと第２部分５ｂは、これらを構成する材料によって区別されるのではなく、後述のように、形成方法によって区別される。したがって、第１部分５ａと第２部分５ｂとが同じ材料によって形成されてもよいし、異なる材料によって形成されてもよい。
ゲート間絶縁膜５上には、コントロールゲート電極６が設けられる。コントロールゲート電極６は、例えば、Ｐ（リン）が添加されたポリシリコンからなる。
次に、図３乃至図５を参照して、図１の半導体装置の製造方法について説明する。図３乃至図５は、本実施形態に係る半導体装置の製造工程の一部を示す断面図である。
図３に示されるように、半導体基板１上の全面に、例えば熱酸化法により、トンネル絶縁膜３が形成される。次に、例えばＣＶＤ（Chemical Vapor Deposition）によって、トンネル絶縁膜３上の全面に、フローティングゲート電極４が堆積される。
次に、フローティングゲート電極４上に、ＣＶＤ法、リソグラフィ工程、ＲＩＥ（reactive ion etching）等のエッチングによって、シリコン窒化膜等のマスク材２１が形成される。マスク材２１は、素子分離絶縁膜２の形成予定領域に開口を有する。
次に、マスク材２１をマスクとして、フローティングゲート電極４、トンネル絶縁膜３、半導体基板１の表面がエッチングされる。このエッチングの結果、開口２２が形成される。
次に、図４に示されるように、例えばＣＶＤ法により、開口２２が素子分離絶縁膜２の材料膜（例えば、シリコン酸化膜）により埋め込まれるとともに、マスク材２１上の全面に、素子分離絶縁膜２の材料膜が形成される。次に、マスク材２１上の余分な材料膜が、例えばＣＭＰ（Chemical Mechanical Polishing）により除去され、開口２２内の膜の上面が、半導体基板１よりやや高い位置までエッチバックされることにより、素子分離絶縁膜２が形成される。次に、マスク材２１が除去される。
次に、図５に示されるように、フローティングゲート電極４上および素子分離絶縁膜２上に、ＡＬＤによってゲート間絶縁膜５が堆積される。この際、上記のように、酸化剤として、強い酸化力を有する気体を用いると、フローティングゲート電極４上に、シリコン酸化膜が形成されてしまう。そこで、ゲート間絶縁膜５の形成の初期の段階では、より弱い酸化力を有する気体を酸化剤として用いる。
酸化剤としてのソースガスとして、例えば、強い酸化力を有するＯ3が用いられる。ただし、ゲート間絶縁膜５の成膜の初期の段階では、Ｏ3より酸化力の弱い材料、例えばＨ2Ｏが用いられる。また、ＮＯ、Ｏ2を用いることもできる。さらに、２種の酸化剤の酸化力が相互に異なれば、種々の組み合わせを用いることができる。例えば、濃度の違うＯ3を用いることが可能である。
なお、チャンバーにガスを供給した際にＨ2Ｏの方が表面に吸着しやすいので、酸化力の弱いソースガスとしてＨ2Ｏを用いた方が、表面一層を酸化しきるのに必要な時間が短くてすむという利点がある。具体的には、交互供給の例として、Ｈ2Ｏが用いられる場合、供給時間は３秒であり、Ｏ2あるいはＮＯの場合は、供給時間は２０秒である。
ゲート間絶縁膜５のうち、弱い酸化力を有する気体を用いて形成された部分が第１部分５ａに相当する。残りの、強い酸化力を有する気体を用いて形成された部分が第２部分５ｂに相当する。
Ａｌ2Ｏ3からなるゲート間絶縁膜５、および図２のＡｌ2Ｏ3層１２の形成の際、金属原料供給のためのソースガスとして、例えばＴＭＡ（Trimethyl Alminum）が用いられる。
ＨｆＯ2からなるゲート間絶縁膜５、および図２のＨｆＯ2層１１、１３の形成の際、金属原料供給のためのソースガスとして、例えばＴＤＥＡＨ（Tetrakisi diethylamino hafnium）が用いられる。または、ＴＥＭＡＨ（Tetrakisi ethylamino hafnium）が用いられてもよい。
成膜初期の段階で、酸化力の弱いＨ2Ｏを、酸化剤として用いることにより、フローティングゲート電極４が広範囲に亘って酸化されることを回避できる。この結果、フローティングゲート電極４上に形成されるシリコン酸化膜（図示せぬ）の膜厚は、０．４ｎｍ程度に抑えられる。ゲート間絶縁膜５のより具体的な形成方法については、後に詳述する。
ゲート間絶縁膜５の成膜後、例えば９００℃での熱処理によりゲート間絶縁膜５が結晶化される。次に、例えばＣＶＤによって、コントロールゲート電極６が堆積される。
次に、図１に示すように、フローティングゲート電極４、ゲート間絶縁膜５、コントロールゲート電極６が、リソグラフィ工程、およびＲＩＥ等のエッチングによりパターニングされる。
次に、ゲート間絶縁膜５のより具体的な形成方法について、図６、図７を参照して説明する。まず、上記の工程によって、半導体装置が実際に作製された。なお、ここで作製された半導体装置では、ゲート間絶縁膜５が図２に示すような積層膜であって、各層１１、１２、１３として、ＨｆＯ2、Ａｌ2Ｏ3、ＨｆＯ2が用いられた。また、各層１１、１２、１３の厚さは、それぞれ、例えば４ｎｍ、１０ｎｍ、４ｎｍであった。
図６は、得られた半導体装置のゲート間絶縁膜５のリーク電流の電流密度とゲート間絶縁膜５に印加された電界との関係を示している。図６において、実線は、酸化剤として、Ｈ2ＯおよびＯ3を用いた場合（本実施形態）を示している。一方、破線は、酸化剤としてＯ3のみを用いた場合を示している。なお、本実施形態の方の結果は、ゲート間絶縁膜５の第１部分５ａの厚さが１ｎｍとなる間に、Ｈ2Ｏが用いられた場合を示している。
図６に示すように、本実施形態によるゲート間絶縁膜では、従来のゲート間絶縁膜より、リーク電流が抑制されている。これは、本実施形態に係る半導体装置では、フローティングゲート電極４とゲート間絶縁膜５との間のシリコン酸化膜の膜厚が減少したことに起因する。
図７は、酸化力の弱い酸化剤（Ｈ2Ｏ）の供給回数と、フローティングゲート電極４上に形成されるシリコン酸化膜の厚さとの関係を示している。上記のように、ＡＬＤでは、金属供給源および酸化剤は交互に行われる。よって、酸化剤の供給回数は、すなわち、金属供給源と酸化剤との交互供給の回数（ステップ）と同義である。
図７に示すように、酸化力の弱い酸化剤を１回でも供給すれば、シリコン酸化膜の膜厚が、大きく減少する。特に、２回（２ステップ分（酸化剤の供給、金属原料の供給、酸化剤の供給までを行った場合に相当））だけ行うと、シリコン酸化膜の膜厚がさらに大きく減少することが分かる。
１回の金属原料の供給によって成長する膜の厚さは、約０．０８ｎｍ乃至０．１ｎｍである。したがって、２ステップによって形成される、ゲート間絶縁膜５の第１部分５ａの厚さは０．２ｎｍ以下である。この場合、シリコン酸化膜の厚さは、約０．４ｎｍである。
なお、酸化力の弱い酸化剤を用いて成膜した場合、この膜中の不純物（Ｃ等）の濃度が高くなる傾向がある。このため、酸化力の弱い酸化剤を供給する回数は少ない方がよい。また、図７から分かるように、酸化力の弱い酸化剤を供給する回数が３回以上であっても、シリコン酸化膜の厚さは大きく減少しない。以上の要因より、酸化力の弱い酸化剤を供給する回数は、１回または２回、より好ましくは２回であることが好ましい。
また、酸化力の弱い酸化剤により、膜中の不純物濃度が高くなることを補填するために、酸化力の弱い酸化剤を用いた工程と強い酸化力の酸化剤を用いた工程との間に、膜形成時の温度よりの高い温度での熱処理を行うこともできる。こうすることにより、ゲート間絶縁膜５の第１部分５ａでのリーク電流を低減させることができる。
上記のように、ゲート間絶縁膜５の第１部分５ａと第２部分５ｂとは、その形成方法が異なる。このため、第１部分５ａと、第２部分５ｂとは、同じ材料であったとしても、その特性が異なる。以下、このことについて説明する。
ゲート間絶縁膜５の成膜当初に酸化力の弱い酸化剤を用いるため、膜中に含まれるＣ濃度が、第１部分５ａにおいて第２部分５ｂよりも高くなっている。このようなＣの含有は、不純物の少ない酸化物高誘電体膜を形成するという観点からは、避けることが好ましい。しかしながら、フローティングゲート電極４との界面においては、界面での不整合を緩和できるという観点からは、ある程度の濃度の異種物質が含まれている方が望ましい。
具体的には、例えば、Ｏ3のみが酸化剤として用いられた場合、フローティングゲート電極４上に成膜されたゲート間絶縁膜５としてのＨｆＯ2には、平均的に１×１０18ｃｍ-3のＣが均一に含まれていた。また、フローティングゲート電極４との界面（本願の第１部分５ａに相当する部分）では、Ｃ濃度はわずかに低下していた。
一方、本実施形態のように、第１部分５ａおよび第２部分５ｂをともにＨｆＯ2によって形成し、厚さ１ｎｍの第１部分５ａを、酸化力の弱い酸化剤、例えばＨ2Ｏを用いて形成した場合、第１部分５ａでのＣ濃度は、１×１０19ｃｍ-3と、第２部分５ｂのＣ濃度（１×１０18ｃｍ-3）よりも高くなっていた。
第１部分５ａにより多くのＣが存在することによるリーク電流低減効果は、上記のようにフローティングゲート電極４とゲート間絶縁膜５との界面に形成されるシリコン酸化膜が薄くなることによってもリーク電流が低減するため、単独で判断することはできない。しかしながら、界面の不整合を緩和できる点で、良好な膜質を有する高誘電体薄膜の形成には有用な方法と言える。
なお、上記の実施形態では、ゲート間絶縁膜５がフローティングゲート電極４としてのシリコン上に形成される場合について記述した。しかしながら、図８に示すように、フローティングゲート電極４上に、例えばシリコン窒化膜等の薄い絶縁膜３１が介在していてもよい。
例えばＯ3などの酸化力の強い酸化剤は、シリコン窒化膜に対しても酸化力を有する。このため、シリコン窒化膜の表面にシリコン酸化膜が形成される。このため、シリコン窒化膜上に高誘電体膜を形成するような場合に、当初から酸化剤としてＯ3を用いると、シリコン酸化膜よりも誘電率の高いシリコン窒化膜上に、さらにシリコン酸化膜が形成される結果を招く。シリコン酸化膜、シリコン窒化膜によって、フローティングゲート電極４とコントロールゲート電極６との間の誘電率が低下する。したがって、シリコン窒化膜が設けられた場合も、その表面の酸化を抑制して、ゲート間絶縁膜５が形成されることが求められる。この場合に、成膜初期に酸化力の弱い酸化剤を用いることによって、シリコン窒化膜上にシリコン酸化膜が形成されることを抑制できる。このため、フローティングゲート電極４上に、絶縁膜３１が設けられる場合でも、本実施形態は有用である。
本発明の実施形態に係る半導体装置によれば、ゲート間絶縁膜５の成膜の際、成膜の初期の段階では、弱い酸化力を有する気体が酸化剤として用いられ、残りの部分の成膜の際は、強い酸化力を有する気体が酸化剤として用いられる。このため、フローティングゲート電極４とゲート間絶縁膜５との間にシリコン酸化膜が形成されることを抑止すると同時に、リーク電流の少ないゲート間絶縁膜５を形成できる。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明の一実施形態に係る半導体装置の主要部を概略的に示す断面図。 本発明の一実施形態の他の例に係る半導体装置の主要部を概略的に示す断面図。 本発明の一実施形態に係る半導体装置の製造工程の一部を示す断面図。 図３に続く状態を示す断面図。 図４に続く状態を示す断面図。 ゲート間絶縁膜のリーク電流の電流密度とゲート間絶縁膜に印加された電界との関係を示す図。 酸化力の弱い酸化剤の供給回数と、フローティングゲート電極上に形成されるシリコン酸化膜の厚さとの関係を示す図。 本発明の一実施形態の他の例に係る半導体装置の主要部を概略的に示す断面図。
符号の説明
１…半導体基板、２…素子分離絶縁膜、３…トンネル絶縁膜、４…フローティングゲート電極、５…ゲート間絶縁膜、５ａ…ゲート間絶縁膜の第１部分、５ｂ…ゲート間絶縁膜の第１部分、６…コントロールゲート電極。

Claims (5)

  1. 酸化剤に曝されることによりその表面に酸化膜を形成する材料からなる下地膜を形成する工程と、
    金属原料を含むソースガスと第１酸化力を有する第１酸化剤とを交互に供給することにより、前記下地膜上に第１絶縁膜を形成する工程と、
    金属原料を含むソースガスと前記第１酸化力より強い第２酸化力を有する第２酸化剤とを交互に供給することにより、前記第１絶縁膜上に第２絶縁膜を形成する工程と、
    を具備することを特徴とする絶縁膜の形成方法。
  2. 前記第１酸化剤が、水または酸素または一酸化窒素であることを特徴とする請求項１に記載の絶縁膜の形成方法。
  3. 前記第１酸化剤を供給する回数が、１回または２回であることを特徴とする請求項１に記載の絶縁膜の形成方法。
  4. 半導体基板上に第１絶縁膜を形成する工程と、
    前記第１絶縁膜上に、酸化剤に曝されることによりその表面に酸化膜を形成する材料からなる第１導電膜を形成する工程と、
    金属原料を含むソースガスと第１酸化力を有する第１酸化剤とを交互に供給することにより、前記第１導電膜上に第２絶縁膜を形成する工程と、
    金属原料を含むソースガスと前記第１酸化力より強い第２酸化力を有する第２酸化剤とを交互に供給することにより、前記第２絶縁膜上に第３絶縁膜を形成する工程と、
    前記第３絶縁膜上に第２導電膜を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  5. 半導体基板と、
    前記半導体基板上に設けられた第１絶縁膜と、
    前記第１絶縁膜上に設けられ、酸化剤に曝されることによりその表面に酸化膜を形成する材料からなる第１導電膜と、
    前記第１導電膜上に設けられ、前記第１導電膜上に位置する第１部分と前記第１部分上に位置し且つ前記第１部分の平均炭素濃度より高い炭素濃度を有する第２部分とからなる、第２絶縁膜と、
    前記第２絶縁膜上に設けられた第２導電膜と、
    を具備することを特徴とする半導体装置。
JP2005185192A 2005-06-24 2005-06-24 絶縁膜の形成方法、半導体装置の製造方法、半導体装置 Active JP4476880B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005185192A JP4476880B2 (ja) 2005-06-24 2005-06-24 絶縁膜の形成方法、半導体装置の製造方法、半導体装置
US11/270,536 US7521263B2 (en) 2005-06-24 2005-11-10 Method of forming an insulating film, method of manufacturing a semiconductor device, and semiconductor device
KR1020060056768A KR100777964B1 (ko) 2005-06-24 2006-06-23 절연막의 형성 방법, 반도체 장치의 제조 방법 및 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005185192A JP4476880B2 (ja) 2005-06-24 2005-06-24 絶縁膜の形成方法、半導体装置の製造方法、半導体装置

Publications (2)

Publication Number Publication Date
JP2007005633A true JP2007005633A (ja) 2007-01-11
JP4476880B2 JP4476880B2 (ja) 2010-06-09

Family

ID=37679648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005185192A Active JP4476880B2 (ja) 2005-06-24 2005-06-24 絶縁膜の形成方法、半導体装置の製造方法、半導体装置

Country Status (3)

Country Link
US (1) US7521263B2 (ja)
JP (1) JP4476880B2 (ja)
KR (1) KR100777964B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135633A (ja) * 2006-11-29 2008-06-12 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2010267925A (ja) * 2009-05-18 2010-11-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013236073A (ja) * 2012-04-12 2013-11-21 Air Products & Chemicals Inc 酸化ケイ素薄膜の高温原子層堆積
US9574269B2 (en) 2014-03-27 2017-02-21 Tokyo Electron Limited Method and apparatus for forming thin film
JP2022052908A (ja) * 2020-09-24 2022-04-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354872B2 (en) * 2005-05-26 2008-04-08 International Business Machines Corporation Hi-K dielectric layer deposition methods
JP4331189B2 (ja) 2006-09-20 2009-09-16 株式会社東芝 不揮発性半導体メモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007661B1 (ko) * 1991-12-20 1994-08-22 삼성전자 주식회사 반도체 장치 및 그 제조방법
JP2793416B2 (ja) 1992-03-06 1998-09-03 沖電気工業株式会社 絶縁膜形成方法
KR0183792B1 (ko) * 1995-12-28 1999-03-20 김광호 불휘발성 메모리장치 및 그 제조방법
KR100307625B1 (ko) * 1998-07-21 2001-12-17 윤종용 서로다른질소농도를갖는게이트절연막을갖춘반도체소자및그제조방법
DE10049257B4 (de) 1999-10-06 2015-05-13 Samsung Electronics Co., Ltd. Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
US6576053B1 (en) * 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
JP3437832B2 (ja) 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4357146B2 (ja) 2001-10-17 2009-11-04 富士通マイクロエレクトロニクス株式会社 酸化物誘電体膜の成膜方法及び半導体装置の製造方法
KR100469158B1 (ko) 2002-12-30 2005-02-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100593645B1 (ko) * 2004-10-28 2006-06-28 삼성전자주식회사 반도체 장치의 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135633A (ja) * 2006-11-29 2008-06-12 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2010267925A (ja) * 2009-05-18 2010-11-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013236073A (ja) * 2012-04-12 2013-11-21 Air Products & Chemicals Inc 酸化ケイ素薄膜の高温原子層堆積
US9460912B2 (en) 2012-04-12 2016-10-04 Air Products And Chemicals, Inc. High temperature atomic layer deposition of silicon oxide thin films
US10242864B2 (en) 2012-04-12 2019-03-26 Versum Materials Us, Llc High temperature atomic layer deposition of silicon oxide thin films
US9574269B2 (en) 2014-03-27 2017-02-21 Tokyo Electron Limited Method and apparatus for forming thin film
JP2022052908A (ja) * 2020-09-24 2022-04-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP7123100B2 (ja) 2020-09-24 2022-08-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
US7521263B2 (en) 2009-04-21
US20070020957A1 (en) 2007-01-25
JP4476880B2 (ja) 2010-06-09
KR100777964B1 (ko) 2007-11-21
KR20060135543A (ko) 2006-12-29

Similar Documents

Publication Publication Date Title
JP4476880B2 (ja) 絶縁膜の形成方法、半導体装置の製造方法、半導体装置
US7772678B2 (en) Metallic compound thin film that contains high-k dielectric metal, nitrogen, and oxygen
JP5492842B2 (ja) 半導体素子
JP5443873B2 (ja) 半導体装置及びその製造方法
JP4296128B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007287856A (ja) 半導体装置の製造方法
JP2009272348A (ja) 半導体装置およびその製造方法
JP2006005313A (ja) 半導体装置及びその製造方法
KR100647482B1 (ko) 반도체 장치 및 그 제조 방법
KR100195355B1 (ko) 드라이산화를 포함하는 반도체장치의 제조방법
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
KR20090036850A (ko) 플래시 메모리 소자 및 그 제조 방법
JP2020047620A (ja) 半導体装置およびその製造方法
JP5291984B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2006339371A (ja) 半導体装置の製造方法
US20080303075A1 (en) Method for forming element isolation structure of semiconductor device, element isolation structure of semiconductor device, and semiconductor memory device
JP2007318015A (ja) 半導体装置およびその製造方法
KR100879183B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JP2009049372A (ja) 半導体メモリ素子の誘電体膜形成方法
JP2009049379A (ja) 半導体メモリ素子の誘電体膜形成方法
JP2010045239A (ja) 不揮発性半導体記憶装置の製造方法
JP2006229044A (ja) 半導体装置
JP2005236020A (ja) 半導体装置の製造方法
KR20080028162A (ko) 반도체 소자의 게이트 패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100310

R151 Written notification of patent or utility model registration

Ref document number: 4476880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250