JP2006507746A

JP2006507746A - Ｐｗｍ発生器

Info

Publication number: JP2006507746A
Application number: JP2004554737A
Authority: JP
Inventors: フランクケーアイメルス
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2002-11-22
Filing date: 2003-10-29
Publication date: 2006-03-02
Also published as: US20060071697A1; KR20050075427A; EP1565986A1; WO2004049569A1; CN1714507A; AU2003274541A1

Abstract

変調されたパルス状信号を発生するために別途の鋸歯状波発生器及び別途の比較器を要しないようなＰＷＭ発生器（１００；２００；３００；４００）が記載されている。本発明によれば、入力信号（Ｓ_in）は比較器（１１０）の一方の入力端（１１１）に供給され、該比較器は、他方の入力端（１１２）において、出力信号（Ｓ_out）から積分器装置（１５）を介して導出された帰還信号を当該回路が自己発振するように入力する。該帰還信号は傾斜する信号である。上記比較器は上記帰還信号が前記入力信号のレベルと交差する場合に出力を切り換え、これは上記帰還信号が傾斜を反転するようにさせる。このように、上記帰還信号は、実効的に、別途の鋸歯状波発生器により発生されることなく鋸歯状波信号を形成する。

Description

本発明は、広くは、スイッチング増幅器（例えば、Ｄ級オーディオ増幅器、サーボ系、ＤＣモータ駆動部、電源等）に使用するのに適し得るＰＷＭ（パルス幅変調）発生器に関する。また、本発明は斯かるＰＷＭ発生器を有するような電子装置にも関する。

ＰＷＭ発生器は、アナログ入力信号を、２つの信号値（ハイ及びローとして示す）のみを取り得るパルス状出力信号に変換する装置である。ハイ信号値及びロー信号値は略一定に留まる。出力信号のデューティサイクルは入力信号に対し、出力信号の平均値が入力信号に従って変化するように、依存する。

従来のＰＷＭ発生器の構成が、図１に図示されている。比較器１０は、第１入力端（この場合は、非反転入力端）１１においてアナログ入力信号Ｓ_inを入力すると共に、他方の入力端（この場合は、反転入力端）１２において、制御信号発生器２０（鋸歯状波発生器）により発生される典型的には鋸歯状又は三角形状の制御信号Ｓ_ｃを入力する。出力端１３において、該比較器１０は、ハイ値（現在の入力信号値が現在の制御信号値より大きい場合）又はロー値（現在の入力信号値が現在の制御信号値より小さい場合）の何れかを持つＰＷＭ出力信号Ｓ_outを出力する。現在の入力信号値が相対的に小さい場合、出力信号Ｓ_outは相対的に短い時間の間ハイとなる一方、相対的に長い時間の間ローとなり（デューティサイクルが５０％未満となり）、かくして、出力信号Ｓ_outの平均値が相対的に小さくなって、上記の小さな入力信号値を反映する。逆に、現在の入力信号値が相対的に大きい場合、出力信号Ｓ_outは相対的に長い時間の間ハイとなる一方、相対的に短い時間の間ローとなり（デューティサイクルが５０％より大きくなり）、かくして、出力信号Ｓ_outの平均値が相対的に大きくなって、上記の大きな入力信号値を反映する。斯かるサイクルの周波数は、制御信号Ｓ_ｃの周波数により決定される。

例示として、斯様な従来のＰＷＭ発生器の一例は、１９８９年のモトローラ半導体応用ノートのDonald E. Paulyによる“ＴＭＯＳ電力ＭＯＳＦＥＴを使用した高忠実度スイッチングオーディオ増幅器”の図６に開示されていることを注記しておく。

この従来の構成の欠点は、２以上の別途の機能ユニット、即ち比較器、制御信号発生器等、を必要とし、これが該構成を相対的に複雑且つ高価にしてしまう点にある。

従って、本発明は、複雑さの少ないＰＷＭ発生器を提供することを目的とする。

更に詳細には、本発明は、少ない部品点数しか必要としないようなＰＷＭ発生器を提供することを目的とする。

更に詳細には、本発明は、別途の制御信号発生器を必要としないようなＰＷＭ発生器を提供することを目的としている。

本発明の重要な態様によれば、ＰＷＭ発生器はデューティサイクルを制御するための制御入力端子を有するような自己発振マルチバイブレータを備え、この制御入力端子において入力信号Ｓ_inが入力される。

本発明の他の重要な態様においては、ＰＷＭ発生器は入力信号を入力するための１つの入力端を有する比較器を備えると共に、更に出力ノードと他方の比較器入力端との間に結合された積分帰還ループを更に有する。該ＰＷＭ発生器は、オーディオ増幅器のような電子装置に使用することができると共に、テレビジョン装置又はモニタのような表示装置における音響増幅器として使用することができる。

本発明は、独立請求項に規定される。従属請求項は有利な実施例を規定する。

以下、本発明の上記及び他の態様、フィーチャ並びに利点を、図面を参照してなされる本発明によるＰＷＭ発生器の実施例の下記の記載により更に説明する。尚、図面において同一の符号は同一の又は同様の部分を示している。

図２Ａは、本発明によるＰＷＭ発生器の実施例１００の基本構成を概念的に示している。該ＰＷＭ発生器１００は、第１の非反転入力端１１１と、第２の反転入力端１１２と、出力端１１３とを有する比較器１１０を備えている。ＰＷＭ発生器１００は、第１比較器入力端１１１に結合され、アナログ入力信号Ｓ_inを入力するための入力端子１０１を有している。該発生器１００の出力端子１０３は前記出力端１１３に接続されている。

また、比較器１１０は、動作電源電圧Ｖ１及びＶ２を入力するための第１電源入力端１２１及び第２電源入力端１２２を有している。下記においては、Ｖ１がＶ２より高い電圧レベルを有していると仮定する。Ｖ１は正の電圧とすることができる一方、Ｖ２はＶ１より低い如何なる電圧（正、零ボルト又はマス（アース）、負）とすることもできる。他方、Ｖ２は負電圧とすることができる一方、Ｖ１はＶ２より高い如何なる電圧（正、零ボルト又はアース、負）とすることもできる。典型的には、Ｖ２はコンデンサ１５６に対する入力信号の基準電圧レベルと等しくされる。

比較器１１０は、出力端１１３において、第１入力端１１１の電圧レベルが第２入力端１１２の電圧レベルより高い場合におけるハイ値（典型的には第１電源電圧Ｖ１に略等しい）、又は第１入力端１１１の電圧レベルが第２入力端１１２の電圧レベルよりも低い場合におけるロー値（典型的には、第２電源電圧Ｖ２に略等しい）の何れかを持つような出力電圧を発生する。このような比較器は一般的に知られており、本発明による該ＰＷＭ発生器の実施化には従来の比較器を使用することができるので、ここでは、該比較器の構成及び動作を更に詳細に説明する必要はないであろう。

ＰＷＭ発生器１００は、発生器出力端子１０３から第２比較器入力端１１２への帰還ループ１５９を有している。図示の実施例では、帰還ループ１５９は、発生器出力端子１０３に結合された積分器入力端１５１を有すると共に第２比較器入力端１１２に結合された積分器出力端１５２を有するような積分器１５０を備えている。該積分器１５０の機能は、入力端１５１に入力されるステップ状電圧に応答して、積分器出力端１５２に相対的に緩やかに上昇又は下降する帰還信号ＦＢを供給することである。該積分器１５０は、例えば、ローパスフィルタとして構成することができる。比較的簡単な実施例においては、積分器１５０は、図２Ａに概念的に示されるように、抵抗１５５とコンデンサ１５６との組合せとして構成することができる。

図３は、ＰＷＭ発生器１００の動作を示すグラフである。このグラフは、上記帰還信号ＦＢである積分器１５０の積分器出力電圧、及び出力端子１０３における出力端子電圧Ｓ_outを時間ｔの関数として示している。時点ｔ_０において第２入力端１１２における電圧はＶ２に等しい一方、第１入力端１１１における電圧はＶ２とＶ１との間の或る値Ｖ₁₁₁を有していると仮定する。第１入力端１１１における電圧レベルは第２入力端１１２における電圧レベルよりも高いので、比較器１１０は出力端１１３にハイ出力レベルを出力する。

かくして、積分器出力端１５２がローである間に、積分器入力端１５１はハイ電圧を入力する。この様な場合、積分器出力電圧ＦＢは緩やかに上昇する。或る時点ｔ_１において、積分器出力電圧ＦＢは第１入力端１１１における電圧Ｖ₁₁₁を超える。この場合、第１比較器入力端１１１の電圧レベルは第２入力端１１２の電圧レベルより低くなるので、比較器１１０はロー出力電圧を発生する。

かくして、積分器出力端１５２がＶ２とＶ１との間のレベルを有する間に、積分器入力端１５１はロー電圧を入力する。この様な場合、積分器出力電圧ＦＢは緩やかに減少する。しかしながら、実際に減少する前に、積分器出力電圧ＦＢは、図３に誇張された態様で示されているように、不可避的な遅延により或るオーバーシュートδ１の分だけＶ₁₁₁より増加されてしまっている。或る時点ｔ_２において、積分器出力電圧ＦＢは第１入力端１１１の電圧Ｖ₁₁₁より低下する。かくして、第１入力端１１１における電圧レベルＶ₁₁₁は第２入力端１１２の電圧レベルよりも高くなるので。比較器１１０はハイ出力電圧を発生する。ここでも、不可避的な遅延により、積分器出力電圧ＦＢはＶ₁₁₁より低い或るアンダーシュートδ２を示す。

上述したサイクルは自身で繰り返し、出力端１１３は時点ｔ_１、ｔ_３、ｔ_５等でハイからローに切り換わり、時点ｔ_２、ｔ_４、ｔ_６等でローからハイに切り換わる。

ここで、出力端１１３のハイ期間の長さ及び出力端１１３のロー期間の長さは、第１入力端１１１における電圧レベルＶ₁₁₁に（即ち入力信号値Ｓ_inに）、比較器出力信号Ｓ_outの平均が第１入力端１１１における電圧レベルに略比例するようにして、依存する。これは、下記のように理解される。

ｔ_１からｔ_２までの期間において、コンデンサ１５６は抵抗１５５の電圧降下に比例する放電電流ｉ_Ｄ（即ち、ｉ_Ｄ〜Ｖ₁₁₁−Ｖ２）により放電される。ｔ_２からｔ_３までの期間においては、コンデンサ１５６は、同様に抵抗１５５の電圧降下に比例する充電電流ｉ_Ｃ（即ち、ｉ_Ｃ〜Ｖ１−Ｖ₁₁₁）により充電される。Ｖ₁₁₁のレベルが高いほど、放電電流ｉ_Ｄは益々増加し、充電電流ｉ_Ｃは益々減少するので、充電期間ｔ_２〜ｔ_３は一層長く継続する一方、放電期間ｔ_１〜ｔ_２は一層短くしか継続しない。

図２Ａの構成は、自己発振的である。出力端子１０３における発生器出力がハイの場合、積分器１５０は正の傾斜を持つ傾斜帰還信号ＦＢを発生し、該帰還信号は比較器１１０の第２入力端１１２により入力されて、とりわけ該帰還信号ＦＢの傾斜により決まる遅延の後に、第２入力端１１２における上昇電圧が比較器１１０に、切り換わると共にロー出力信号Ｓ_outを発生するようにさせる。逆に、出力端子１０３における発生器出力がローの場合、積分器１５０は負の傾斜を持つ傾斜帰還信号ＦＢを発生し、該帰還信号は比較器１１０の第２入力端１１２により入力されて、或る遅延の後に、第２入力端１１２における降下電圧が比較器１１０に、切り換わると共にハイ出力信号Ｓ_outを発生するようにさせる。

上述した動作は自身で繰り返し、かくして、発生器出力信号Ｓ_outが自身により発振するようにさせる。該発振周波数は、なかでも、帰還信号ＦＢの傾斜により決まり、該傾斜は、図２Ａに図示された積分器１５０の実施例においては、主に抵抗１５５及びコンデンサ１５６のＲＣ値に依存する。発振する出力信号Ｓ_outのデューティサイクルを決定するスイッチングレベルは、第１入力端１１１において入力される入力信号Ｓ_inにより制御される。このように、当該ＰＷＭ発生器１００は、デューティサイクルを制御するための制御入力端１１１を備えるような自己発振バイブレータの一例を構成すると考えることもできる。

上述した実施例においては、入力信号Ｓ_inは比較器１１０の非反転入力端１１１に結合される一方、帰還信号ＦＢは比較器１１０の反転入力端１１２に供給される。この場合、上述したように、スイッチング構成は、入力信号Ｓ_inが遅延されたＰＷＭ出力信号Ｓ_outよりも高い電圧レベルを有する場合にＰＷＭ出力信号Ｓ_outはハイとなるようなものでなければならない。しかしながら、このような構成は自己発振の特性を達成するために必須ではない。代わりに、帰還信号ＦＢが比較器１１０の非反転入力端１１１に供給される一方、入力信号Ｓ_inは比較器１１０の反転入力端１１２に供給されるようにすることも可能である。このような場合、スイッチング構成は、入力信号Ｓ_inが帰還信号ＦＢよりも高い電圧レベルを有する場合にＰＷＭ出力信号Ｓ_outがローとなるようなものでなければならない。

図２Ｂ及び２Ｃは、斯様な代替実施例の例を示している。このような場合は、反転動作が必要となる。図２Ｂに示す実施例１００Ｂにおいては、インバータ１５３が積分器１５０と直列に接続されている。このインバータ１５３は、積分器１５０の積分器入力端１５１の前に（図示のように）、又は積分器１５０の積分器出力端１５２の後に配置することができる。他の例として、積分器１５０自体が反転タイプのものであってもよい。

比較器１１０の出力信号の反転バージョンは、恐らくは或る利得だけ増幅され且つ１８０度位相シフトされた入力信号に対応することに注意すべきである。反転又は非反転の何れかのスイッチング増幅器又はバッファが出力端子１０３に接続された場合、帰還ループ１５９で発生される遅延に対する負荷の影響は、スイッチング周波数にわたる良好な制御が得られるように除去することができる。

図２Ｃに示す実施例１００Ｃにおいては、インバータ１５４は比較器１１０の出力端１１３に直列に接続されている。他の例として、比較器１１０自体が反転タイプのものであってもよい。

原理的に、当該ＰＷＭ発生器１００の出力端子１０３は、図２Ａないし２Ｃに示すように、比較器出力端１１３に直接接続することができる。しかしながら、使用される比較器１１０の出力段の設計に応じ、比較器１１０により制御されて、ＰＷＭ発生器出力端子１０３を２つの異なる電源電圧の一方に順次接続するような可制御スイッチ１３０及び１４０を使用することが望ましいであろう。これが、図２Ａに図示された実施例に関して、図４に示されている。

図４のＰＷＭ発生器２００は、発生器出力端子１０３及び第３電源電圧Ｖ３に各々接続されたスイッチ端子１３１及び１３２を有すると共に、比較器出力端１１３に結合された制御端子１３３を有するような第１可制御スイッチ１３０を備えている。ＰＷＭ発生器２００は、更に、発生器出力端子１０３及び第４電源電圧Ｖ４に各々接続されたスイッチ端子１４１及び１４２を有すると共に、比較器出力端１１３に結合された制御端子１４３を有するような第２可制御スイッチ１４０を備えている。

第３電源電圧Ｖ３は通常は第１電源電圧Ｖ１に等しいが、これは絶対的に必須ということではない。同様に、第４電源電圧Ｖ４は通常は第２電源電圧Ｖ２に等しいが、これは絶対的に必須ということではない。

上記２つの可制御スイッチは、各々、２つの動作状態を有する。即ち、スイッチ端子間に実質的に導電性の経路が存在するような第１（又は閉）状態、及びスイッチ端子が実質的に相互に接続されていない第２（又は開）状態である。当該ＰＷＭ発生器２００の構成は、上記スイッチが常に互いに反対の状態となるようなものである。比較器出力端１１３がハイの場合、第１スイッチ１３０は閉状態となる一方、第２スイッチ１４０は開状態となる。逆に、比較器出力端１１３がローの場合、第１スイッチ１３０は開状態である一方、第２スイッチ１４０は閉状態である。

上記２つのスイッチ１３０及び１４０は互いに同一の設計、即ち同一の信号に対する応答が同一であるようなものである。その場合、これらスイッチは、互いに論理的に反対の異なる制御信号Ｓ_c1及びＳ_c2を入力する必要がある。図４において、これが、比較器出力端１１３と第２スイッチ制御端子１４３との間の経路にインバータ１１４を示すことにより図示されている。このような設計は原理的には可能であるが、インバータ１１４により生じる制御信号の遅延という固有の欠点を有し、斯かる遅延は比較器出力端１１３と第１スイッチ制御端子１３３との間の経路において補償されねばならない。しかしながら、使用される比較器１１０が常に互いに反対となるような２つの出力端（図示略）を有している場合もあり、そのような場合には、一方の出力端が第１スイッチ１３０を制御するように接続され、他方の出力端が第２スイッチ１４０を制御するように接続されるようにする。

また、第２スイッチ１４０を、制御入力端子１４３の制御信号がハイの場合に開状態となるようなタイプのものとすることも可能である。その場合、上記２つのスイッチは同一の制御信号を入力することができる。

当業者にとり自明なように、他の解決策も可能である。

可制御スイッチ自体は既知であり、本発明を実施化するために従来の可制御スイッチを使用することができることに注意すべきである。従って、ここでは可制御スイッチの設計及び動作を更に詳細に説明する必要はないであろう。

図５はＰＷＭ発生器の他の実施例３００を示し、該ＰＷＭ発生器において前記２つの可制御スイッチ１３０、１４０は、３つのスイッチ端子１６１、１６２及び１６３並びに比較器出力端１１３に結合された１つの制御端子１６４を有するような１つの可制御スイッチ１６０により置換されている。第１スイッチ端子１６１は出力端子１０３に接続されている。第２スイッチ端子１６２は第２電源電圧Ｖ３に接続され、第３スイッチ端子１６３は第４電源電圧Ｖ４に接続されている。この可制御スイッチは２つの動作状態を有している。第１の動作状態（ハイ）においては、第１スイッチ端子１６１は、例えば第２スイッチ端子１６２に接続されることにより該第２スイッチ端子１６２で入力される電圧Ｖ３を呈する一方、第２動作状態（ロー）では、第１スイッチ端子１６１は、例えば第３スイッチ端子１６３に接続されることにより該第３スイッチ端子１６３で入力される電圧Ｖ４を呈する。比較器出力端１１３がハイの場合、スイッチ１６０は第１状態となり、比較器出力端１１３がローの場合、スイッチ１６０は第２状態となる。

図６は、上記可制御スイッチ１６０の可能な実施例を図示し、該スイッチは、第２スイッチ端子１６２に接続されたエミッタを持つＰＮＰ型の第１及び第２トランジスタ１７１及び１７２と、第３スイッチ端子１６３に接続されたエミッタを持つＮＰＮ型の第３及び第４トランジスタ１７３及び１７４と、第１、第２、第３、第４及び第５抵抗１７５、１７６、１７７、１７８及び１７９とを有している。

第１抵抗１７５は、第１トランジスタ１７１のベースを第２スイッチ端子１６２に結合する。

第２抵抗１７６は、第１トランジスタ１７１のベースを制御端子１６４に結合する。

第３抵抗１７７は、第３トランジスタ１７３のベースを制御端子１６４に結合する。

第４抵抗１７８は、第３トランジスタ１７３のベースを第３スイッチ端子１６３に結合する。

第５抵抗１７９は、第１トランジスタ１７１のコレクタを第３トランジスタ１７３のコレクタに結合する。

第２トランジスタ１７２は、ベースが第１トランジスタ１７１のコレクタに接続され、コレクタが第１スイッチ端子１６１に接続されている。第４トランジスタ１７４は、ベースが第３トランジスタ１７３のコレクタに接続され、コレクタが第１スイッチ端子１６１に接続されている。

制御端子１６４で入力される制御電圧がハイの場合、第１トランジスタ１７１は非導通状態となる一方、第３トランジスタ１７３は導通状態となり、第４トランジスタ１７４のベースと第３スイッチ端子１６３との間に導電性コレクタ／エミッタ経路を形成するので、第４トランジスタ１７４は非導通状態となる。第２トランジスタ１７２は導通状態となり、第１スイッチ端子１６１と第２スイッチ端子１６２との間に導電性コレクタ／エミッタ経路を形成するので、出力端子１０３における電圧レベルは該第２トランジスタ１７２により第３電源電圧Ｖ３（図５に示す）のレベルまでプルアップされる。

制御端子１６４で入力される制御電圧がローの場合、第３トランジスタ１７３は非導通状態となる一方、第１トランジスタ１７１は導通状態となり、第２トランジスタ１７２のベースと第２スイッチ端子１６２との間に導電性コレクタ／エミッタ経路を形成するので、第２トランジスタ１７２は非導通状態となる。第４トランジスタ１７４は導通状態となり、第１スイッチ端子１６１と第３スイッチ端子１６３との間に導電性コレクタ／エミッタ経路を形成するので、出力端子１０３における電圧レベルは該第４トランジスタ１７４により第４電源電圧Ｖ４（図５に示す）のレベルまでプルダウンされる。

図６の実施例は、第２及び第４トランジスタ１７２及び１７４を図６に点線により示すようにスイッチ１３０及び１４０を各々構成するものと考えることができる点で、図４の構成の実施化と見なすこともできる点に注意すべきである。対応する制御信号Ｓ_c1及びＳ_c2も示されている。

当該回路は、制御端子１６４で入力される入力信号の零交差の間において両トランジスタ１７２及び１７４が非導通状態となるように設計される。このようにして、端子１６２と１６３との間の可能性のある短絡が防止される。可能性のある変形例では、第１及び第４抵抗１７５及び１７８は省略することができるが、図６に示す実施例は各トランジスタの動作点にわたる一層良好な制御を可能にする。

前述したように、帰還信号ＦＢが比較器の非反転入力端１１１に供給される実施例においては、反転動作が必要である。図２Ｂの実施例１００Ｂにおいては、インバータ１５３が帰還積分器１５０に関連付けられている。図２Ｃの実施例１００Ｃでは、インバータ１５４が比較器出力端１１３に関連付けられている。比較器出力端１１３により制御される可制御スイッチ（１３０、１４０；１６０）を含む実施例においては、反転動作は、代わりに、スイッチ又は複数のスイッチにより提供することができる。

そのような場合のために、図７Ａは可制御スイッチ１６０の可能性のある比較的簡単な実施例を示し、該可制御スイッチは、コレクタが第１スイッチ端子１６１に接続されると共にエミッタが第３スイッチ端子１６３に接続されたＮＰＮトランジスタ１８０を有している。第１抵抗１８１が上記コレクタを第２スイッチ端子１６２に結合している。第２抵抗１８２が、当該トランジスタのベースを第３スイッチ端子１６３に結合している。また、第３抵抗１８３が当該トランジスタのベースを制御端子１６４に結合している。該制御端子１６４で入力される制御電圧が、当該トランジスタのタイプ並びに第２及び第３抵抗１８２及び１８３の抵抗値により決まる或る閾を超える（即ち、ハイの）場合、トランジスタ１８０は導通状態となり、第１スイッチ端子１６１と第３スイッチ端子１６３との間に導電性コレクタ／エミッタ経路を形成するので、出力端子１０３における電圧レベルは該トランジスタ１８０により第４電源電圧Ｖ４（図５に示す）のレベルまでプルダウンされる。制御端子１６４で入力される制御電圧が上記閾より低い場合、トランジスタ１８０は非導通状態となるので、出力端子１０３における電圧レベルは第１抵抗１８１により第３電源電圧Ｖ３のレベルまでプルアップされる。

図７Ｂは図７Ａに示した実施例の代替例であり、図６の構成と同様に対称な構成を有している。抵抗１８１は、コレクタが第１スイッチ端子１６１に接続され、エミッタが第２スイッチ端子１６２に接続されたＰＮＰトランジスタ１８０’により置換されている。抵抗１８２’がトランジスタ１８０’のベースを第２スイッチ端子１６２に接続し、抵抗１８３’がトランジスタ１８０’のベースを制御端子１６４に接続している。

図８は、本発明によるＰＷＭ発生器の他の構成４００を示す図である。この場合、入力信号Ｓ_inは比較器１１０の反転入力端１１２において入力され、帰還ループ４５９は非反転入力端１１１に結合されている。可制御スイッチが１６０に示されている。出力端子１０３と基準電圧（この場合はアース）との間には、インダクタ４５１、コンデンサ４５２及び抵抗４５３の直列回路が接続されている。コンデンサ４５２と並列にスピーカシステム４９０が接続され、該スピーカシステムの振る舞いはスピーカインダクタ４９１とスピーカ抵抗４９２との直列回路により表すことができる。帰還信号ＦＢはコンデンサ４５２と抵抗４５３との間のノードから取り出される。

２つのインダクタ４５１及び４９１並びにコンデンサ４５２は、一緒に、二次出力フィルタ４５０を形成し、該フィルタはスピーカ抵抗４９２と一緒に、出力端子１０３に結合された複素負荷を規定する。抵抗４５３は該負荷に流れる出力電流を電圧帰還信号ＦＢに変換する。かくして、該帰還は一層外部に影響しにくくなる。また、出力フィルタ４５０は積分も行うので、別途の積分器１５０が不要となる。更に、抵抗４５３は短絡に対する保護とし有効である。当該出力は電流源として振る舞い、一層強くなる。

このように、本発明は、パルス幅変調された信号を発生するために別途の鋸歯状波発生器及び別途の比較器を必要としないような低価格ＰＷＭ発生器２００、３００を提供することに成功した。本発明によれば、入力信号Ｓ_inは比較器１１０の一方の入力端１１２に供給され、該比較器は他方の入力端１１１において、出力信号Ｓ_outから積分手段１５０を介して導出された帰還信号を、当該回路が自己発振的となるように入力する。更に詳細には、上記帰還信号は、ハイの出力信号Ｓ_outが、積分手段１５０の特性により決まる或る遅延時間の後に、比較器１１０にロー出力信号を発生させるようなものである。該帰還信号は傾斜する信号である。上記比較器は、上記帰還信号が入力信号のレベルと交差した場合に出力を切り換え、これが該帰還信号に傾斜を反転させる。このように、上記帰還信号は、実効的に、別個の鋸歯状波発生器により発生されること無しに鋸歯状波信号を形成する。

本発明により提案されたＰＷＭ発生器の他の重要な利点は、入力インピーダンスを広い範囲において所望に応じて選択することができる点にある。更に、当該発生器の入力端子は、該発生器の前に接続された回路部品に対して僅かの汚染しか又は全く汚染を生じることがなく、特に相互変調積及びＥＭＣは生じない。

当業者にとっては、本発明が上述した例示的実施例に限定されるものではなく、添付請求項に規定された本発明の保護範囲内で種々の変形及び変更が可能であることは明らかであろう。

例えば、比較器１１０を演算増幅器（オペアンプ）により置換することが可能である。“比較器回路”なる文言は、比較器の構成及びオペアンプの構成をカバーするために使用されている。

更に、前記スイッチを実施化するためには、バイポーラトランジスタの代わりにＦＥＴを使用することもできる。

更に、図６を参照して、トランジスタ１７１及び１７３の周辺に構築された段が、スイッチ１３０及び１４０のための制御信号Ｓ_c1及びＳ_c2を発生する制御信号発生器と見なされる場合、斯様な段は別の形で構成することができる。

更に、当該発生器の利得を、例えば帰還積分器１５０のコンデンサ１５６に並列に他の抵抗を追加する等の、当該回路の僅かな変更により調整することもできる。当業者にとり明らかなように、斯様な場合の利得Ｇは、Ｇ＝１＋Ｒ１／Ｒ２と表すことができ、ここでＲ１は第１抵抗１５５の抵抗値であり、Ｒ２は上記他の抵抗の抵抗値である。

積分器１５０は、当業者にとり明らかなように、部品１５５及び１５６のＲＣ値により決まるような固有遮断周波数を持つローパス特性を有している。可能な限り平坦な周波数応答を得るために、入力信号Ｓ_inを積分器１５０の上記遮断周波数より低い遮断周波数を有するようなローパス入力フィルタ（図示略）を介して供給することが望ましい。

上述した実施例は本発明を限定するというよりは解説するものであり、当業者であれば添付請求項の範囲から逸脱することなしに多くの他の実施例を構成することができるであろうことに注意すべきである。尚、請求項において、括弧内の如何なる符号も当該請求項を限定するものと見なしてはならない。また、“有する”なる用語は、請求項に記載されたもの以外の構成要素又はステップの存在を排除するものではない。また、単数形の構成要素は、複数の斯様な構成要素の存在を排除するものではない。また、幾つかの手段を列挙する装置の請求項において、これら手段の幾つかはハードウェアの１つの同一の要素により具現化することができる。また、特定の手段が相互に異なる従属請求項において引用されるという単なる事実は、これら手段の組合せを有利に使用することができないということを示すものではない。

図１は、従来のＰＷＭ発生器を概念的に図示するブロック図である。図２Ａは、本発明によるＰＷＭ発生器の基本構成を概念的に図示するブロックである。図２Ｂも、本発明によるＰＷＭ発生器の基本構成を概念的に図示するブロックである。図２Ｃも、本発明によるＰＷＭ発生器の基本構成を概念的に図示するブロックである。図３は、本発明によるＰＷＭ発生器の動作を示すグラフである。図４は、本発明によるＰＷＭ発生器の一実施例を概念的に示すブロック図である。図５は、本発明によるＰＷＭ発生器の他の実施例を概念的に示すブロック図である。図６は、図５のＰＷＭ発生器に使用するスイッチの一実施例を図示する。図７Ａは、反転特性を持つ他のスイッチの実施例を図示する。図７Ｂも、反転特性を持つ他のスイッチの実施例を図示する。図８は、本発明のＰＷＭ発生器の他の実施例を概念的に示すブロック図である。

Claims

アナログ入力信号を入力する入力端子と、パルス幅変調された出力信号を出力する出力端子とを有するＰＷＭ発生器において、該ＰＷＭ発生器が、
前記入力端子に結合された第１比較器入力端と、第２比較器入力端と、前記出力端子に結合された比較器出力端とを有する比較器回路と、
前記出力端子と前記第２比較器入力端との間に結合された帰還ループであって、前記入力端子に一定の入力信号が存在する場合に傾斜する帰還信号を発生する帰還フィルタを有するような帰還ループと、
を有することを特徴とするＰＷＭ発生器。
請求項１に記載のＰＷＭ発生器において、前記出力端子を第３電源電圧又は第４電源電圧の何れかに接続する可制御スイッチング手段を更に有し、該可制御スイッチング手段は前記出力端子に結合されると共に前記比較器回路の出力信号から導出される少なくとも１つの制御信号により制御されることを特徴とするＰＷＭ発生器。
請求項２に記載のＰＷＭ発生器において、前記可制御スイッチング手段が、
− 前記出力端子に接続された第１スイッチ端子と、前記第３電源電圧に接続された第２スイッチ端子と、前記少なくとも１つの制御信号の第１制御信号を入力する制御端子とを有する第１可制御スイッチと、
− 前記出力端子に接続された第１スイッチ端子と、前記第４電源電圧に接続された第２スイッチ端子と、前記少なくとも１つの制御信号の第２制御信号を入力する制御端子とを有する第２可制御スイッチと、
を有し、
各可制御スイッチは、前記第１及び第２スイッチ端子が相互に接続される第１動作状態と、前記第１及び第２スイッチ端子が相互に分離される第２動作状態とを有し、
前記第１及び第２制御信号は、前記比較器回路の出力信号の電圧レベルに依存して、前記第１可制御スイッチが第１動作状態になる一方、前記第２可制御スイッチが第２動作状態になるか、又は前記第１可制御スイッチが第２動作状態になる一方、前記第２可制御スイッチが第１動作状態になるように発生される、
ことを特徴とするＰＷＭ発生器。
請求項３に記載のＰＷＭ発生器において、前記第１入力端は非反転入力端である一方、前記第２入力端は反転入力端であり、前記第３電源電圧は前記第４電源電圧より高い電圧レベルを有し、前記第１及び第２制御信号は、前記比較器出力端がハイの場合に前記第１可制御スイッチが第１動作状態になる一方前記第２可制御スイッチが第２動作状態になり、前記比較器出力端がローの場合に前記第１可制御スイッチが第２動作状態になる一方前記第２可制御スイッチが第１動作状態になるように発生されることを特徴とするＰＷＭ発生器。
請求項３に記載のＰＷＭ発生器において、前記第１入力端は反転入力端である一方、前記第２入力端は非反転入力端であり、前記第３電源電圧は前記第４電源電圧より高い電圧レベルを有し、前記制御信号は、前記比較器出力端がローの場合に前記第１可制御スイッチが第１動作状態になる一方前記第２可制御スイッチが第２動作状態になり、前記比較器出力端がハイの場合に前記第１可制御スイッチが第２動作状態になる一方前記第２可制御スイッチが第１動作状態になるように発生されることを特徴とするＰＷＭ発生器。
請求項３に記載のＰＷＭ発生器において、前記スイッチング手段は、前記出力端子に接続された第１スイッチ端子と、前記第３電源電圧に接続された第２スイッチ端子と、前記第４電源電圧に接続された第３スイッチ端子と、前記少なくとも１つの制御信号である共通制御信号を入力する制御端子とを有するような可制御スイッチを備え、該可制御スイッチは、前記第１スイッチ端子が前記第２スイッチ端子で入力される電圧を実質的に呈するような第１動作状態と、前記第１スイッチ端子が前記第３スイッチ端子で入力される電圧を実質的に呈するような第２動作状態とを有することを特徴とするＰＷＭ発生器。
請求項１に記載のＰＷＭ発生器において、前記帰還フィルタが、前記出力端子と基準電圧との間に接続された、インダクタ、コンデンサ及び抵抗の直列回路を有していることを特徴とするＰＷＭ発生器。
請求項７に記載のＰＷＭ発生器において、前記コンデンサにスピーカシステムが並列に接続されることを特徴とするＰＷＭ発生器。
請求項７に記載のＰＷＭ発生器と、スピーカシステムを前記コンデンサと並列に接続することができるようにするコネクタとを有する電子装置。