JPH082174B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH082174B2 JPH082174B2 JP61024498A JP2449886A JPH082174B2 JP H082174 B2 JPH082174 B2 JP H082174B2 JP 61024498 A JP61024498 A JP 61024498A JP 2449886 A JP2449886 A JP 2449886A JP H082174 B2 JPH082174 B2 JP H082174B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- charge
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［分野］ 本発明は、集積回路とくに出力電圧安定形直流、直流
変換装置の制御用集積回路、例えば電池等のように、電
圧レベルが広範囲にわたって変化するような電源を駆動
電源として用いる集積回路に関する。
変換装置の制御用集積回路、例えば電池等のように、電
圧レベルが広範囲にわたって変化するような電源を駆動
電源として用いる集積回路に関する。
［従来技術］ 従来この種の装置の誤差増幅部は、差動増幅器に帰還
をかけて用いていた。しかし、低電圧動作の必要な場
合、増幅器の出力電圧は最大電源電圧の1/2までで、ダ
イナミックレンジが広くとれなかったり制御形の帰還増
幅回路部に安定性をもたせるため、位相補償用の比較的
容量の大きなコンデンサを帰還ループに持たせる必要が
あった。また、安定度の高い差動増幅回路を構成すると
低電圧で動作が困難になるという欠点もあった。
をかけて用いていた。しかし、低電圧動作の必要な場
合、増幅器の出力電圧は最大電源電圧の1/2までで、ダ
イナミックレンジが広くとれなかったり制御形の帰還増
幅回路部に安定性をもたせるため、位相補償用の比較的
容量の大きなコンデンサを帰還ループに持たせる必要が
あった。また、安定度の高い差動増幅回路を構成すると
低電圧で動作が困難になるという欠点もあった。
更に、従来のこの種の装置はON時間が一定のため、軽
負荷時のリップルが予想以上に大きくなることがあり、
そのためあらかじめ許容リップル範囲内に収まるように
アイドリング電流を流すためのブリーダー抵抗をつけな
くてはならず、軽負荷時の効率があがらないということ
があった。また、集積回路の出力段に接続されるスイッ
チング・トランジスタのストレージ・タイム、フォール
・タイムの影響により、ある一定のオフ時間を確保でき
ないような重負荷がかかった場合、出力スイッチング・
トランジスタのベースがオフできなくなり過大電流が流
れる。これを防ぐため過電流保護回路を設ける必要があ
り、回路が複雑になるといる欠点があった。
負荷時のリップルが予想以上に大きくなることがあり、
そのためあらかじめ許容リップル範囲内に収まるように
アイドリング電流を流すためのブリーダー抵抗をつけな
くてはならず、軽負荷時の効率があがらないということ
があった。また、集積回路の出力段に接続されるスイッ
チング・トランジスタのストレージ・タイム、フォール
・タイムの影響により、ある一定のオフ時間を確保でき
ないような重負荷がかかった場合、出力スイッチング・
トランジスタのベースがオフできなくなり過大電流が流
れる。これを防ぐため過電流保護回路を設ける必要があ
り、回路が複雑になるといる欠点があった。
［目的］ 本発明は、上述従来例の欠点である制御回路動作電圧
が比較的低電圧になると制御が出来なくなることを鑑み
て、低電圧でも制御可能で、かつ比較的簡単な構成で電
圧制御を行なうことができるパルス幅制御の電圧制御用
集積回路を提供することを目的とする。
が比較的低電圧になると制御が出来なくなることを鑑み
て、低電圧でも制御可能で、かつ比較的簡単な構成で電
圧制御を行なうことができるパルス幅制御の電圧制御用
集積回路を提供することを目的とする。
即ち、本発明は、一方の入力端子に基準電圧を入力
し、他方の入力端子に帰還用の被制御電圧の検知電圧を
入力し、前記検知電圧を前記基準電圧と比較する比較器
と、予め設定した最大時比率を決める電圧を越えない様
に前記比較器の出力電圧を制限する制限回路と、前記制
限回路によって最大出力電圧を制限された前記比較器の
出力電圧を平均化する平均化回路と、抵抗とコンデンサ
から構成される充放電回路と、前記平均化回路の出力信
号により決定されるハイレベルと前記充放電回路の出力
信号とを比較し、かつ、予め設定したローレベルと前記
充放電回路の出力信号とを比較するウィンドコンパレー
タと、前記充放電回路の充電時の出力信号が前記ハイレ
ベルに達すると前記充放電回路の放電を開始させ、前記
充放電回路の放電時の出力信号が前記ローレベルに達す
ると前記充放電回路の充電を開始させることにより、上
限電圧可変の三角波を発生する発振回路と、を有する集
積回路にある。
し、他方の入力端子に帰還用の被制御電圧の検知電圧を
入力し、前記検知電圧を前記基準電圧と比較する比較器
と、予め設定した最大時比率を決める電圧を越えない様
に前記比較器の出力電圧を制限する制限回路と、前記制
限回路によって最大出力電圧を制限された前記比較器の
出力電圧を平均化する平均化回路と、抵抗とコンデンサ
から構成される充放電回路と、前記平均化回路の出力信
号により決定されるハイレベルと前記充放電回路の出力
信号とを比較し、かつ、予め設定したローレベルと前記
充放電回路の出力信号とを比較するウィンドコンパレー
タと、前記充放電回路の充電時の出力信号が前記ハイレ
ベルに達すると前記充放電回路の放電を開始させ、前記
充放電回路の放電時の出力信号が前記ローレベルに達す
ると前記充放電回路の充電を開始させることにより、上
限電圧可変の三角波を発生する発振回路と、を有する集
積回路にある。
［実施例］ 第１図は、本発明の誤差検出部の実施例である。１は
誤差検出を行なう比較器、Q1,Q2はエミッタ共通接続さ
れた低電圧優先回路、及びQ2のベース電圧は最大時比率
を決めるための電圧VDMを抵抗R1,R2の比でクランプする
レベル・クランプ回路を構成している。C1は、Q1,Q2の
共通エミッタ端子の電圧を平均化するためのコンデンサ
である。２は、C1を充電させたあめの定電流源でVHの電
位を安定させる働きもする。
誤差検出を行なう比較器、Q1,Q2はエミッタ共通接続さ
れた低電圧優先回路、及びQ2のベース電圧は最大時比率
を決めるための電圧VDMを抵抗R1,R2の比でクランプする
レベル・クランプ回路を構成している。C1は、Q1,Q2の
共通エミッタ端子の電圧を平均化するためのコンデンサ
である。２は、C1を充電させたあめの定電流源でVHの電
位を安定させる働きもする。
第２図は、本発明の三角波・矩形波発振回路部を示し
ている。３と４は、ウインド・コンパレータを形成し、
それぞれの出力は６のラッチ回路へ接続されており、ラ
ッチ回路の出力状態でQ3のトランジスタをオン・オフす
る。Q3は発振のタイミングコンデンサの放電用のトラン
ジスタである。R3,R4の割合で決まる電位をVLとし、ウ
イントコンパレータの低電圧端子へ加える。また、ウイ
ンドコンパレータの入力端子には電源VCCから、タイミ
ング抵抗RTを介して充電されるタイミングコンデンサCT
のコンデンサ電位を加える。また、この入力端子はQ3の
コレクタに接続されている。ウインドコンパレータの高
電圧端子には、第１図で記述されたVHの電位を加える。
これにより行われる三角波発振をR5,R6の割合で決まる
電位VSLで矩形波変換する比較器が５である。この動作
を第３図を用いて説明する。今前述のR1,R2で決まる電
位VDMと、R3,R4で決まる電位VLと、R5,R6で決まる電位V
SLの関係がVDM＋VBE＞VSL＞VLとなるように（但し、VBE
はTrのベースエミッタ順方向電圧）設定することによ
り、第３図で示すような三角波発振が行える。即ち、コ
ンデンサCTの充電時の電位が電位VHに達すると放電を開
始し、放電時の電位が電位VLに達すると充電を開始する
ことにより三角波を発生する。
ている。３と４は、ウインド・コンパレータを形成し、
それぞれの出力は６のラッチ回路へ接続されており、ラ
ッチ回路の出力状態でQ3のトランジスタをオン・オフす
る。Q3は発振のタイミングコンデンサの放電用のトラン
ジスタである。R3,R4の割合で決まる電位をVLとし、ウ
イントコンパレータの低電圧端子へ加える。また、ウイ
ンドコンパレータの入力端子には電源VCCから、タイミ
ング抵抗RTを介して充電されるタイミングコンデンサCT
のコンデンサ電位を加える。また、この入力端子はQ3の
コレクタに接続されている。ウインドコンパレータの高
電圧端子には、第１図で記述されたVHの電位を加える。
これにより行われる三角波発振をR5,R6の割合で決まる
電位VSLで矩形波変換する比較器が５である。この動作
を第３図を用いて説明する。今前述のR1,R2で決まる電
位VDMと、R3,R4で決まる電位VLと、R5,R6で決まる電位V
SLの関係がVDM＋VBE＞VSL＞VLとなるように（但し、VBE
はTrのベースエミッタ順方向電圧）設定することによ
り、第３図で示すような三角波発振が行える。即ち、コ
ンデンサCTの充電時の電位が電位VHに達すると放電を開
始し、放電時の電位が電位VLに達すると充電を開始する
ことにより三角波を発生する。
今、電源電圧のシステムとして考えると、直流一直流
変換器の出力電圧を抵抗等で検知し、第１図のVsense端
子へ入力する。すると、入力した検知電圧が基準電圧よ
り高い場合、誤差比較器１の出力電圧VAはローレベルと
なるためQ1がオンし、VHはQ1のVCE(sat)の電圧まで下が
るため三角波の発振はVSL以下で行われるか、または発
振しない。このため矩形波変換後のオンのパルスは出な
い。従って、入力した検知電圧が低下してきて基準電圧
より低くなると、誤差比較器１の出力電圧VAはハイレベ
ルとなるためQ1がオフし、VHはR1とR2の分圧比で決まる
VDMとQ2のベース・エミッタ順方向電圧でクランプされ
た電圧まで上がる。（図３を参照）すると、矩形波変換
後のパルスはVDMで決められる最大時比率以下で発振す
る。これによって出力電圧は再び上昇する。しかし、も
しC1がないと、最大時比率で発振する状態と発振しない
かの状態との間欠動作となるためリップルが大きくなり
過ぎたり、間欠動作の周期が可聴周波数帯域まで下がっ
て音が出るといった状態になってしまう。そこで、誤差
比較器の出力電圧を急激に変化させないように出力電圧
を平均化するコンデンサC1を付加すると、定電流２によ
って行われるC1の充電の時定数がリップル周期よりも過
渡応答特性を悪化させない程度に大きい範囲となるよう
に設定されていれば、VHはVLとVDM＋VBEで設定された電
圧範囲で変化し、安定な発振を行うことが出来る。従っ
て、誤差増幅器を用いて行う制御と同様に安定な制御が
可能となる。
変換器の出力電圧を抵抗等で検知し、第１図のVsense端
子へ入力する。すると、入力した検知電圧が基準電圧よ
り高い場合、誤差比較器１の出力電圧VAはローレベルと
なるためQ1がオンし、VHはQ1のVCE(sat)の電圧まで下が
るため三角波の発振はVSL以下で行われるか、または発
振しない。このため矩形波変換後のオンのパルスは出な
い。従って、入力した検知電圧が低下してきて基準電圧
より低くなると、誤差比較器１の出力電圧VAはハイレベ
ルとなるためQ1がオフし、VHはR1とR2の分圧比で決まる
VDMとQ2のベース・エミッタ順方向電圧でクランプされ
た電圧まで上がる。（図３を参照）すると、矩形波変換
後のパルスはVDMで決められる最大時比率以下で発振す
る。これによって出力電圧は再び上昇する。しかし、も
しC1がないと、最大時比率で発振する状態と発振しない
かの状態との間欠動作となるためリップルが大きくなり
過ぎたり、間欠動作の周期が可聴周波数帯域まで下がっ
て音が出るといった状態になってしまう。そこで、誤差
比較器の出力電圧を急激に変化させないように出力電圧
を平均化するコンデンサC1を付加すると、定電流２によ
って行われるC1の充電の時定数がリップル周期よりも過
渡応答特性を悪化させない程度に大きい範囲となるよう
に設定されていれば、VHはVLとVDM＋VBEで設定された電
圧範囲で変化し、安定な発振を行うことが出来る。従っ
て、誤差増幅器を用いて行う制御と同様に安定な制御が
可能となる。
この状態の発振例を第４図に示す。さらに第４図から
も理解できるように、安定な発振状態に制御されている
状態では、例えば第２図に示すような回路では必ずToff
の時間を一定にすることが分かる。即ち、第１図，第２
図に示される本発明の実施例を用いた制御では、最大時
比率を設定し、その範囲内でオフ時間一定のパルス幅制
御（結果的には可変周波数制御になる）が行える。
も理解できるように、安定な発振状態に制御されている
状態では、例えば第２図に示すような回路では必ずToff
の時間を一定にすることが分かる。即ち、第１図，第２
図に示される本発明の実施例を用いた制御では、最大時
比率を設定し、その範囲内でオフ時間一定のパルス幅制
御（結果的には可変周波数制御になる）が行える。
以上の例において、誤差比較器の出力に出力電圧を平
均化するコンデンサを設けたことにより、誤差増幅器を
なくすることができる。これに伴ない回路構成を簡略化
することができる。また基本的に増幅器動作でないの
で、位相補償コンデンサを内蔵しない。このことからチ
ップサイズを小さくすることができ、歩留が向上する。
均化するコンデンサを設けたことにより、誤差増幅器を
なくすることができる。これに伴ない回路構成を簡略化
することができる。また基本的に増幅器動作でないの
で、位相補償コンデンサを内蔵しない。このことからチ
ップサイズを小さくすることができ、歩留が向上する。
さらに誤差増幅器は、帰還ループの比較的大容量のコ
ンデンサが必要であるが、平均化のための容量は比較的
容量が小さくてすむだけでなく、帰還ループがないた
め、コンデンサを取り付けるパッドを引き出す必要がな
くなるため、出力ピン数が低減できる。
ンデンサが必要であるが、平均化のための容量は比較的
容量が小さくてすむだけでなく、帰還ループがないた
め、コンデンサを取り付けるパッドを引き出す必要がな
くなるため、出力ピン数が低減できる。
さらには、電源電圧の変動に対して、誤差増幅器の場
合、電位関係が電源電圧に依存するため、広い電源電圧
範囲に対応して制御することが、困難であったが、誤差
比較器の場合、出力が電源電圧のある範囲内でハイ、ロ
ーレベルにフルスイングでふれるため、広範囲の電源電
圧範囲で制御が可能となる。
合、電位関係が電源電圧に依存するため、広い電源電圧
範囲に対応して制御することが、困難であったが、誤差
比較器の場合、出力が電源電圧のある範囲内でハイ、ロ
ーレベルにフルスイングでふれるため、広範囲の電源電
圧範囲で制御が可能となる。
また、最大時比率をあらかじめ設定したオフ時間一定
のパルス幅制御のため、コンバータのスイッチトランジ
スタのオフ時間が確保できるので、特にバイポーラスイ
ッチングトランジスタの場合の蓄積効果によるスイッチ
オフ時のスイッチング損失が最適化できるので、効率を
上げることができる。
のパルス幅制御のため、コンバータのスイッチトランジ
スタのオフ時間が確保できるので、特にバイポーラスイ
ッチングトランジスタの場合の蓄積効果によるスイッチ
オフ時のスイッチング損失が最適化できるので、効率を
上げることができる。
さらに最大時比率もあらかじめ設定した以上にはなら
ないのでスイッチングトランジスタの熱暴走も押えられ
る。
ないのでスイッチングトランジスタの熱暴走も押えられ
る。
以上いくつか挙げたように数多くの効果がある。
［効果］ 以上説明した様に本発明によれば、一方の入力端子に
基準電圧を入力し、他方の入力端子に帰還用の被制御電
圧の検知電圧を入力し、前記検知電圧を前記基準電圧と
比較する比較器と、予め設定した最大時比率を決める電
圧を越えない様に前記比較器の出力電圧を制限する制限
回路と、前記制限回路によって最大出力電圧を制限され
た前記比較器の出力電圧を平均化する平均化回路と、抵
抗とコンデンサから構成される充放電回路と、前記平均
化回路の出力信号により決定されるハイレベルと前記充
放電回路の出力信号とを比較し、かつ、予め設定したロ
ーレベルと前記充放電回路の出力信号とを比較するウィ
ンドコンパレータと、前記充放電回路の充電時の出力信
号が前記ハイレベルに達すると前記充放電回路の放電を
開始させ、前記充放電回路の放電時の出力信号が前記ロ
ーレベルに達すると前記充放電回路の充電を開始させこ
とにより、上限電圧可変の三角波を発生する発振回路
と、を有することにより回路の構成を簡単にでき、集積
回路を小型化でき、集積化した際の出力ピン数も少なく
することができる。
基準電圧を入力し、他方の入力端子に帰還用の被制御電
圧の検知電圧を入力し、前記検知電圧を前記基準電圧と
比較する比較器と、予め設定した最大時比率を決める電
圧を越えない様に前記比較器の出力電圧を制限する制限
回路と、前記制限回路によって最大出力電圧を制限され
た前記比較器の出力電圧を平均化する平均化回路と、抵
抗とコンデンサから構成される充放電回路と、前記平均
化回路の出力信号により決定されるハイレベルと前記充
放電回路の出力信号とを比較し、かつ、予め設定したロ
ーレベルと前記充放電回路の出力信号とを比較するウィ
ンドコンパレータと、前記充放電回路の充電時の出力信
号が前記ハイレベルに達すると前記充放電回路の放電を
開始させ、前記充放電回路の放電時の出力信号が前記ロ
ーレベルに達すると前記充放電回路の充電を開始させこ
とにより、上限電圧可変の三角波を発生する発振回路
と、を有することにより回路の構成を簡単にでき、集積
回路を小型化でき、集積化した際の出力ピン数も少なく
することができる。
また、広い電圧範囲で効率よく電圧制御を行うことが
できる。
できる。
第１図は、本発明の誤差比較器及び、最大時比率を決め
るクランプ回路と低電圧優先回路を示す回路図、 第２図は、本発明によるオフ時間一定のパルスを発振す
る発振回路図、 第３図は、発振の状態を示す発振波形図、 第４図は、最大時比率が設定されたオフ時間一定のパル
ス幅制御を示す発振波形図、 第５図は従来の電源電圧制御回路の誤差増幅器例を示す
回路図であり、 1,3,4,5は比較器、 ２は低電流源、 ６はラッチ回路である。
るクランプ回路と低電圧優先回路を示す回路図、 第２図は、本発明によるオフ時間一定のパルスを発振す
る発振回路図、 第３図は、発振の状態を示す発振波形図、 第４図は、最大時比率が設定されたオフ時間一定のパル
ス幅制御を示す発振波形図、 第５図は従来の電源電圧制御回路の誤差増幅器例を示す
回路図であり、 1,3,4,5は比較器、 ２は低電流源、 ６はラッチ回路である。
Claims (3)
- 【請求項１】一方の入力端子に基準電圧を入力し、他方
の入力端子に帰還用の被制御電圧の検知電圧を入力し、
前記検知電圧を前記基準電圧と比較する比較器と、 予め設定した最大時比率を決める電圧を越えない様に前
記比較器の出力電圧を制限する制限回路と、 前記制限回路によって最大出力電圧を制限された前記比
較器の出力電圧を平均化する平均化回路と、 抵抗とコンデンサから構成される充放電回路と、 前記平均化回路の出力信号により決定されるハイレベル
と前記充放電回路の出力信号とを比較し、かつ、予め設
定したローレベルと前記充放電回路の出力信号とを比較
するウィンドコンパレータと、 前記充放電回路の充電時の出力信号が前記ハイレベルに
達すると前記充放電回路の放電を開始させ、前記充放電
回路の放電時の出力信号が前記ローレベルに達すると前
記充放電回路の充電を開始させることにより、上限電圧
可変の三角波を発生する発振回路と、を有することを特
徴とする集積回路。 - 【請求項２】前記発振回路の出力を、前記集積回路の電
源電圧を一定の比率で分圧した閾値電圧で矩形波に変換
する変換器を有することを特徴とする特許請求の範囲
（１）項記載の集積回路。 - 【請求項３】前記変換器により変換される矩形波のオフ
時間が大略一定であるパルス幅可変制御を行うことを特
徴とする特許請求の範囲（２）項記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61024498A JPH082174B2 (ja) | 1986-02-06 | 1986-02-06 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61024498A JPH082174B2 (ja) | 1986-02-06 | 1986-02-06 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62182817A JPS62182817A (ja) | 1987-08-11 |
| JPH082174B2 true JPH082174B2 (ja) | 1996-01-10 |
Family
ID=12139844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61024498A Expired - Fee Related JPH082174B2 (ja) | 1986-02-06 | 1986-02-06 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082174B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4545576B2 (ja) * | 2004-12-17 | 2010-09-15 | Ｏｋｉセミコンダクタ株式会社 | スイッチングレギュレータ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136619A (en) * | 1978-04-17 | 1979-10-23 | Toshiba Corp | Dc voltage stabilized power unit |
| JPS5649919U (ja) * | 1979-09-26 | 1981-05-02 |
-
1986
- 1986-02-06 JP JP61024498A patent/JPH082174B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62182817A (ja) | 1987-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8395367B2 (en) | DC-DC converter with a constant on-time pulse width modulation controller | |
| US5966003A (en) | DC-DC converter control circuit | |
| JPWO2005088816A1 (ja) | 電源装置 | |
| US20180226926A1 (en) | Class d amplifier | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| US6198637B1 (en) | Switching power supply circuit | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| JP2000217341A (ja) | プログラム可能スル―レ―トリミッタを有する低ノイズステップダウンスイッチングレギュレ―タ回路、およびその使用方法 | |
| JP6932056B2 (ja) | スイッチングレギュレータ | |
| JP3474095B2 (ja) | スイッチング・レギュレータ | |
| KR20050075427A (ko) | Ｐｗｍ 발생기 | |
| JPH0767325A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003216251A (ja) | 直流安定化電源装置 | |
| JP3798527B2 (ja) | Ｄｃ−ｄｃコンバータの駆動回路の制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ | |
| JPH08126310A (ja) | 電源回路 | |
| JPH082174B2 (ja) | 集積回路 | |
| JPH10215567A (ja) | 電源回路 | |
| JP3375951B2 (ja) | スイッチングレギュレータ | |
| JP2005057954A (ja) | 昇降圧自動切換え回路 | |
| JP2003044150A (ja) | シリーズレギュレータ | |
| JP2005312105A (ja) | 降圧コンバータ | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPH1118419A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3396592B2 (ja) | スイッチングレギュレータ | |
| JP2001275342A (ja) | 直流電圧変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |