JP2006503440A - キャパシタを含んだ集積回路構造およびその製造方法 - Google Patents

キャパシタを含んだ集積回路構造およびその製造方法 Download PDF

Info

Publication number
JP2006503440A
JP2006503440A JP2004545697A JP2004545697A JP2006503440A JP 2006503440 A JP2006503440 A JP 2006503440A JP 2004545697 A JP2004545697 A JP 2004545697A JP 2004545697 A JP2004545697 A JP 2004545697A JP 2006503440 A JP2006503440 A JP 2006503440A
Authority
JP
Japan
Prior art keywords
region
electrode
insulating
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004545697A
Other languages
English (en)
Other versions
JP2006503440A5 (ja
JP4598531B2 (ja
Inventor
ブレーダーロー，ラルフ
ハートヴィヒ，ジェシカ
パシャ，クリスツィアン
レースナー，ヴォルフガング
シュルツ，トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006503440A publication Critical patent/JP2006503440A/ja
Publication of JP2006503440A5 publication Critical patent/JP2006503440A5/ja
Application granted granted Critical
Publication of JP4598531B2 publication Critical patent/JP4598531B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

特に、トランジスタ（１２２）（好ましくはＦｉｎＦＥＴ）、および、キャパシタ（１２４）を備えた集積回路構造（１２０）を開示する。キャパシタ（１２４）の下部電極は、ＳＯＩ基板ないに、トランジスタ（１２２）のチャネル部に沿って配置されている。これにより、本発明の回路構造（１２０）は、簡単に製造され、優れた電子特性を有している。

Description

発明の詳細な説明
本発明は、電気的に絶縁性の絶縁領域と少なくとも１つのキャパシタとを含んだ、集積回路構造に関するものである。このキャパシタは、絶縁領域近傍の電極領域と、誘電体領域と、上記絶縁領域から離れて位置する電極領域と、をこの順に備えた一連の領域から形成されている。
電気的に絶縁性の絶縁領域は、例えば、２０℃の室温で、比抵抗が１０１２Ωｃｍ（オームセンチメートル）よりも高い、電気的に絶縁性の材料（例えば、酸化物、特に、二酸化シリコン）を含んでいる。また、電極領域は、例えば、２０℃の室温で、比抵抗が１０−４Ωｃｍよりも低い材料を含んでいる。
この材料の代わりに、電極領域は、例えば高ドープされた多結晶シリコンを含んでいてもよい。同様に、誘電体領域は、誘電率が約３．９である電気的に絶縁性の材料（例えば、酸化物、特に二酸化シリコン）を含んでいるが、誘電率が著しく高い誘電体材料を含んでいてもよい。
本発明の目的は、簡単に製造できる、キャパシタを備えた集積回路構造を提示することにある。そのために、この回路構造を、特にプロセス工程を少なく、かつ、特に使用するリソグラフィーマスクを少なくして製造できるようにする。本発明の目的は、さらに、キャパシタを備えた集積回路構造の簡単な製造方法を提示することにある。
上記回路構造に関する目的は、特許請求項１に記載の特徴を有する集積回路構造を用いて達成される。他の諸形態については、従属請求項に明示する。
本発明の回路構造では、絶縁領域は、平面に配置された絶縁層の一部である。集積回路構造の、キャパシタと少なくとも１つの活性素子（好ましくは、集積回路構造の全ての活性素子）とは、絶縁層に対して同じ側に位置している。さらに、絶縁領域近傍の電極領域と上記活性素子の活性領域とは、絶縁層が配置された平面と平行な平面に配置されている。
絶縁領域近傍の電極領域と活性領域とが一つの平面に配置されているので、本発明の回路構造を簡単にでき、簡単に製造できる。さらに、上記電極領域と活性領域とは、絶縁領域によって絶縁されている。したがって、自由に選択可能な電位を、キャパシタの２つの電極領域に印加できる。
さらに、このキャパシタは、以下のような優れた電子特性を有している。
・寄生容量と有効容量の抵抗との比が小さい。また、微分容量が異なるのは、空間電荷領域に起因している。
アナログ容量の場合、微分容量は、動作基点において有効な容量である。漏れ電流が少ない。容量の微分非線形性が小さい。容量は、広い動作点の範囲において一定である。得られた容量／面積比が大きい。例えば１立方マイクロメートルあたり１０フェムトファラッドよりも大きいか、または、１立方マイクロメートルあたり２０フェムトファラッドよりも大きい。
さらに、活性素子とキャパシタとの間に、他の層または他の積層した層を設ける必要はない。これにより、必要な層の数を低減し、集積回路構造の平面性を高めることができる。また、他の形態では、絶縁領域近傍の電極領域と活性領域とは、電気抵抗が１０−５〜１０＋１２Ωｃｍ（特に１０−６と１０＋１０Ωｃｍ）である半導体材料（例えば、ゲルマニウム、シリコンまたは砒化ガリウム）を含んだ半導体領域である。絶縁領域近傍にあるキャパシタの電極領域の抵抗が、ドーピングによって下がるようになっていてもよい。
また、回路構造の他の形態では、絶縁領域近傍の電極領域と活性領域とは、ドープされている適切な単結晶領域である。単結晶層での活性素子の電子特性は、特によい。さらに、キャパシタの単結晶電極の電気抵抗を、ドーピングによって非常に効果的に低減できる。また、絶縁領域近傍の電極領域とさらに活性領域との厚さは、１００ナノメートル、あるいは、５０ナノメートルよりも薄くなっていてもよい。このように薄膜半導体では、チャネル長が非常に短い活性素子を、特に簡単に形成できる。
次の他の形態では、絶縁層は、いわゆるＳＯＩ基板（Silicon On Insulator）の場合と同様に、キャリア基板に隣接している。この型の基板は、簡単に形成できる。さらに、これらの基板に配置された電子回路は、非常によい電子特性を有している。
次の他の形態では、誘電体領域と絶縁領域から離れた電極領域とは、絶縁領域近傍の電極領域の少なくとも２つの側面に配置されている。これにより、キャパシタの容量を簡単に増やすことができる。これらの側面がキャリア基板に対して平行に位置する場合、チップ面積を増やさなくてもよいか、あるいは、わずかに増やすだけで、容量を増やすことができる。容量を増やすために、電極領域に複数の組み合わされた金属板（ineinandergreifenden Stegen）を備えるという方法もある。これらの金属板の高さは、その幅よりも大きいことが好ましい。
別の他の形態では、活性素子は、以下のような電界効果トランジスタである。電界効果トランジスタのチャネル領域は活性領域である。チャネル領域がドープされない状況において、特にチャネル長が非常に短い場合（例えば１０ナノメートル）、非常によい電子特性が得られる。電界効果トランジスタの制御電極は、絶縁領域から離れたキャパシタの電極領域も配置したパターン形成された電極層の一部である。
制御電極と絶縁領域から離れた電極領域とは、同じ材料を含んでいる。これらの領域の厚さおよびドーパント濃度は、一致している。電界効果トランジスタの制御電極絶縁領域が、キャパシタの誘電体領域と同じ材料を含んでいてもよい。また、これらの領域の厚さは互いに一致している。
これにより、せいぜい３回の層形成プロセスにより、キャパシタおよび電界効果トランジスタを形成できる。これにより、キャパシタおよび電界効果トランジスタを形成するために、単に３回の層形成プロセスが必要なだけである。また、同じ層に位置する電界効果トランジスタ領域とキャパシタ領域とを、同時にパターン形成できる。キャパシタの下部電極領域が電界効果トランジスタのチャネル領域と異なるようにドープされる場合にのみ、キャパシタ形成用の他のマスクが必要である。
また、制御電極絶縁領域とキャパシタの誘電体領域との材料および／または絶縁厚が互いに異なる場合にのみ、さらに他のマスクが必要である。しかし、その場合でも、回路構造の製造に必要なマスク数は、依然として少ない。
次の他の形態では、電界効果トランジスタは、金属板またはひれ状部（Finne）を含んでいる。制御電極は、金属板を挟んで両側に配置されている。これにより、優れた制御特性を有する電界効果トランジスタ（例えばいわゆるＦｉｎＦＥＴ）となる。
他の形態では、制御電極を電気的に接続している接続領域が、配置されている。接続領域とチャネル領域とは、絶縁領域によって互いに分離されており、上記絶縁領域の絶縁層の厚さは、制御電極絶縁領域の絶縁層の厚さよりも厚くなっていてもよい。これにより、トランジスタを制御している間のエッジ効果（Kanteneffekte）を回避できる。また、制御電極がケイ化物領域に隣接しててもよい。こうすることにより、制御電極は、簡単に電気的に接触され、さらに、接触抵抗およびシート抵抗は低減される。
本発明にかかる回路構造の次の他の形態では、電界効果トランジスタの端子領域は、絶縁層に隣接している。この端子領域が、同様にケイ化物領域に隣接していてもよい。ケイ化物形成の前後に薄膜半導体の厚さが絶縁領域近傍の電極領域よりも端子領域の領域において厚い場合、ケイ化物形成に適した材料が十分に存在する。
次の他の形態では、制御電極の両側に、電極層とは異なる材料を含んだ、または、異なる材料からなるスペーサーが配置される。この材料とは、特に、半導体エピタキシャル層（例えば、窒化シリコン）を形成するためのエピタキシーが行われる際にエピタキシャル層を成長させるための開始点として適していない材料のことである。このスペーサーを用いて、制御電極の側面領域を被覆する。これにより、そこからエピタキシーを行うことができず、短絡回路は回避される。
また、スペーサーが、同様に、絶縁領域から離れた電極領域の少なくとも１面に配置されていてもよい。このスペーサーは、制御電極に配置されたスペーサーと同じ役割を果たす。ゲートに沿って配置されたスペーサーとキャパシタの電極に沿って配置されたスペーサーとが互いに接触すると、例えばマスクされた領域でのドーピングまたはケイ化反応が防止される、すなわち、マスキングが生じる。
次の他の形態では、電界効果トランジスタの端子領域と、絶縁領域近傍に位置するキャパシタの電極領域とは互いに隣接しているため、電界効果トランジスタの端子領域とキャパシタの電極領域とは電気的に接続されている。これにより、絶縁領域近傍の電極と接続するために必要な他の方法を用いなくても、簡単に構成されたＤＲＡＭ（Dynamic Random Access Memory）のメモリーセルが得られる。
他の１つの形態では、トランジスタの１つの端子領域に隣接する絶縁領域近傍の電極領域の１側面は、この側面に対して平行な絶縁領域近傍の電極領域のもう一方の側面よりも長く、好ましくは、少なくとも２倍、または、５倍長い。この場合、トランジスタの幅は、最小面積の倍数であり、好ましくは、３倍または５倍よりも大きい。これにより、トランジスタとキャパシタとの間を接続した場合の抵抗は、特に低くなり、アナログ回路の特にいわゆるアナログ容量の電子特性が改善される。このようなアナログ回路の例として、アナログデジタル変換器が挙げられる。アナログ容量の他の例として、動作電圧線または信号線の、電圧スパイクを平滑化するために用いられるいわゆるバイパス容量が挙げられる。
これに対して、他の代替的な形態では、端子領域に隣接している絶縁領域近傍の電極領域の１側面に対して平行な絶縁領域近傍の電極領域のもう一方の側面は、端子領域に隣接している１側面よりも、好ましくは少なくとも２倍、または、５倍長い。この場合、トランジスタの幅は、最小面積の３倍、好ましくは、２倍よりも短い。これによって、特にメモリーセルでは、キャパシタの下部電極のオーム性の抵抗が増すので、蓄積容量が急速に放電しなくなる。
別の他の形態では、回路構造は、多数の論理スイッチング関数（logischen Schaltfunktionen）を含んだ少なくとも１つのプロセッサを含んでいる。１構成では回路構造がさらにプロセッサの横に複数のＤＲＡＭメモリーユニット（Dynamic Access Memory）を含んでいる場合、メモリ混載という。この回路構造を形成するために、この論理の形成に必要な上記プロセス工程およびマスクに加えて、少数の他のプロセス工程および他のマスクが必要なだけであり、これにより、キャパシタまたはそれと電気的に接続されるトランジスタが形成される。
さらに、本発明は、他の観点では、集積回路構造の製造方法、特に、本発明にかかる回路構造、または、この回路構造にかかる他の形態のうちの一製造方法に関するものである。本発明にかかる方法では、次の方法工程を、いかなる限定を加えることなく、以下の順序で行う。電気的に絶縁性の材料からなる絶縁層と、薄膜半導体とを含んだ基板（例えばＳＯＩ基板）を配置する。キャパシタの少なくとも１つの電極領域と、トランジスタの少なくとも１つの活性領域とを形成するために、上記薄膜半導体をパターン形成する。上記薄膜半導体のパターン形成後、誘電体層を形成する。上記誘電体層の形成後、電極層を形成する。上記絶縁領域から離れたキャパシタの電極と、トランジスタの制御電極とを、上記電極層に形成する。
本発明の方法は、キャパシタとともに、いわゆるＦｉｎＦＥＴの製造に特に適している。本発明の回路構造およびこの回路構造の他の形態に関する、上記の技術的効果は、本発明の方法およびこの方法の他の形態にも適している。
以下に、本発明の模範的な実施形態について、添付図面を参照しながら説明する。図１Ａ〜図１６Ｂは、集積ＤＲＡＭメモリーセルを製造する際の製造段階を示している。図１７は、メモリーセルを示す平面図である。図１８は、３つのトランジスタを備えたＤＲＡＭメモリーセルを示す平面図である。
図１Ａ〜図１６Ａは、集積化されたメモリーセル（integrierten Speicherzelle）を製造する際の製造段階を示している。図１〜図１６のＡは、電界効果トランジスタのチャネルに対して垂直方向に、特に、チャネルの電流の流れる方向に対して垂直方向に延びる、断面Ｉに沿った部分を示す説明図である。図１〜図１６のＢは、それぞれ、チャネルに対して平行に延びる、断面ＩＩに沿った部分を示す説明図である。
メモリーセルの製造方法について説明する。まず、ＳＯＩ基板１０を用意する。このＳＯＩ基板１０は、例えば、単結晶シリコンからなるキャリア基板１２と、二酸化シリコンからなるいわゆる埋め込み絶縁層１４と、単結晶シリコンからなる薄膜半導体１６と、を有している。本実施形態では、キャリア基板１２の厚さは、５５０μｍである。絶縁層１４の厚さは、１００ｎｍである。薄膜半導体１６の厚さは、５０ｎｍである。
この図１Ａに示す製造段階では、図１Ｂから分かる通り、、断面Ｉと断面ＩＩとの構成上の違いは、まだ生じていない。
次に、図２Ａおよび図２Ｂに示すように、例えばＣＶＤ法（化学気相成長（Chemical Vapor Deposition））を用いて、ＳＯＩ基板に窒化シリコン層１８を堆積する。模範的な実施形態では、この窒化シリコン層１８の厚さは、５０ｎｍである。さらに、窒化シリコン層１８の全面に二酸化シリコン層（例えば、ＴＥＯＳ膜２０（テトラエチルオルトシリケート））を、ＴＥＯＳ法を用いて堆積する。模範的な実施形態では、このＴＥＯＳ膜２０の厚さは、７５ｎｍである。図２Ｂから分かるように、断面ＩおよびＩＩの構成は、今なお同じである。
他の模範的な実施形態において、窒化シリコン層１８とＴＥＯＳ膜２０との２層を、単一の層に置き換えてもよい。単一の層に置き換えることでプロセス（工程）を簡略化することができる。次に、図３Ａおよび図３Ｂに示すように、リソグラフィーを行う。リソグラフィーを行うために、フォトレジスト２２を全面に塗布し、予め決められた設計にしたがって露光し、現像する。
その後、ＴＥＯＳ膜２０、窒化物層１８、および薄膜半導体１６を、例えばドライエッチングによってパターン形成する。これにより、積層３０、または、断面ＩＩの領域の金属板を形成するために先が細くなって再び広くなるメサ形状となる（図３Ｂ参照）。それゆえ、製造される電界効果トランジスタとキャパシタとの形状を、互いに影響を与えずに規定（つまり最適化）できる。
次に、フォトレジスト２２を除去する。他の模範的な実施形態において、フォトリソグラフィーの代わりに電子ビームリソグラフィーまたは他の適切な方法を用いることもできる。図４Ａおよび図４Ｂに示すように、次に、他のリソグラフィーを行う。この方法では、キャパシタを製造するために、他のマスクを使用する必要がある。フォトレジスト層３２を、塗布し、マスクを用いて露光し、現像およびパターン形成する。
パターン形成の間、薄膜半導体１６の下部電極領域３４の上に位置するＴＥＯＳ膜２０および窒化シリコン層１８を除去する。これによって、積層３０が、トランジスタ部３０ａとキャパシタ部３０ｂとに分けられる。
続いて、パターン形成されたフォトレジスト層３２を用いて、イオン注入を行う。図４Ａにｎ＋＋および注入を示す矢印４０によって示したように、下部電極領域３４に多量のｎ型ドープをする。薄膜半導体１６は、トランジスタ用に備えられた領域ではドープされない。下部電極領域３４への注入が行われれば行われるほど、下部電極領域３４のインピーダンスは、低くなる。例えば、ドーピング濃度は、１立方センチメートルあたり１０２０ドーピング原子になるが、１立方センチメートルあたり１０１９〜１０２１ドーピング原子であることが好ましい。
ドーピング濃度が高くなった結果、ドーピングされなかった領域または適度に多くドープされている領域の上に位置しているよりもより速く誘電体が成長する。ドーピング濃度が高くなると、形成される空間電荷領域（Raumladungszonen）は小さくなるため、寄生効果も同様に小さくなる。
後述するトランジスタのチャネル領域（特に、このチャネル領域の側面領域）を、フォトレジスト層３２によって保護した結果、ドーピングを生じさせる場合のあるイオンは、これらの領域を貫通しない。次に、図５Ａおよび図５Ｂに示すように、フォトレジスト層３２を除去する。次に、薄膜半導体１６の全露出面と、特に下部電極領域３４の露出面とに、酸化膜を成膜する。
この酸化膜は、トランジスタの領域ではゲート酸化物４２およびゲート酸化物４４である一方、キャパシタの領域では誘電体４６である。この酸化膜は、例えば熱によって成長する。模範的な実施形態では、この酸化膜の厚さは、ドープされなかったシリコンの領域では２ｎｍである。他の模範的な実施形態において、他のリソグラフィーを用いて、上記模範的な実施形態とは異なる材料からなる誘電体、および／または、トランジスタ用に備えられた領域とは厚さの異なる誘電体を、キャパシタの領域に形成してもよい。
次に、図６Ａおよび図６Ｂに示すように、次に、インシチュ（in-situ）ドープされた、または、続いてドープされた多結晶シリコンを堆積する。これにより、ポリシリコン層５０が形成される。ポリシリコン層５０は、例えば、厚さが１００ｎｍであり、ドーパント濃度は、１立方センチメートルあたり１０２１ドーピング原子である。ｎ伝導型の多量のドーピングを、ここでも、符号ｎ＋＋によって示す。ドーピング原子には、例えばリン原子を使用する。
次に、図７Ａおよび図７Ｂに示すように、ポリシリコン層５０の上に、ＴＥＯＳ膜２０よりも厚い他のＴＥＯＳ層５２を堆積する。模範的な実施形態では、ＴＥＯＳ層５２の厚さは、１００ｎｍである。このＴＥＯＳ層５２には、２つの機能がある。１つ目は、以下に詳述するように、ＴＥＯＳ層５２は、トランジスタの制御電極（ゲート）をパターン形成するためのハードマスクとして機能する。２つ目は、ＴＥＯＳ層５２は、ゲート電極へドーピングが繰り返されることを防止する、つまり、注入マスクとして機能する。このように、ゲート電極とソース／ドレイン領域とを異なるようにドープできる。したがって、ゲート電極の仕事関数を自由に選択できる。
次に、図８Ａおよび図８Ｂに示すように、他のリソグラフィーを行うことにより、ゲート電極５４をパターン形成する。このために、フォトレジスト層（図示せず）を、もう一度塗布し、露光し、現像する。その後、ＴＥＯＳ層５２およびポリシリコン層５０を、例えばエッチングによってパターン形成する。これにより、トランジスタの領域ではゲート電極５４が生じ、キャパシタの領域では被覆電極５６が生じる。
ゲート電極５４は、ＴＥＯＳ層領域５２ａによって覆われている。エッチングは、ＴＥＯＳ膜２０の上まで行う。ポリシリコン層５０をエッチングする間に、極度のオーバーエッチングを行う。これにより、積層３０ａの側壁の寄生ポリシリコンスペーサーが、全て除去される。エッチング後、これらの側壁は、酸化膜によってのみ覆われている。
次に、図９Ａおよび図９Ｂに示すように、窒化シリコン膜６０を、例えばＣＶＤ法を用いて全領域に堆積する。この窒化シリコン膜６０の厚さは、模範的な実施形態では、５０ｎｍである。次に、図１０Ａおよび図１０Ｂに示すように、窒化シリコン膜６０を異方性エッチングプロセスによってエッチバックする。これにより、トランジスタ部３０ａの側壁に位置するスペーサー６０ａが形成される。また、ゲート電極５４とＴＥＯＳ層領域５２ａとの側壁に位置するスペーサー６０ｂ・６０ｃが形成される。さらに、被覆電極５６とＴＥＯＳ領域５２ｂとの側壁に位置するスペーサー６０ｄが形成される。
次に、図１１Ａおよび図１１Ｂに示すように、ＴＥＯＳ膜２０を、リソグラフィー法を用いずに（つまり、自己整合的に）、例えばＲＩＥ法（反応性イオンエッチング（reactive ion etching））を用いて、エッチングする。ＴＥＯＳ膜領域２０ａを、スペーサー６０ｂ・６０ｃ、および、ゲート電極５４の下に形成する。また、ＴＥＯＳ膜領域２０ｂを、スペーサー６０ｄの下に形成する。エッチングを行っている間、ＴＥＯＳ層領域５２ａおよびＴＥＯＳ層領域５２ｂも、例えば２５ｎｍに薄膜化する。
これにより、ゲート電極５４の上に薄くなったＴＥＯＳ層領域５２ｃができる一方、被覆電極５６の上に薄くなったＴＥＯＳ層領域５２ｄができる。さらに、エッチングの結果、ＴＥＯＳ膜領域２０ａによって覆われていない窒化シリコン層１８の領域が露出する。スペーサー６０ａ〜６０ｄは、ＴＥＯＳ層５２のエッチングの影響を受けないので、薄くなったＴＥＯＳ層領域５２ｃおよびＴＥＯＳ層領域５２ｄをいくらか越えて突出している。
次に、図１２Ａおよび図１２Ｂに示すように、窒化物層１８を自己整合的にパターン形成し、この窒化シリコン層１８の露出領域を除去する。窒化物層領域１８ａは、ＴＥＯＳ膜領域２０ａの下に残っている。また、窒化物層領域１８ｂは、ＴＥＯＳ膜領域２０ｂの下に残っている。この窒化シリコン層のエッチングは、例えばＲＩＥ法（反応性イオンエッチング）によって行う。スペーサー６０ａ〜６０ｄも、このプロセスにおいて短くなる。
窒化シリコン層１８のエッチング後に、ゲート電極５４がスペーサー６０ｂおよび６０ｃによって側壁でなおも取り囲まれるように、層厚およびエッチングを規定する。さらに上から、ゲート電極５４を非常に厚いＴＥＯＳ層によってマスクする。ＴＥＯＳ層５２ｃの厚さは、例えば２５ｎｍである。窒化シリコン層１８をエッチングした後、ソース／ドレイン領域が露出する。
スペーサー６０ｂおよび６０ｃは、このとき、ＴＥＯＳ領域５２ｃの上面が終端となっている。スペーサー６０ｄは、ＴＥＯＳ層領域５２ｄの上面が終端となっている。次に、図１３Ａおよび図１３Ｂに示すように、選択的エピタキシーを行う。つまり、単結晶エピタキシャル層を、薄膜半導体１６の露出したソース／ドレイン領域の上にのみ成長させる。すなわち、単結晶シリコンの上に、エピタキシャル領域６２およびエピタキシャル領域６４を形成する。
エピタキシャル領域６２およびエピタキシャル領域６４は、ＴＥＯＳ膜領域２０ａおよびＴＥＯＳ膜領域２０ｂの高さの約半分の高さまで広がっている。これらのエピタキシャル領域６２およびエピタキシャル領域６４は、「せり上げ（angehobene）」（elevated）ソース／ドレイン領域とも呼ばれている。これらのエピタキシャル領域６２およびエピタキシャル領域６４のエピタキシャル層の厚さは、本来の薄膜半導体１６の厚さと、以下で説明するケイ化反応（siliciding）とに応じて変化する。
このケイ化反応は、存在しているシリコンを消費して行われる。その結果、この反応に応じた大量のシリコンが得られる。これにより、ドレイン／ソース領域において、チャネル接続が引き離されること（Abreissen）」を防止できる。エピタキシーを実施した後、図１４Ａおよび図１４Ｂに示すように、イオン注入（例えば、ｎ＋＋などの多量のｎ型ドープ）を行う（注入の矢印８０参照）。これにより、高ドープされたソース／ドレイン領域７０・７２を形成する。ＣＭＯＳプロセス（相補型金属酸化膜半導体）によって相補型トランジスタを備えた領域を分離するためだけに、マスクが必要である。
注入の結果、エピタキシャル領域６２・６４と、それらの下に位置する薄膜半導体１６の領域とは、低インピーダンスで、ｎ＋＋にドープされる。さらに、ソース／ドレイン領域７２とキャパシタの下部電極領域３４との間が接続される。ソース領域７０とドレイン領域７２との間に位置するチャネル領域８２は、ドープされない。
ＴＥＯＳ層領域５２ｃおよびＴＥＯＳ層領域５２ｄは、注入の間、注入マスクとして機能する。したがって、ゲート電極５４と被覆電極５６とのドーピングは、注入が行われている間、変化しない。ＨＤＤ注入（high density drain）後、図１５Ａおよび図１５Ｂに示すように、ＴＥＯＳ層５２の残部（つまり、特にＴＥＯＳ層領域５２ｃおよびＴＥＯＳ層領域５２ｄ）を、エッチングによって取り除く。
次に、サリサイド法（self-aligned silicide）を行う。このために、例えば、全面にニッケル層を堆積する。例えば５００℃の温度で、ケイ化ニッケルを、ケイ化物領域９０〜９６に見られるように、エピタキシャル領域６２・６４の上、ゲート電極５４の上、および、被覆電極５６の上に生じさせる。
ニッケルの代わりに、融点が摂氏１２００度よりも高い金属（特に、高融点金属（Refraktaermetall））を使用してもよい。これにより、例えば、ケイ化チタンまたはケイ化コバルトを形成できる。続いて、図１６Ａおよび図１６Ｂに示すように、例えば二酸化シリコンからなる、不活性化層（Passivierungsschicht）１００を塗布する。不活性化層１００にコンタクトホールをエッチングし、そこに例えばタングステンを充填する。こうして、接続部１０２・１０４・１０６・１０８・１１０が形成される。これらの接続部はそれぞれ、この順序でケイ化物領域９０・９４・９６・９２に達する。また、他の模範的な実施形態において、ケイ化物領域９２に達する２つの接続部１０８・１１０の代わりに、単一の接続部を備えてもよい。
さらに、接続部１０２〜１１０を、１つまたは複数の金属薄膜層の配線（Leiterbahnen）にも接続してもよい。ここでは、従来のＣＭＯＳプロセス（「バックエンド（Back End）」とも呼ばれる）を実施する。図１７は、ＦｉｎＦＥＴ１２２とキャパシタ１２４とを含んだメモリーセル１２０を示す平面図である。キャパシタ１２４は、図１Ａ〜図１７のトランジスタ１２２よりも小さく示されている。
キャパシタ１２４の有効面積は、
Ａ＝Ｌ・Ｂ＋Ｈ・（２・Ｌ＋Ｂ）
である。ここで、Ａは有効面積であり、Ｂはキャパシタの幅であり、Ｌはキャパシタの長さであり、Ｈは、図１６Ａに示したように、下部電極領域３４の高さである。
例えばマイクロプロセッサ記憶階層の第２および第３アクセスレベル（つまり、第２および第３レベルキャッシュ）において、中型ＳＲＡＭメモリーユニットを高速混載ＤＲＡＭと取りかえることにより、このような混載ＤＲＡＭの容量の好ましい使用面積が得られる。例えば、今までは、ＳＲＡＭメモリーセルの面積は、１３４Ｆ２（Ｆは、最小面積を示す）であった。誘電定数εｒが２５である誘電体（例えば、五酸化タンタル）を用いると、次の計算にしたがって、１つのメモリーセルに対して２０フェムトファラッドの通常の混載ＤＲＡＭ容量ＣＭＥＭを実現できる。酸化物の容量は、
ＣＯＸ＝εｒ ε０／ｔｐｈｙｓ＝１１０ｆＦ／μｍ２
であり、ｔｐｈｙｓは、模範的な実施形態では酸化物の厚さ（２ナノメートル）である。これにより、
ＡＭＥＭ＝ＣＭＥＭ／ＣＯＸ−０．１８μｍ２
の蓄積容量の所要面積ＡＭＥＭが得られる。
最小面積Ｆについては、５０ナノメートルがこの容量７２Ｆ２に相当する。この面積は、例えば、基本面積がＬ・Ｂ＝８Ｆ・６Ｆである平行六面体の下部電極領域３４を用いて形成される。ここで、高さＨは１Ｆに相当する。つまり、平面ＳＯＩプロセスに関して、３３パーセントの面積が低減されたということである。このようにして得た面積（Flaechengewinn）は、高さＨが高くなると増加する。
ＦｉｎＦＥＴ容量構造（FinFET-Kapazitaetsanordnung）の全面積は、アクセストランジスタを含めて６８Ｆ２である。ＦｉｎＦＥＴ１２２は、ゲートに接続すること（Gatekontakt）によって実現される。したがって、混載ＤＲＡＭメモリーセルの面積は、ＳＲＡＭセルの面積（１３４Ｆ２）よりも小さい。
本発明では、ＦＥＴ面の中に（つまり、ＳＯＩ基板のいわゆる上部シリコンに）キャパシタ（Kapazitaet）が集積されている。ここでは、完全に空乏化した平面的な（planaren）ＳＯＩトランジスタを備えたＳＯＩ-ＣＭＯＳ技術ではなく、側壁の２つの制御チャネルのゆえに制御特性がよい、ＦｉｎＦＥＴを使用する。
ＳＯＩキャパシタ（Kapazitaet）を形成するには、トランジスタの極めて高品質のゲート誘電体をキャパシタの誘電体として使用するときに、さらに１つのプロセス工程を必要とするだけである。酸化物の有効層厚が１ナノメートルであり、ゲートシリコンと上部シリコンとを空乏化するために０．８ナノメートルに補正する際、量子力学的効果のゆえに、面積に対する容量が、
ＣＯＸ＝３．９ε０／ｔｆｏｘ＝１９ｆＦ／μｍ２、
から分かる。ここで、ｔｆｏｘは、１．８ナノメートルであり、電気的に有効な酸化物の層厚を示している。ε０は、真空状態（Vakuum）での誘電率を示している。金属ゲートを用いた場合、面積に対する容量が
ＣＯＸ＝３．９ε０／ｔｆｏｘ＝２４ｆＦ／μｍ２、
に増加した結果、ゲートが空乏化するので、電気的に有効な酸化物の層厚は約０．４ナノメートルに減少する。
本発明の容量は、集積回路構造に電圧を印加する際に、いわゆるスパイクを減衰させ、かつ、クロストークを減衰させるためのいわゆるバイパス容量としても用いられる。これらの容量は、特に、発振器、または、アナログデジタル変換器のアナログ容量としても非常に適している。これらの容量は、さらに、いわゆるミクスドシグナル回路、つまり、メモリーセルの中に、アナログ容量と蓄積容量とを有する回路、にも用いられる。
他の模範的な実施形態では、各高圧ＤＲＡＭ誘電体（εｒは、１００よりも大きい）を、ゲート酸化物の代わりに使用する。この誘電体は、例えば、チタン酸バリウムストロンチウム（barium strontium titanate）（ＢＳＴ）、または、エピタキシャルチタン酸バリウムストロンチウムを含んだ誘電体である。したがって、所要面積が約２２Ｆ２に低減される。ＳＯＩ積層上の高圧誘電体の領域を規定するために、第２補助マスクを使用する。
従来の技術思想に対する更なる利点は、純粋論理ブロック（reinen Logikbloecken）と混載ＤＲＡＭブロックとの間の平面的な接合（planarer Uebergang）である。さらに、ビア（経路）が深くなりすぎないこと、および、接触を回避することも利点である。
ＦｉｎＦＥＴトランジスタの漏れ電流が少なく、全容量に対する有効容量の割合を上げるように寄生容量が減少した結果、ＣＭＥＭが１０フェムトファラッドである混載ＤＲＡＭの容量がさらに低減する。
ＬＤＤドーピング（lightly doped drain）は、図１Ａ〜図１７を参照しながら説明した模範的な実施形態では実施されていなかった。一方、他の模範的な実施形態では、ＨＤＤドーピングに加えて、ＬＤＤドーピングも実施する。
他の模範的な実施形態では、トランジスタとキャパシタとを、互いに空間的に離して配置し、それぞれを専用の接続部に接続する。特に、単一のトランジスタを備えたＤＲＡＭメモリーセル（dynamic random access memory）では、接続部１０４は必要ではない。次に、スペーサー６０ｃ・６０ｄは、端子領域７０へのドーピング中、および、選択的にケイ化反応中、マスクとして機能するように、互いに接触できる。次に、下部電極領域３４からのドーピング原子の拡散により、スペーサー６０ｃ・６０ｄの下に端子領域が生じる。
図１８は、図１Ａ〜図１６Ａを参照しながら説明した方法工程を用いて製造された３つのトランジスタＭ１〜Ｍ２およびキャパシタＣｓを備えた、ＤＲＡＭメモリーセル２００（Dynamic Random Access Memory）を示す回路図である。例えば、図１７に示したトランジスタ１２２は、第１例ではトランジスタＭ１である。次に、キャパシタ１２４はキャパシタＣｓである。第１例では、薄膜半導体１６の下部電極領域３４に隣接している他の端子面（Anschlussflaeche）、または、接続部１０４と、トランジスタＭ２のゲートとが、電気的に接続される。
それに代わるものとして、第２例では、トランジスタ１２２がトランジスタＭ２に相当し、キャパシタ１２４がここでもキャパシタＣｓに相当するように、設計が選択されている。第２例では、被覆電極５６は、トランジスタＭ１の１端子領域とトランジスタＭ２のゲートとに電気的に接続されている。
メモリーセル２００の回路は、書き込み用部分回路（Teilschaltung zum Lesen）と読み出し用部分回路とを含んでおり、キャパシタＣｓの電荷は読み出しプロセスの間は変化しない。この結果、読み出し動作後にこの電荷をリフレッシュする必要もない。書き込み用部分回路は、書き込みトランジスタＭ１とキャパシタＣｓとを含んでいる。トランジスタＭ１のゲート端子は、書き込みワード線ＷＷＬに接続されている。トランジスタＭ１のソース端子は、書き込みビット線ＢＬ１に接続されている。上記第１例に基づいた電気特性が非常によい回路構造の場合、トランジスタＭ１のドレイン端子は、キャパシタ１２４の下部電極３４によって形成されるストレージノードＸに接続されている。
キャパシタＣｓの被覆電極５６は、グラウンド電位ＶＳＳに接続されている。第２例に基づいた代替案では、トランジスタＭ１のドレイン端子は、キャパシタ１２４の被覆電極５６によって形成されたストレージノードＸに接続されている。キャパシタＣｓの下部電極３４は、グラウンド電位ＶＳＳに接続されている。読み出し用部分回路は、トランジスタＭ２・Ｍ３を含んでいる。トランジスタＭ３のゲート端子は、読み出しワード線ＲＷＬに接続されている。トランジスタＭ３のドレイン端子は、読み出し動作の開始前に例えば作動電位（Betriebspotential）ＶＤＤを帯電した（aufgeladen）読み出しビット線ＢＬ２に接続されている。トランジスタＭ３のソース端子は、トランジスタＭ２のドレイン端子に接続されている。トランジスタＭ２のゲート端子は、ストレージノードＸに接続されている。トランジスタＭ２のソース端子は、グラウンド電位ＶＳＳに接続されている。
トランジスタＭ２は増幅器として機能するので、ストレージノードＸにおいて電荷損失が生じても、信頼できる読み出しを行うことができる。ストレージノードＸに正電荷が存在すると、トランジスタＭ２のスイッチはＯＮ状態になり、予備充電された読み出しビット線ＢＬ２は、読み出し動作の間に放電する。トランジスタＭ２のゲートソースの容量（Kapazitaet）がキャパシタＣｓに並列に接続されている（liegt）ので、有効蓄積容量（effektiv wirksame Speicherkapazitaet）Ｃｅｆｆが以下のように増す。
Ｃｅｆｆ＝Ｃｓ＋ＣＧＳ（Ｍ２）
ここで、ＣｓはキャパシタＣｓの容量であり、ＣＧＳはトランジスタＭ２のゲートソース容量である。ゲート酸化物およびキャパシタ誘電体が同じ誘電体層の中に形成されており、この層がどの点をとっても同じ厚さである場合、蓄積キャパシタＣｓと例えばトランジスタＭ２との面積あたりの容量は、上記製造方法によれば同じ大きさとなる。
メモリーセル２００の所要面積は、有効蓄積容量Ｃｅｆｆの所要量によって決まる。漏れ電流の低減およびトランジスタ利得の上昇によって読み出し電流が増すことにより、蓄積容量Ｃｓの大きさを低減できる。キャパシタＣｓに必要な面積およびその電気特性は、多数のメモリーセル２００を備えたメモリーユニットを安価に製造するための主な基準である。多数のメモリーセル２００を備えたメモリーユニットは、さらに、プロセッサ記憶階層中のＳＲＡＭの代わりとして適している。
他の模範的な実施形態では、ＦｉｎＦＥＴトランジスタの代わりに、複数のＦｉｎＦＥＴ（Multi-FinFET）トランジスタを使用する。このトランジスタは、単一の金属板の代わりに、ドレイン端子領域とソース端子領域との間に互いに平行に配置された多数の金属板を含んでいる。
集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 集積ＤＲＡＭメモリーセルを製造する際の製造段階を示す図である。 メモリーセルを示す平面図である。 ３つのトランジスタを備えたＤＲＡＭメモリーセルを示す平面図である。

Claims (18)

  1. 電気的に絶縁性の絶縁領域と、キャパシタ（１２４）を形成する少なくとも１つの一連の領域と、を含み、
    上記キャパシタが、
    絶縁領域近傍の電極領域（３４）と、
    誘電体領域（４６）と、
    上記絶縁領域から離れた電極領域（５６）と、をこの順に備えている、集積回路構造（１２０）であって、
    上記絶縁領域が、平面に配置された絶縁層（１４）の一部であり、
    上記集積回路構造（１２０）の、キャパシタ（１２４）と少なくとも１つの活性素子（１２２）とが、絶縁層（１４）に対して同じ側に位置しており、
    上記絶縁領域近傍の電極領域（３４）と上記活性素子（１２２）の活性領域（８２）とが、絶縁層（１４）が配置された平面と平行な平面に配置されていることを特徴とする、集積回路構造（１２０）。
  2. 上記絶縁領域近傍の電極領域（３４）が、単結晶領域、好ましくはドープされた半導体領域であり、および／または、
    上記絶縁領域近傍の電極領域（３４）および／または活性領域（８２）の厚さが、１００ｎｍ、または、５０ｎｍよりも薄く、および／または、
    上記活性領域（８２）が、単結晶領域、好ましくは、ドープされているかドープされていない半導体領域であり、および／または、
    上記絶縁層（１４）の一方の界面（an einer Seite）には、キャリア基板（１２）、好ましくは、半導体材料（特にシリコンまたは単結晶シリコン）を含んでいるか上記半導体材料からなるキャリア基板が隣接しており、および／または、
    上記絶縁層（１４）の他方の界面には、絶縁領域近傍の電極領域（３４）が隣接しており、および／または、
    上記界面が、完全に互いに平行な２つの平面であることが好ましく、および／または、
    上記絶縁層（１４）が、電気的に絶縁性の材料（好ましくは酸化物、特に好ましくは二酸化シリコン）を含んでいるか、または、この電気的に絶縁性の材料からなり、および／または、
    上記活性素子（１２２）が、トランジスタ、好ましくは電界効果トランジスタ、特に好ましくはＦｉｎＦＥＴであることを特徴とする、請求項１に記載の回路構造（１２０）。
  3. 上記誘電体領域（４６）が、二酸化シリコンを含んでいるか、または、二酸化シリコンからなり、および／または、
    上記誘電体領域（４６）の誘電率が４、１０、または、５０よりも大きい材料からなり、および／または、
    上記電極領域（５６）が、
    シリコン（好ましくは多結晶シリコン）を含んだ絶縁領域、または、シリコン（好ましくは多結晶シリコン）からなる絶縁領域から離れており、および／または、金属を含んでいるか、または、金属からなる絶縁領域から離れており、低インピーダンスの材料（好ましくは窒化チタン、窒化タンタル、ルビジウム、または、高ドープされたシリコンゲルマニウム）を含んだ絶縁領域から離れており、および／または、金属半導体化合物を含んだ領域（特に、ケイ化物領域（９６））に隣接した絶縁領域から離れていることを特徴とする、請求項１または２に記載の回路構造（１２０）。
  4. 上記誘電体領域（４６）と絶縁領域から離れた電極領域（５６）とが、絶縁領域近傍の電極領域（３４）の、２、３、４、または、５つの側面に、または、５つよりも多い側面に、配置されており、および／または、
    上記絶縁領域近傍の電極領域（３４）が、多数の金属板を含んでおり、この金属板の高さが、好ましくは金属板の幅よりも大きい、または、金属板の幅の少なくとも２倍であることを特徴とする、請求項１〜３のいずれか１項に記載の回路構造（１２０）。
  5. 少なくとも１つの電界効果トランジスタ（１２２）のチャネル領域（８２）が、好ましくはドープされていない、活性領域であり、および／または、
    上記電界効果トランジスタ（１２２）の制御電極（５４）が、絶縁領域から離れた電極領域（５６）と同じ材料、および／または、この電極領域（５６）と同じドーパント濃度の材料を含んでおり、および／または、
    上記電界効果トランジスタ（１２２）の制御電極絶縁領域（４２、４４）が、誘電体領域（４６）の材料と同じ材料を含んでおり、および／または、この制御電極絶縁領域（４２、４４）の材料が、誘電体領域（４６）の材料と同じ厚さであり、および／または、
    上記電界効果トランジスタ（１２２）の制御電極絶縁領域（４２、４４）が、上記誘電体領域（４６）とは異なる材料を含んでおり、および／または、前記誘電体領域（４６）とは異なる厚さの材料を含んでいることを特徴とする、請求項１〜４のいずれか１項に記載の回路構造（１２０）。
  6. 上記電界効果トランジスタ（１２２）は、少なくとも１つの金属板を含んでおり、および／または、
    複数の制御電極（５４）（好ましくは２つか３つの制御電極）が、金属板（３０ａ）の互いに対向した両側に配置されており、および／または、
    少なくとも１つの制御電極（５４）が、金属半導体化合物を含んだ領域（特にケイ化物領域（９２））に隣接しており、および／または、
    好ましくは、制御電極絶縁領域（４２、４４）の厚さよりも厚い絶縁領域（１８、２０）によってチャネル領域から絶縁されている接続領域が、制御電極（５４）に電気的に接続しており、および／または、
    上記接続領域が、絶縁領域から離れた電極領域（５６）と同じ材料を有しており、および／または、前記電極領域（５６）と同じドーピングレベルであることを特徴とする、請求項５に記載の回路構造（１２０）。
  7. 上記電界効果トランジスタ（１２２）の、１つの端子領域または両方の端子領域（７０、７２）が、絶縁層（１４）に隣接しており、および／または、
    少なくとも１つの端子領域（７０、７２）が、金属半導体化合物を含んだ領域（好ましくはケイ化物領域（９０、９４））に隣接しており、および／または、
    上記端子領域（７０、７２）の厚さが、活性領域（８２）の厚さよりも厚いことを特徴とする、請求項５または６に記載の回路構造（２０）。
  8. スペーサー（６０ｂ、６０ｃ）が、制御電極（５４）の両側に配置されており、電極層とは異なる材料（好ましくは窒化シリコン）を含んでいることが好ましく、または、電極層とは異なる材料（好ましくは窒化シリコン）からなることが好ましく、および／または、
    スペーサー（６０ｄ）が、絶縁領域から離れた電極領域（５６）の少なくとも１側面に配置されており、電極層（５０）とは異なる材料（好ましくは窒化シリコン）を含んでいるか、または、前記異なる材料（好ましくは窒化シリコン）からなり、および／または、
    制御電極（５４）に配置されたスペーサー（６０ｃ）と、絶縁領域から離れた電極領域（５６）に配置されたスペーサー（６０ｄ）とが、互いに接触していることを特徴とする、請求項５〜７のいずれか１項に記載の回路構造（２０）。
  9. 上記絶縁領域近傍に位置する、電界効果トランジスタ（１２２）の端子領域（７２）と、キャパシタ（１２４）の電極領域（３４）とが、互いに隣接しており、電気的に界面で導電接続されており、および／または、
    上記電極領域（３４）に隣接している端子領域（７２）が、金属半導体化合物を含んだ領域に隣接しておらず、および／または、
    上記他の端子領域（７０）が、金属半導体化合物を含んだ領域に隣接していることを特徴とする、請求項５〜８のいずれか１項に記載の回路構造（１２０）。
  10. 上記端子領域（７２）に隣接している絶縁領域近傍の電極領域（３４）の１側面が、上記側面に対して垂直な絶縁領域近傍の電極領域（３４）のもう一方の側面よりも長い（少なくとも２倍、または、５倍である）ことが好ましく、
    上記トランジスタ（１２２）の幅が、最小面積（Ｆ）の倍数であり、好ましくは３倍または５倍よりも大きく、または、
    上記端子領域（７２）に隣接している絶縁領域近傍の電極領域（３４）の１側面に対して平行な絶縁領域近傍の電極領域（３４）のもう一方の１側面は、端子領域（７２）に隣接している１側面よりも長く、好ましくは少なくとも２倍、または、５倍長く、
    上記トランジスタ（１２２）の幅は、最小面積（Ｆ）の３倍、好ましくは２倍よりも小さいことを特徴とする、請求項９に記載の回路構造（１２０）。
  11. 上記回路構造が、少なくとも１つのプロセッサ（好ましくはマイクロプロセッサ）を含み、および／または、
    上記キャパシタ（１２４）および活性素子（１２２）が、特にダイナミックＲＡＭメモリーユニットの中の、メモリーセル（１２０）を構成しており、および／または、
    メモリーセルが、キャパシタ（１２２）および単一のトランジスタ（１２２）、または、キャパシタ（Ｃｓ）および複数のトランジスタ（Ｍ１〜Ｍ３）（好ましくは３つのトランジスタ（Ｍ１〜Ｍ３））を含んでいることを特徴とする、請求項１〜１０のいずれか１項に記載の回路構造（１２０）。
  12. キャパシタ（１２４）を備えた集積回路構造（１２０）、特に請求項１〜１１のいずれか１項に記載の回路構造（１２０）の、製造方法であって、
    電気的に絶縁性の材料からなる絶縁層（１４）と、半導体層（１６）とを含んだ基板を配置する工程と、
    キャパシタの少なくとも１つの電極領域（３４）と、トランジスタ（１２２）の少なくとも１つの活性領域（８２）とを形成するために、半導体層（１６）をパターン形成する工程と、
    上記半導体層（１６）のパターン形成後、少なくとも１つの誘電体層（４２、４４、４６）を形成する工程と、
    上記誘電体層（４２、４４、４６）の形成後、電極層（５０）を形成する工程と、
    上記絶縁領域から離れたキャパシタ（１２４）の電極（５６）を電極層（５０）に形成する工程とを、いかなる限定を加えることなく、この順序で行うことを特徴とする、方法。
  13. パターン形成する前の半導体層（１６）に少なくとも１つの絶縁層（１８、２０）（、好ましくは窒化シリコン層（１８）および／または第１の厚さを有する酸化物層（２０））を供給する工程、および／または、
    上記絶縁領域近傍の電極（３４）を、好ましくは誘電体層（４２、４４、４６）を製造する前にドープする工程、および／または、
    上記誘電体層（４２、４４、４６）を、トランジスタ（１２２）の活性領域（８２）に位置する誘電体層と同時に形成する工程、および／または、
    上記トランジスタ（１２２）の制御電極（５４）を、絶縁領域から離れた電極領域（５６）の形成と同時に形成する工程から成ることを特徴とする、請求項１２に記載の方法。
  14. 上記電極層（５０）の形成後に補助層（５２）（好ましくは、酸化物層（１８、２０）よりも厚い補助層）を形成する工程、および／または、
    上記絶縁領域から離れた電極領域（５６）、および／または、補助層（５２）をハードマスクとして用いたトランジスタの制御電極（５４）を、パターン形成する工程から成ることを特徴とする、請求項１２または１３に記載の方法。
  15. 上記トランジスタ（１４２）の制御電極（５４）のパターン形成後に、他の補助層（６０）（好ましくは窒化シリコン層）を供給する工程、および／または、
    上記他の補助層（６０）に異方性エッチングを施す工程から成ることを特徴とする、請求項１２〜１４のいずれか１項に記載の方法。
  16. 上記絶縁層（１８、２０）を再びパターン形成する工程、好ましくは、補助層（５２）の厚さを薄くする、および／または、前記補助層（５２）を完全には除去しない工程、および／または、
    上記絶縁層（２０）のパターン形成後に、他の補助層（６０）に異方性エッチングを施す工程から成ることを特徴とする、請求項１２〜１５のいずれか１項に記載の方法。
  17. 上記絶縁領域から離れた電極領域（５６）の形成後、および／または、トランジスタ（１２２）の制御電極（５４）のパターン形成後、半導体材料（１６）からなる露出領域に選択的エピタキシーを行う工程、および／または、
    上記絶縁領域から離れた電極領域（５６）の形成後、および／または、制御電極（５４）のパターン形成後、および、好ましくはエピタキシー後、トランジスタ（１２２）の端子領域（７０、７２）をドープする工程から成ることを特徴とする、請求項１２〜１６のいずれか１項に記載の方法。
  18. 好ましくは、絶縁層（１８、２０）のパターン形成後、および／または、選択的エピタキシー実施後、補助層（５２）を除去する工程、および／または、
    上記電極層（５４）および／または露出した半導体領域（１６）の上に、金属半導体化合物を選択的に形成（特に選択的ケイ化物形成）する工程から成ることを特徴とする、請求項１２〜１７のいずれか１項に記載の方法。
JP2004545697A 2002-10-18 2003-10-10 キャパシタを含んだ集積回路構造およびその製造方法 Expired - Fee Related JP4598531B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10248722A DE10248722A1 (de) 2002-10-18 2002-10-18 Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
PCT/DE2003/003355 WO2004038770A2 (de) 2002-10-18 2003-10-10 Integrierte schaltungsanordnung mit kondensator und herstellungsverfahren

Publications (3)

Publication Number Publication Date
JP2006503440A true JP2006503440A (ja) 2006-01-26
JP2006503440A5 JP2006503440A5 (ja) 2009-07-09
JP4598531B2 JP4598531B2 (ja) 2010-12-15

Family

ID=32087019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004545697A Expired - Fee Related JP4598531B2 (ja) 2002-10-18 2003-10-10 キャパシタを含んだ集積回路構造およびその製造方法

Country Status (7)

Country Link
US (3) US7291877B2 (ja)
EP (2) EP1552546A2 (ja)
JP (1) JP4598531B2 (ja)
CN (2) CN101286517B (ja)
DE (1) DE10248722A1 (ja)
TW (1) TWI255038B (ja)
WO (1) WO2004038770A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250567A (ja) * 2006-03-13 2007-09-27 Toshiba Corp 半導体記憶装置およびその製造方法
JP2009506526A (ja) * 2005-08-24 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション サイド・ゲート及びトップ・ゲート読み出しトランジスタを有するデュアル・ポート型ゲインセル
JP2010503200A (ja) * 2006-08-28 2010-01-28 マイクロン テクノロジー， インク． 半導体装置、半導体部品および半導体構造、ならびに半導体装置、半導体部品および半導体構造を形成する方法
JP2010199161A (ja) * 2009-02-23 2010-09-09 Renesas Electronics Corp 半導体集積回路装置及びその製造方法
JP2013211091A (ja) * 2010-04-16 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
US8742483B2 (en) 2006-05-17 2014-06-03 Micron Technology, Inc. DRAM arrays
US10163908B2 (en) 2013-07-23 2018-12-25 Micron Technology, Inc. Array of conductive lines individually extending transversally across and elevationally over a mid-portion of individual active area regions

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10220923B4 (de) * 2002-05-10 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers
DE10248722A1 (de) 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
US7335934B2 (en) * 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US6970372B1 (en) * 2004-06-29 2005-11-29 International Business Machines Corporation Dual gated finfet gain cell
US7253493B2 (en) 2004-08-24 2007-08-07 Micron Technology, Inc. High density access transistor having increased channel width and methods of fabricating such devices
US8259286B2 (en) * 2004-12-21 2012-09-04 Carnegie Mellon University Lithography and associated methods, devices, and systems
EP1693898B1 (en) * 2005-02-21 2008-04-16 Interuniversitair Microelektronica Centrum ( Imec) Floating-body-cell memory device and a method for the manufacturing thereof
US7573108B2 (en) 2006-05-12 2009-08-11 Micron Technology, Inc Non-planar transistor and techniques for fabricating the same
US20090321830A1 (en) * 2006-05-15 2009-12-31 Carnegie Mellon University Integrated circuit device, system, and method of fabrication
JP2008172103A (ja) * 2007-01-12 2008-07-24 Toshiba Corp 半導体装置及びその製造方法
US7696040B2 (en) * 2007-05-30 2010-04-13 International Business Machines Corporation Method for fabrication of fin memory structure
US20090108313A1 (en) * 2007-10-24 2009-04-30 Doyle Brian S Reducing short channel effects in transistors
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US9190494B2 (en) 2008-02-19 2015-11-17 Micron Technology, Inc. Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin
US7915659B2 (en) 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7808042B2 (en) 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8546916B2 (en) * 2008-05-27 2013-10-01 Infineon Technologies Ag Capacitors and methods of manufacture thereof
US8076229B2 (en) 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
DE102008030853B4 (de) * 2008-06-30 2014-04-30 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Dreidimensionaler Transistor mit einer Doppelkanal-Konfiguration
KR101046060B1 (ko) * 2008-07-29 2011-07-01 주식회사 동부하이텍 이미지센서 제조방법
US8148776B2 (en) 2008-09-15 2012-04-03 Micron Technology, Inc. Transistor with a passive gate
KR101811999B1 (ko) * 2009-11-20 2017-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8294511B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US8659066B2 (en) 2012-01-06 2014-02-25 International Business Machines Corporation Integrated circuit with a thin body field effect transistor and capacitor
US8703553B2 (en) 2012-05-15 2014-04-22 International Business Machines Corporation MOS capacitors with a finFET process
US9064725B2 (en) * 2012-12-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with embedded MOS varactor and method of making same
US8815661B1 (en) 2013-02-15 2014-08-26 International Business Machines Corporation MIM capacitor in FinFET structure
US20170301477A1 (en) 2016-04-04 2017-10-19 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
CA2948008A1 (en) * 2014-05-12 2015-11-19 Capacitor Sciences Incorporated Capacitor and method of production thereof
SG11201609435WA (en) 2014-05-12 2016-12-29 Capacitor Sciences Inc Energy storage device and method of production thereof
US10319523B2 (en) 2014-05-12 2019-06-11 Capacitor Sciences Incorporated Yanli dielectric materials and capacitor thereof
US10340082B2 (en) 2015-05-12 2019-07-02 Capacitor Sciences Incorporated Capacitor and method of production thereof
US10347423B2 (en) 2014-05-12 2019-07-09 Capacitor Sciences Incorporated Solid multilayer structure as semiproduct for meta-capacitor
US9916931B2 (en) 2014-11-04 2018-03-13 Capacitor Science Incorporated Energy storage devices and methods of production thereof
CA2977776A1 (en) 2015-02-26 2016-09-01 Capacitor Sciences Incorporated Self-healing capacitor and methods of production thereof
US9932358B2 (en) 2015-05-21 2018-04-03 Capacitor Science Incorporated Energy storage molecular material, crystal dielectric layer and capacitor
US9941051B2 (en) 2015-06-26 2018-04-10 Capactor Sciences Incorporated Coiled capacitor
US9455250B1 (en) 2015-06-30 2016-09-27 International Business Machines Corporation Distributed decoupling capacitor
US10026553B2 (en) 2015-10-21 2018-07-17 Capacitor Sciences Incorporated Organic compound, crystal dielectric layer and capacitor
US10305295B2 (en) 2016-02-12 2019-05-28 Capacitor Sciences Incorporated Energy storage cell, capacitive energy storage module, and capacitive energy storage system
US10636575B2 (en) 2016-02-12 2020-04-28 Capacitor Sciences Incorporated Furuta and para-Furuta polymer formulations and capacitors
US10566138B2 (en) 2016-04-04 2020-02-18 Capacitor Sciences Incorporated Hein electro-polarizable compound and capacitor thereof
US10153087B2 (en) 2016-04-04 2018-12-11 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
US9978517B2 (en) 2016-04-04 2018-05-22 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
US10418364B2 (en) * 2016-08-31 2019-09-17 Globalfoundries Inc. Semiconductor device structure with self-aligned capacitor device
US10395841B2 (en) 2016-12-02 2019-08-27 Capacitor Sciences Incorporated Multilayered electrode and film energy storage device
US10804262B2 (en) 2019-02-22 2020-10-13 International Business Machines Corporation Cointegration of FET devices with decoupling capacitor
US11152371B2 (en) * 2019-08-13 2021-10-19 Micron Technology, Inc. Apparatus comprising monocrystalline semiconductor materials and monocrystalline metal silicide materials, and related methods, electronic devices, and electronic systems

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222959A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd 半導体メモリ
JPH03173175A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体装置
JPH0745716A (ja) * 1993-07-26 1995-02-14 Sony Corp 増幅型ｄｒａｍ用メモリセルおよびその製造方法
JPH0832040A (ja) * 1994-07-14 1996-02-02 Nec Corp 半導体装置
JPH08125145A (ja) * 1994-09-01 1996-05-17 Mitsubishi Electric Corp 半導体装置、半導体記憶装置および半導体記憶装置の製造方法
JPH1116344A (ja) * 1997-06-25 1999-01-22 Toshiba Microelectron Corp ３トランジスタ型ｄｒａｍメモリ装置
JPH11340433A (ja) * 1998-05-22 1999-12-10 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000124412A (ja) * 1998-10-20 2000-04-28 Nec Corp 半導体集積回路
JP2000188378A (ja) * 1998-12-21 2000-07-04 Toshiba Corp 半導体装置及びその製造方法
JP2000243973A (ja) * 1998-12-24 2000-09-08 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに半導体装置の設計方法
JP2001144175A (ja) * 1999-11-18 2001-05-25 Toshiba Corp 半導体装置及びその製造方法
JP2002076297A (ja) * 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176757A (en) * 1981-04-22 1982-10-30 Nec Corp Semiconductor device
JPS61113271A (ja) * 1984-11-08 1986-05-31 Matsushita Electronics Corp 半導体記憶素子
JPS62259466A (ja) * 1986-05-02 1987-11-11 Sony Corp メモリ装置
JPH05343681A (ja) * 1992-06-11 1993-12-24 Kawasaki Steel Corp 半導体装置
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JPH08125034A (ja) 1993-12-03 1996-05-17 Mitsubishi Electric Corp 半導体記憶装置
JPH08125152A (ja) * 1994-10-28 1996-05-17 Canon Inc 半導体装置、それを用いた相関演算装置、ａｄ変換器、ｄａ変換器、信号処理システム
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
TW334581B (en) * 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
US6288431B1 (en) * 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US7154153B1 (en) * 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6207985B1 (en) * 1998-02-02 2001-03-27 Texas Instruments Incorporated DRAM memory cell and array having pass transistors with surrounding gate
JP2000068479A (ja) * 1998-08-26 2000-03-03 Hitachi Ltd 半導体集積回路装置
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6386032B1 (en) * 1999-08-26 2002-05-14 Analog Devices Imi, Inc. Micro-machined accelerometer with improved transfer characteristics
US6385033B1 (en) * 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
DE10248722A1 (de) * 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222959A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd 半導体メモリ
JPH03173175A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体装置
JPH0745716A (ja) * 1993-07-26 1995-02-14 Sony Corp 増幅型ｄｒａｍ用メモリセルおよびその製造方法
JPH0832040A (ja) * 1994-07-14 1996-02-02 Nec Corp 半導体装置
JPH08125145A (ja) * 1994-09-01 1996-05-17 Mitsubishi Electric Corp 半導体装置、半導体記憶装置および半導体記憶装置の製造方法
JPH1116344A (ja) * 1997-06-25 1999-01-22 Toshiba Microelectron Corp ３トランジスタ型ｄｒａｍメモリ装置
JPH11340433A (ja) * 1998-05-22 1999-12-10 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000124412A (ja) * 1998-10-20 2000-04-28 Nec Corp 半導体集積回路
JP2000188378A (ja) * 1998-12-21 2000-07-04 Toshiba Corp 半導体装置及びその製造方法
JP2000243973A (ja) * 1998-12-24 2000-09-08 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに半導体装置の設計方法
JP2001144175A (ja) * 1999-11-18 2001-05-25 Toshiba Corp 半導体装置及びその製造方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002076297A (ja) * 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506526A (ja) * 2005-08-24 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション サイド・ゲート及びトップ・ゲート読み出しトランジスタを有するデュアル・ポート型ゲインセル
JP2007250567A (ja) * 2006-03-13 2007-09-27 Toshiba Corp 半導体記憶装置およびその製造方法
US7714388B2 (en) 2006-03-13 2010-05-11 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
JP4496179B2 (ja) * 2006-03-13 2010-07-07 株式会社東芝 半導体記憶装置およびその製造方法
US8742483B2 (en) 2006-05-17 2014-06-03 Micron Technology, Inc. DRAM arrays
US8921909B2 (en) 2006-05-17 2014-12-30 Micron Technology, Inc. Semiconductor constructions, DRAM arrays, and methods of forming semiconductor constructions
JP2010503200A (ja) * 2006-08-28 2010-01-28 マイクロン テクノロジー， インク． 半導体装置、半導体部品および半導体構造、ならびに半導体装置、半導体部品および半導体構造を形成する方法
US8791506B2 (en) 2006-08-28 2014-07-29 Micron Technology, Inc. Semiconductor devices, assemblies and constructions
JP2010199161A (ja) * 2009-02-23 2010-09-09 Renesas Electronics Corp 半導体集積回路装置及びその製造方法
US8445951B2 (en) 2009-02-23 2013-05-21 Renesas Electronics Corporation Semiconductor integrated circuit device including a fin-type field effect transistor and method of manufacturing the same
JP2013211091A (ja) * 2010-04-16 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
US10163908B2 (en) 2013-07-23 2018-12-25 Micron Technology, Inc. Array of conductive lines individually extending transversally across and elevationally over a mid-portion of individual active area regions

Also Published As

Publication number Publication date
EP2169715B1 (de) 2015-04-22
WO2004038770A3 (de) 2004-09-23
US7291877B2 (en) 2007-11-06
CN1706027A (zh) 2005-12-07
TWI255038B (en) 2006-05-11
EP1552546A2 (de) 2005-07-13
JP4598531B2 (ja) 2010-12-15
US20060003526A1 (en) 2006-01-05
EP2169715A3 (de) 2013-07-10
US7820505B2 (en) 2010-10-26
DE10248722A1 (de) 2004-05-06
EP2169715A2 (de) 2010-03-31
CN101286517B (zh) 2011-04-27
CN101286517A (zh) 2008-10-15
CN100468621C (zh) 2009-03-11
US20090184355A1 (en) 2009-07-23
TW200411908A (en) 2004-07-01
US20080038888A1 (en) 2008-02-14
WO2004038770A2 (de) 2004-05-06
US8124475B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
JP4598531B2 (ja) キャパシタを含んだ集積回路構造およびその製造方法
US11114534B2 (en) Three-dimensional nor array including vertical word lines and discrete channels and methods of making the same
US7682896B2 (en) Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
KR100391985B1 (ko) 축소가능한 2개의 트랜지스터로 구성된 기억소자의 제조방법
US7566620B2 (en) DRAM including a vertical surround gate transistor
US7700983B2 (en) Transistor, memory cell, memory cell array and method of forming a memory cell array
KR100225545B1 (ko) 반도체기억장치 및 디램 형성방법
US6703306B2 (en) Methods of fabricating integrated circuit memories including titanium nitride bit lines
JP2000114471A (ja) 半導体装置及びその製造方法
US20070241335A1 (en) Methods of fabricating semiconductor integrated circuits using selective epitaxial growth and partial planarization techniques and semiconductor integrated circuits fabricated thereby
KR20010052987A (ko) 반도체 장치 및 그 제조 방법
WO2023024415A1 (zh) 存储器件及其形成方法
US6288423B1 (en) Composite gate structure memory cell having increased capacitance
US20240130113A1 (en) Semiconductor device including integrated capacitor and vertical channel transistor and methods of forming the same
US20240008263A1 (en) Semiconductor structure and method for manufacturing same
US7173302B2 (en) Integrated circuit arrangement having capacitors and having planar transistors and fabrication method
US7208799B2 (en) Floating body cell dynamic random access memory with optimized body geometry
JPH11135752A (ja) 半導体記憶装置およびその製造方法
US7045411B1 (en) Semiconductor device having a chain gate line structure and method for manufacturing the same
US5851872A (en) Method of fabricating dynamic random access memory
US20240130108A1 (en) Semiconductor memory device
KR20000001035A (ko) 드레인 오프셋 길이가 증가된 스태틱 랜덤 억세스 메모리소자및 그 제조방법
KR19990016025A (ko) 반도체 장치의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees