JP2006501710A

JP2006501710A - シグマ・デルタ変調

Info

Publication number: JP2006501710A
Application number: JP2004539276A
Authority: JP
Inventors: レーフマン，デルク; ヤンセン，エルウィン
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2002-09-30
Filing date: 2003-08-08
Publication date: 2006-01-12
Also published as: AU2003255931A1; KR20050057606A; US20060049970A1; CN1685617A; WO2004030221A1; EP1550223A1

Abstract

入力信号が少なくとも２つの並列フィルタに入力され、その並列フィルタのうちの第１のものが好ましくは低次フィルタであり、その並列フィルタのうちの第２のものが好ましくは高次フィルタであり、その並列フィルタの出力は重み付けが行われ、その並列フィルタからの重み付け出力は量子化されて、可変次のシグマ・デルタ変調が可能になる、シグマ・デルタ変調が備えられる。

Description

本発明は、一般的に、シグマ・デルタ変調に関する。

ビットストリーム信号の圧縮比を増加させる課題を解決するものを記載しているものがある（特許文献１参照。）。更に、適応型シグマ・デルタ変調器（SDM）を用いてビットストリーム信号の圧縮をSDMのパラメータを調節することによって調節するスーパー・オーディオ・コンパクト・ディスク（SACD）標準において用いる直接ストリーム転送（DST）アルゴリズムによって得る圧縮比を増加させるものを記載しているものもある（特許文献２及び３。）。図１に示すように、アナログ信号10がA/Dコンバータ12に供給され、マルチビット・ディジタル信号14が出力される。例として、A/Dコンバータ12は256fsと80kHzのノイズ・フリー帯域との特性を有する。マルチビット・ディジタル信号14が、ロー・パス・フィルタ(LPF)20とシグマ・デルタ変調器22とを有する、DDコンバータ16に入力される。例として、DDコンバータ16の出力信号24は、直接ストリーム・ディジタル(DSD)フォーマットである、64fs及び1ビットである。

図２は、従来のSDM22の基本構造を示す。SDM22は、加算器12、ループフィルタ14、及び量子化器16を有する。SDMはアナログSDM又はディジタルSDMとして実施し得る。

圧縮比を増加させる従来の手法は、SDM22の配列を変更させることを有する。このことは、これらの変調器の出力間の切り替えが必要になり、したがって圧縮比を連続して変えることが可能でないという実用上の欠点を有する。

SDM22を調節する別の方法は、SDM22の係数を変えることである。図3は、フィードフォワードSDM30の従来のトポロジを示す。図示したように、フィードフォワードSDM30は、４つの遅延エレメントT₁-T₄、４つの係数c₁-c₄、加算器34並びに38、及び量子化器36を有する４次SDMである。更に低いか更に高いSDM構造への変更は、遅延エレメントT_n又は係数c_nを除去するか追加することによって行うことが可能である。最終係数をゼロに削減することによって安定した低次SDMをもたらすことになるということを期待し得る。しかし、これは容易に達成されるものでないが、それは変更後の変調器が安定したものでない場合があるからである。その結果、安定していることを要することによって、SDMのループフィルタを選択するうえでの自由度がかなり制限される。
国際公開第02/21526号パンフレット国際公開第98/20488号パンフレット国際公開第98/16014号パンフレット

本発明の目的は、効果的なシグマ・デルタ変調を備えることである。

このような目的に対して、本発明は、シグマ・デルタ変調が配列を変更することが可能な、シグマ・デルタ変調器（SDM）と方法とを備える。SDMは、配列を変更する間、安定した状態が保たれる。そのようなSDMを用いてDSTアルゴリズムにおける圧縮利得を左右し得る。

効果的な実施例は、本特許請求の範囲記載の従属クレームに規定している。

例示的実施例では、SDMは、例えば、Hが（低圧縮比をもたらす）高次フィルタであり、Lが低次フィルタである、フィルタH(z)とフィルタL(z)との並列実現形態を有する。増幅器によって、フィルタLに対するフィルタHの重みを変更させることが可能である。これらのフィルタは、その何れかの線形的な（並列的な）組み合わせによって、SDMの安定した動作を、フィルタの選択に対する自由度が多いことをなお維持しながら、もたらすことになるように、企図することが可能である。これによって、同様に、オーディオ品質の低下と圧縮比の増加とがバランスされることが可能になる。

更に別の好適実施例では、圧縮比を向上させるデバイスはノイズ・シェーパーである。

本発明の効果は、以下に記載する詳細説明から更に明らかとなるものである。しかし、詳細説明及び特定例は、本発明の好適実施例を示す一方、本発明の趣旨と範囲に収まる種々の変更及び修正が当業者には、本詳細説明から明らかとなるので、単に説明の目的で表すこととする。

本発明は、単に説明の目的で表し、よって本発明を限定するものでない以下の詳細説明及び添付図面から更に全面的に分かることになるものである。

図4は、本発明の例示的実施例における適応型SDM102を示す。図示するように、適応型SDM102は、加算器12、ループフィルタ44、及び量子化器16を有する。ループフィルタ44は、例えば、H(z)が（低圧縮比を表す）高次フィルタであり、L(z)が低次フィルタである、少なくとも２つのフィルタH(z)並びにL(z)、加算器48及び増幅器46を有する。増幅器46は、フィルタL(z)に対するフィルタH(z)の重みを変えることが可能である。これらのフィルタは、当業者が分かるように、その何れかの線形的な（並列的な）組み合わせによって、SDM102のノイズ・シェーピングがアグレッシブになりすぎるまで、適応型SDM102の動作が安定したものとなるように、企図することが可能である。更に、フィルタの選択に対する多くの自由度が存在する。これによって、同様に、オーディオ品質の低下と圧縮比の増加とがバランスされることが可能になる。

例えば、（図4のc₁=0.69; c₂=0.183; c₃=0.016によって特徴付けられる）L(z)の３次ループフィルタと（図4のc₁=0.00300; c₂=0.00267; c₃=0.00105; c₄=0.000222; c₅=0.0000189によって特徴付けられる）H(z)の５次のものを検討する。

この場合の−６ｄB入力に対する発生電力スペクトルは、図5に示す。図5から、約140kHzと40kHzとの間では、SDM102は3次として動作し、40kHz未満ではSDM102は5次となることがはっきりと分かり得る。この交差が存在する厳密な位置は図4の増幅器46によってかわってくる。

なお、本発明の包括的な概念の１つを図4-5の実施例におけるSDMに適用したが、この概念は、当業者に分かるものであるように、別の構造にも適用し得る。例えば、図4-5に関して説明した包括的な概念は、図6に示す、ノイズ・シェーパーにも適用し得る。図示するように、ノイズ・シェーパー200は、図4の44と同様な機能を有するループフィルタ、量子化器16、及び２つの減算器48,50を有する。

低次SDM変調器は、（場合によっては）可聴音を表示させ、更に高調波歪みを表示させる望ましくない特性を有する。増幅器46の設定が、当該SDM102（又はノイズ・シェーパー200）がまず3次であるような場合、このSDM変調器はそのような特性を受け継ぐことになることが考えられる。単一のSDM（又はノイズ・シェーパー）を縦つなぎの2つ以上のSDM（又はノイズ・シェーパー）によって置き換えることによって、この欠点が軽減される。フィルタ/遅延部対は、各隣接SDM対間（又は各隣接ノイズ・シェーパー対間）に配置される。縦つなぎのSDM（又はノイズ・シェーパー）とフィルタ/遅延部対との組み合わせによって出力ビットストリームにおける振幅エラーが削減される。フィルタは、少なくとも１つのSDM（又はノイズ・シェーパー）と並列に配置させてもよい。並列フィルタによって出力ビットストリームにおける位相シフトが削減される。

ディジタル領域においてこのモデルを達成する、例示的SDMデバイス100を図7に表す。SDMデバイス100は、第１SDM102、フィルタ104、遅延部106、及び第２SDM108を有する。

図7のSDMデバイス100の例示的出力は、図8に表し、120は単一の従来の、低次の、アンディザードSDMであり、122は図7の縦つなぎのSDMからの出力である。当該向上は明らかである。

なお、図7のSDMデバイス100は２つの縦つなぎのSDMを有するが、更に別のSDMも縦つなぎを行って残差項を更に低減し得る。更に、縦つなぎの2つ以上のSDMは同一のSDMであり得る。

図7のSDMデバイス100は振幅エラーを削減するが、位相シフト・エラーを削減することも考えられる。このような位相シフト・エラーは図9の例示的実施例において示すように補正し得る。

図9の例示的実施例では、SDMデバイス200は、入力信号のフィルタ204に対する（周波数依存）位相回転を補正するフィルタ202を有する。フィルタ204は、低通過特性を有して高周波ノイズを低減させる。最後に、遅延部206を用いて遅延全てが補償される。この遅延は、（ディジタル領域における）時間ステップの非整数の部分であり得るので、遅延部206は、フリップ・フロップ列よりも複雑なものであり得るが、通常の熟練者の技能内になお収まるものであり得る。

なお、上記処理はDSDの処理に特に有用である。

又、入力は、ビットストリームに限定されなくてよい。入力は（マルチビットの）低通過フィルタ化ビットストリームであってもよい。

更に、本発明の特徴は多くの種類の、アナログ、ディジタル、SCフィルタ、ディザード、アンディザード、低次、高次、単一ビット、マルチビット又はこれらの特徴のいずれかの組み合わせを含む、SDM、更には、SDM及び/又は別のデバイスとの組み合わせか単独で、ノイズ・シェーパーなどの、別のデバイスに使用可能である。

本発明の実施例によるデバイスは、信号処理装置が有し得る。そのような装置は、SACD機器（の一部）、例えば、プレイヤ、であってもよい。この装置はDSD-ADコンバータなどであってもよい。

なお、上記実施例は本発明を限定するよりも説明するものであり、当業者は本特許請求の範囲記載の範囲から逸脱することなく多くの別の実施例を企図することができるものである。本特許請求の範囲では、括弧内にある何れかの参照記号は本特許請求の範囲を限定するものとして解釈されないものとする。本明細書及び特許請求の範囲の原文における「comprising」の語は、本特許請求の範囲記載のもの以外の別の構成要素又は工程が存在することを排除するものでない。本発明は、いくつかの別個の構成要素を備えるハードウェアによって実施可能であり、適切にプログラムされたコンピュータによっても実施可能である。いくつかの手段を列挙する装置クレームでは、そのような装置のいくつかは１つでかつ同一のハードウェア・アイテムによって実施可能である。特定の方策が相互に異なる従属クレームに列挙されているという点だけで、これらの方策を組み合わせることを利用することが可能でないことを示すものでない。

要約すれば、入力信号が少なくとも２つの並列フィルタに入力され、並列フィルタのうちの第１のものが好ましくは低次フィルタであり、並列フィルタのうちの第２のものが好ましくは高次フィルタであり、並列フィルタの出力は重み付けが行われ、並列フィルタからの重み付け出力が量子化されて、可変次シグマ・デルタ変調を可能にする、シグマ・デルタ変調が備えられる。

従来のデバイスを示す図である。従来のSDMの基本構造を示す図である。通常のフィードフォワードSDMのトポロジを示す図である。本発明の例示的実施例におけるSDMを示す図である。 3次SDMと4次SDMとをミックスさせる影響を示すグラフである。本発明の別の例示的実施例におけるノイズ・シェーパーを示す図である。本発明の一例示的実施例における図4に示す縦つなぎのSDMを示す図である。 SDMデバイスを図7のSDMからの出力とともに示す図である。本発明の別の例示的実施例における、SDMデバイスを示す図である。

Claims

シグマ・デルタ変調器であって：
少なくとも２つの並列フィルタ；
を備え；
該少なくとも２つの並列フィルタの各々が入力信号を受信し；
更に、該少なくとも2つの並列フィルタの各々の出力に関連付けられる重みを制御する利得デバイス；及び
該利得デバイスからの重み付け出力を量子化する量子化器；
を備えることを特徴とするシグマ・デルタ変調器。
請求項１記載のシグマ・デルタ変調器であって、該量子化器の出力が入力として該少なくとも２つの並列フィルタにフィードバックされることを特徴とするシグマ・デルタ変調器。
請求項１又は2記載のシグマ・デルタ変調器であって、該少なくとも２つの並列フィルタのうちの少なくとも１つが高次フィルタであり、該少なくとも２つの並列フィルタのうちの少なくとも１つが低次フィルタであることを特徴とするシグマ・デルタ変調器。
シグマ・デルタ変調の方法であって：
信号を少なくとも２つの並列フィルタに入力する工程；
該少なくとも２つの並列フィルタの各々の出力に関連付けられる重みを制御する工程；及び
該少なくとも2つの並列フィルタからの重み付け出力を量子化する工程；
を備えることを特徴とする方法。
請求項4記載の方法であって、該量子化する工程の出力が入力として該少なくとも２つの並列フィルタにフィードバックされることを特徴とする方法。
請求項4又は5記載の方法であって、該少なくとも２つの並列フィルタのうちの少なくとも１つが高次フィルタであり、該少なくとも２つの並列フィルタのうちの少なくとも１つが低次フィルタであることを特徴とする方法。
信号処理装置であって：
入力信号を得る入力；
出力信号を得る、請求項1乃至3の何れか記載のシグマ・デルタ変調器；及び
該出力信号を供給する出力ユニット；
を備えることを特徴とする信号処理装置。