KR20050057606A - 시그마-델타 변조 - Google Patents

시그마-델타 변조 Download PDF

Info

Publication number
KR20050057606A
KR20050057606A KR1020057005382A KR20057005382A KR20050057606A KR 20050057606 A KR20050057606 A KR 20050057606A KR 1020057005382 A KR1020057005382 A KR 1020057005382A KR 20057005382 A KR20057005382 A KR 20057005382A KR 20050057606 A KR20050057606 A KR 20050057606A
Authority
KR
South Korea
Prior art keywords
sdm
sigma
filters
filter
output
Prior art date
Application number
KR1020057005382A
Other languages
English (en)
Inventor
더크 리프만
어윈 잔센
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050057606A publication Critical patent/KR20050057606A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H03M3/394—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different orders of the loop filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

시그마-델타 변조가 제공되고, 입력 신호는 적어도 두 개의 병렬 필터들로 공급되며, 필터들 중 첫 번째 필터는 하위 필터이고 필터들 중 두 번째 필터는 상위 필터이고, 시그마-델타 변조를 가변 순위로 하기 위해, 필터들의 출력은 가중되고 적어도 두 개의 필터들로부터 가중된 출력은 양자화된다.

Description

시그마-델타 변조{Sigma-delta modulation}
본 발명은 일반적으로 시그마-델타 변조에 관한 것이다.
(관련 기술의 설명)
제 WO 02/21526 호는 비트스트림 신호의 압축률을 증가시키는 문제를 다룬다. 또한, 제 WO 98/20488 호 및 제 WO 98/16014 호는 SDM의 파라미터들을 조정함으로써 비트스트림 신호의 압축을 조정하기 위해 적응 시그마-델타 변조기(SDM)을 사용하여 슈퍼 오디오 컴팩트 디스크(SACD) 표준에서 사용된 직접 스트림 전송(DST) 알고리즘에 의해 획득된 압축률이 증가한다. 도 1에 도시된 바와 같이, 아날로그 신호(10)는 A/D 변환기(12)에 제공되고 다중-비트 디지털 신호(14)가 출력된다. 예로서, A/D 변환기(12)는 256 fs의 특성들 및 80 kHz의 노이즈없는 대역폭을 가진다. 다중-비트 디지털 신호(14)는 DD 변환기(16)에 입력되고, 그것은 저역 통과 필터(LPF)(20) 및 시그마-델타 변조기(22)를 포함한다. 일 예로서, DD 변환기(16)의 출력 신호(24)는 64 fs 및 1-bit이고 그것은 다이렉트 스트림 디지털(direct stream digital:DSD) 포맷이다.
도 2는 종래의 SDM(22)의 기본 구조를 도시한다. SDM(22)은 가산기(12), 루프필터(14), 및 양자화기(16)를 포함한다. SDM들은 아날로그 또는 디지털 SDM들로서 구현될 수 있다.
압축률을 증가시키기 위한 종래의 기술은 SDM(22)의 순서를 변경하는 것을 포함한다. 이것은 이들 변조기들의 출력들 사이의 스위칭이 필요하게 되는 실질적인 불편함을 가지고, 그러므로 압축률의 연속적인 변화가 불가능하다.
SDM(22)을 조절하는 다른 방법은 SDM(22)의 계수들을 변경하는 것이다. 도 3은 피드포워드 SDM(30)을 위한 종래의 형태를 도시한다. 도시된 것과 같이, 피드포워드 SDM(30)은 네 개의 지연 요소들 T1 내지 T4, 네 개의 계수들 c1 내지 c4, 가산기들(34, 38) 및 양자화기(36)를 포함하는 네 개 차수(fourth order) SDM이다. 하위 또는 상위 SDM 구조들로 변경은 지연 요소들 Tn 또는 계수들 cn을 제거하거나 추가함으로써 만들어질 수 있다. 마지막 계수들을 0까지 감소시키는 것은 안정된 하위 SDM를 줄 수 있도록 기대될 수 있다. 그러나 이것은 그 결과로 얻어진 변조기가 항상 안정될 수 없기 때문에 쉽게 성취되지 않는다. 그 결과, 안정성 요구는 실질적으로 SDM의 루프필터들의 선택에서 자유도를 한정한다.
도 1은 종래의 디바이스를 도시한 도면.
도 2는 종래의 SDM의 기본 구조를 도시한 도면.
도 3은 종래의 피드포워드 SDM에 대한 위상을 도시한 도면.
도 4는 본 발명의 전형적인 실시예에서 SDM을 도시한 도면.
도 5는 제 3 및 제 5 차수 SDM 사이에 혼합의 효과를 도시한 그래프.
도 6은 본 발명의 다른 전형적인 실시예에서 노이즈 셰이퍼를 도시한 도면.
도 7은 본 발명의 일 전형적인 실시예에서 도 4에 도시된 SDM들의 접속을 도시한 도면.
도 8은 도 7의 SDM으로부터 출력을 가진 SDM 디바이스를 도시한 도면.
도 9는 본 발명에서 다른 전형적인 실시예에서, SDM 디바이스를 도시한 도면.
(발명의 요약)
본 발명의 목적은 편리한 시그마-델타 변조를 제공하는 것이다.
이를 위해서, 본 발명은 시그마-델타 변조(SDM) 및 방법을 제공하며 시그마-델타 변조는 차수를 변경할 수 있다. SDM은 차수로 변경하는 동안 안정을 유지한다. 이 SDM은 DST 알고리즘에서 압축 이득(compression gain)에 영향을 주기 위해 사용될 수 있다.
이로운 실시예들은 종속 청구항들에서 정의된다.
전형적인 실시예에서, SDM은 예를 들면, H가 (낮은 압축률들을 주는) 상위 필터이고 L은 하위 필터일 때 필터 H(z) 및 필터 L(z)의 동시 실현을 포함한다. 증폭기는 필터 L에 관하여 필터 H의 가중치를 변경시킬 수 있다. 이들 필터들은 필터들의 선택에 대하여 많은 자유도들을 여전히 유지하면서, 이들 필터들의 어떤 선형(병렬) 결합이 SDM의 안정된 동작으로 될 수 있도록 설계될 수 있다. 이것은 또한 오디오 품질 저하와 압축률 증가 사이의 균형을 허용한다.
또 다른 바람직한 실시예에서, 압축률을 개선하는 디바이스는 노이즈 셰이퍼(noise shaper)이다.
본 발명의 이점들은 이후에 제공되는 자세한 설명으로부터 더 명백하게 될 것이다. 그러나, 본 발명의 정신 및 범위 내의 다양한 변경들 및 변형들은 이 자세한 설명으로부터 당업자에게 명백하게 될 것이기 때문에, 본 발명의 바람직한 실시예들을 나타내는, 자세한 설명 및 특정한 예시들은 설명을 위해서만 주어진다는 것을 이해될 것이다.
본 발명은 아래에 주어진 자세한 설명 및 첨부하는 도면들로부터 더 완전하게 이해될 것이며, 그것은 설명의 목적들만을 위해 주어지고, 따라서 본 발명을 한정하지 않는다.
도 4는 본 발명의 전형적인 실시예에서 적응 SDM(102)를 도시한다. 도시된 것과 같이, 적응 SDM(102)는 가산기(12), 루프필터(44), 및 양자화기(16)를 포함한다. 루프필터(44)는 예를 들면, H(z)가 (낮은 압축률들을 주는) 높은 차수 필터이고 L(z)가 낮은 차수 필터인, 적어도 두 개의 필터들 H(z) 및 L(z), 가산기(48) 및 증폭기(46)를 포함한다. 증폭기(46)는 필터 L(z)에 관해서 필터 H(z)의 가중치를 변경할 수 있다. 이들 필터들은, 당업자들이 아는 바와 같이, SDM(102)의 노이즈 셰이핑이 너무 지나치게되지 않을 때까지, 이들 필터들의 어떤 선형 (병렬) 결합은 적응 SDM(102)의 안정된 동작일 것이다. 이것은 차례로 압축률 증가에 대항하여 오디오 품질에서 저하의 균형을 유지하도록 가능성을 준다.
예시로서, (도 4에서 c1 = 0.69; c2 = 0.183; c3 = 0.00106로 특정화되는) L(z)에 대한 제 3 차수 루프필터 및 (도 4에서; c1 = 0.00300; c2 = 0.00267; c3 = 0.00105; c4 = 0.000222; c5 = 0.0000189로 특정화되는) H(z)에 대한 제 5 차수를 고려한다.
그 결과, 6 dB 입력에 대한 전력 스펙트럼은 도 5에 도시된다. 도 5로부터, 약 140 kHz와 40 kHz사이에서 SDM(102)는 제 3 차수로서 행동하는 것이 명백하게 관찰될 수 있다; 40 kHz이하에서 SDM(102)는 제 5 차수가 된다. 이 교차가 일어나는 정확한 위치는 도 4에서 증폭기(46)에 의존한다.
비록 본 발명의 일반적인 개념들 중 하나가 도 4 내지 도 5의 실시예에서 SDM에 적용되었지만, 이 개념은 또한 이 기술의 일반적인 기술 중 하나로 알려진 것과 같이 다른 구조들에 적용될 수 있다. 예를 들면, 도 4 내지 도 5에 관련하여 설명된 일반적인 개념은 노이즈 셰이퍼에 적용될 수 있다. 도시된 바와 같이, 노이즈 셰이퍼(200)는 도 4의 (44)와 동일한 기능을 가진 루프필터, 양자화기(16), 및 두 개의 감산기들(48, 50)을 포함한다.
낮은 차수 SDM 변조기들은 (때때로) 오디오 톤들 및 고조파 일그러짐(harmonic distortion)을 디스플레이 하는 바람직하지 않은 특징을 가진다. 이것은 증폭기(46)의 세팅이 그 결과 SDM(102)(또는 노이즈 셰이퍼(200))가 처음의 제 3 차수와 같을 때, 이들 특징들이 승계될 것이라는 것이 이해될 수 있다. 두 개 이상의 SDM들의 접속에 의해 단일 SDM(또는 노이즈 셰이퍼)를 대체하는 것은 이 결점(drawback)을 감소시킨다. 필터/지연 쌍은 SDM들 (또는 노이즈 셰이퍼들)의 각각의 인접한 쌍 사이에 위치된다. 접속된 SDM들 및 필터/지연 쌍(들)의 결합은 출력 비트스트림에서 진폭 오차들을 감소시킨다. 필터는 또한 적어도 하나의 SDM (또는 노이즈 셰이퍼들)과 병렬로 위치될 수 있다. 병렬 필터(들)은 출력 비트스트림에서 위상 편이 오차들(phase shift errors)을 감소시킨다.
디지털 도메인에서 이 모형을 이루는 전형적인 SDM 디바이스(100)는 도 7에 도시되었다. SDM 디바이스(100)는 제 1 SDM(102), 필터(104), 지연(106), 및 제 2 SDM(108)을 포함한다.
도 7의 SDM 디바이스(100)의 전형적인 출력은 도 8에 도시되며, 여기서 (120)은 단일한 종래의, 낮은-차수, 비진동(undithered) SDM으로부터의 출력 신호이고 (122)는 도 7의 SDM들의 접속으로부터의 출력이다. 개선점은 명백하다.
도 7의 SDM 디바이스(100)는 두 개의 접속 SDM들을 포함하지만 더 많은 SDM들은 잔류항들을 더 감소시키기 위해서 또한 접속될 수 있다. 두 개 이상의 SDM들의 접속이 동일한 SDM들일 수 있는 것이 더 주목된다.
비록 도 7의 SDM 디바이스(100)가 진폭 오차들을 감소시키지만 위상 편이 오차들을 감소시키는 것 또한 가능하다는 것이 더 주목된다. 이들 위상 편이 오차들은 도 9의 예시적인 실시예에서 도시된 것과 같이 보정될 수 있다.
도 9의 예시적인 실시예에서, SDM 디바이스(200)는 필터(204)에 대한 입력 신호의 (주파수 의존의) 위상 순환에 대하여 보정하기 위해서 필터(202)를 포함한다. 필터(204)는 고 주파수 노이즈를 감소시키기 위해서 저역 통과 특징을 가진다. 최종적으로, 지연(206)은 모든 지연들에 대하여 보정하기 위해 사용된다. 이 지연들은 (디지털 도메인에서) 시간 단계의 정수외 소수부일 수 있으며, 그러므로 지연(206)은 플립-플롭들(flip-flops)의 시퀀스보다 더 복잡할 수 있지만, 여전히 보통의 기술내에 있다.
상기에 설명된 처리는 DSD의 처리에서 특히 유용하다는 것이 또한 주목된다.
입력은 비트스트림에 대해 제한된다는 것이 또한 주목된다; 입력은 또한 (다중-비트) 저역-통과 필터링된 비트스트림일 수 있다.
본 발명의 특징들은 SDM들 및/또는 다른 디바이스들과 결합 또는 단독 중 하나인 노이즈 셰이퍼들과 같은, 다른 디바이스들과 마찬가지로, 아날로그, 디지털, SC-필터, 진동, 비진동, 하위 차수, 상위 차수, 단일-비트 또는 다른 특징들 포함하는, 많은 형태들의 SDM들로 사용가능한 것이 또한 주목된다.
본 발명의 실시예들에 따른 디바이스는 신호 처리 장치내에 포함될 수 있다. 이 장치는 SACD 장비(의 부분), 예를 들면 재생기일 수 있다. 장치는 또한 DSD-AD 변환기 등일 수 있다.
상기-언급된 실시예들은 본 발명을 제한하기보다 설명하는 것이고, 당업자들은 첨부된 청구항들의 범위에서 벗어남이 없이 많은 대안적인 실시예들을 고안할 수 있을 것이라는 것을 주목해야 한다. 청구항들에서, 괄호들 사이에 위치된 어떤 참조 기호들은 청구항들을 제한하는 것으로 구성되지 않을 것이다. 용어 "포함하는" 은 청구항에 기입된 것들보다 다른 요소들 또는 단계들의 존재를 배재하지 않는다. 본 발명은 몇 개의 독특한 요소들을 포함하는 하드웨어에 의하여, 그리고 적절하게 프로그래밍된 컴퓨터에 의하여 실행될 수 있다. 몇 개의 수단을 열거하는 디바이스 청구항에서, 몇 개의 이들 수단은 하나의 하드웨어 및 하드웨어의 동일한 아이템에 의해 구현될 수 있다. 특정한 측정들이 상호 다른 종속적인 청구항들에서 인용되는 단순한 요인은 이들 측정들의 결합이 이점으로 사용될 수 없다는 것을 표시하는 것이 아니다.
요약하면, 시그마-델타 변조가 제공되며, 입력 신호는 적어도 두 개의 병렬 필터들로 공급되며, 필터들 중 제 1의 필터는 바람직하게는 하위 필터이고 필터들 중 제 2의 필터는 바람직하게는 상위 필터이며, 필터들의 출력은 가중되고 적어도 두 개의 필터들로부터 가중된 출력은 다양한 차수로 시그마-델타 변조가 가능하도록 양자화된다.

Claims (7)

  1. 시그마-델타 변조기에 있어서,
    입력 신호를 각각 수신하는, 적어도 두 개의 병렬 필터들;
    각각의 상기 적어도 두 개의 병렬 필터들과 관련된 가중치를 제어하는 이득 디바이스; 및
    상기 이득 디바이스로부터 가중된 출력을 양자화하는 양자화기를 포함하는, 시그마-델타 변조기.
  2. 제 1 항에 있어서, 상기 양자화의 출력은 상기 적어도 두 개의 병렬 필터들에 입력으로서 피드백되는, 시그마-델타 변조기.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 적어도 두 개의 병렬 필터들 중 하나는 상위 필터(high order filter)이고 상기 적어도 두 개의 병렬 필터들 중 하나는 하위 필터(low order filter)인, 시그마-델타 변조기.
  4. 시그마-델타 변조 방법에 있어서,
    신호를 적어도 두 개의 병렬 필터들로 입력하는 단계;
    각각의 상기 적어도 두 개의 병렬 필터들의 출력과 관련된 가중치를 제어하는 단계; 및
    상기 적어도 두 개의 필터들로부터 가중된 출력을 양자화하는 단계를 포함하는, 시그마-델타 변조 방법.
  5. 제 4 항에 있어서, 상기 양자화의 출력은 상기 적어도 두 개의 병렬 필터들에 입력으로서 피드백되는, 시그마-델타 변조 방법.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 적어도 두 개의 병렬 필터들 중 적어도 하나는 상위 필터이고 상기 적어도 두 개의 병렬 필터들 중 적어도 하나는 하위 필터인, 시그마-델타 변조 방법.
  7. 신호 처리 장치에 있어서,
    입력 신호를 획득하는 입력;
    출력 신호를 획득하기 위한 청구항 제 1 항 내지 제 3 항 중 어느 한 항에 청구된 시그마-델타 변조기; 및
    상기 출력 신호를 제공하는 출력 유닛을 포함하는, 신호 처리 장치.
KR1020057005382A 2002-09-30 2003-08-08 시그마-델타 변조 KR20050057606A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02079032.5 2002-09-30
EP02079032 2002-09-30

Publications (1)

Publication Number Publication Date
KR20050057606A true KR20050057606A (ko) 2005-06-16

Family

ID=32039175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057005382A KR20050057606A (ko) 2002-09-30 2003-08-08 시그마-델타 변조

Country Status (7)

Country Link
US (1) US20060049970A1 (ko)
EP (1) EP1550223A1 (ko)
JP (1) JP2006501710A (ko)
KR (1) KR20050057606A (ko)
CN (1) CN1685617A (ko)
AU (1) AU2003255931A1 (ko)
WO (1) WO2004030221A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2866166B1 (fr) * 2004-02-06 2006-06-16 Anagram Technologies Sa Modulateur en treillis vectoriel
US8755447B2 (en) * 2010-12-22 2014-06-17 Shure Acquisition Holdings, Inc. Wireless audio equipment using a quadrature modulation system
US9628103B2 (en) * 2015-03-05 2017-04-18 Qualcomm Incorporated Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4155047A (en) * 1978-01-11 1979-05-15 Baskind David Lee Voltage controlled attenuator
CA1284179C (en) * 1986-04-11 1991-05-14 Cal Corporation Method and apparatus for simultaneous instantaneous signal frequency measurement
WO1991011863A1 (en) * 1990-01-31 1991-08-08 Analog Devices, Inc. Sigma delta modulator
US5142286A (en) * 1990-10-01 1992-08-25 General Electric Company Read-out photodiodes using sigma-delta oversampled analog-to-digital converters
NL9100379A (nl) * 1991-03-01 1992-10-01 Philips Nv Sigma-deltamodulator.
GB2281828B (en) * 1993-09-14 1997-08-06 Marconi Gec Ltd Analogue-to-digital converters and digital modulators
US5777911A (en) * 1996-02-12 1998-07-07 Analog Devices, Inc. Digital filtering system
US5949361A (en) * 1997-05-12 1999-09-07 The United States Of America Represented By The Secretary Of The Navy Multi-stage delta sigma modulator with one or more high order sections
US6448860B1 (en) * 1997-08-12 2002-09-10 Klaus Wolter Device for converting small currents impressed at the input of the device by a non-ideal electric source of current into voltage signals
US5931891A (en) * 1997-09-18 1999-08-03 Landry; Michael William Digital frequency synthesizer
US6087969A (en) * 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
US6735423B1 (en) * 1999-05-18 2004-05-11 General Instrument Corporation Method and apparatus for obtaining optimal performance in a receiver
GB9917567D0 (en) * 1999-07-28 1999-09-29 Koninkl Philips Electronics Nv Variable order sigma-delta modulator
US6362762B1 (en) * 2000-08-23 2002-03-26 Hrl Laboratories, Llc Multiple mode analog-to-digital converter employing a single quantizer
US6556159B1 (en) * 2001-09-17 2003-04-29 Cirrus Logic, Inc. Variable order modulator
EP1449304B1 (en) * 2001-11-15 2006-05-03 Koninklijke Philips Electronics N.V. Sigma-delta modulation
JP3748543B2 (ja) * 2002-08-12 2006-02-22 ローム株式会社 可変次数型デルタシグマ変調器及びｄａ変換器

Also Published As

Publication number Publication date
US20060049970A1 (en) 2006-03-09
CN1685617A (zh) 2005-10-19
WO2004030221A1 (en) 2004-04-08
AU2003255931A1 (en) 2004-04-19
JP2006501710A (ja) 2006-01-12
EP1550223A1 (en) 2005-07-06

Similar Documents

Publication Publication Date Title
Stewart et al. Oversampling and sigma-delta strategies for data conversion
US8362936B2 (en) Circuit and method for optimizing dynamic range in a digital to analog signal path
US7365669B1 (en) Low-delay signal processing based on highly oversampled digital processing
EP0617516B1 (en) Sigma-delta modulator with improved tone rejection and method therefor
US7577259B2 (en) Method and apparatus for extending band of audio signal using higher harmonic wave generator
US6975257B2 (en) Sigma-delta modulation
US6803869B1 (en) Circuits, Systems, and methods for volume in low noise 1-bit digital audio systems
US5835044A (en) 1-Bit A/D converting device with reduced noise component
JP4649777B2 (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
JP3785361B2 (ja) Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
JPH08507187A (ja) 適応フィルタを用いる１ビットアナログ・デジタル及びデジタル・アナログ変換器
US10784890B1 (en) Signal processor
JP4339490B2 (ja) 信号処理装置
KR20050057606A (ko) 시그마-델타 변조
JPH10107639A (ja) アナログ／デジタル変換装置
KR20060041267A (ko) 하이파이 오디오를 위한 개선된 무손실 압축 및 양호한오디오 품질을 가진 노이즈-정형 장치 및 방법
JP2006523999A (ja) シグマ−デルタ変調器
JP4391036B2 (ja) デジタル信号処理方法および処理装置
JPH0548463A (ja) ノイズシエーピングａ−ｄ変換器
JP2001127638A (ja) Ｄ／ａ変換システムとｄ／ａ変換方法
JP3640795B2 (ja) ディジタル信号処理装置及びスピーカシステム
JPH11340790A (ja) ミキシング装置
JP2004080430A (ja) Δς変換回路
JP2007243394A (ja) 信号処理装置
JPH10341121A (ja) ディジタル減衰器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid