JP2006500898A - フィボナッチ数増倍を有する電荷ポンプ - Google Patents

フィボナッチ数増倍を有する電荷ポンプ Download PDF

Info

Publication number
JP2006500898A
JP2006500898A JP2004540118A JP2004540118A JP2006500898A JP 2006500898 A JP2006500898 A JP 2006500898A JP 2004540118 A JP2004540118 A JP 2004540118A JP 2004540118 A JP2004540118 A JP 2004540118A JP 2006500898 A JP2006500898 A JP 2006500898A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
stage
capacitors
stages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004540118A
Other languages
English (en)
Other versions
JP4477500B2 (ja
Inventor
セルニア,ラウル−エイドリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of JP2006500898A publication Critical patent/JP2006500898A/ja
Application granted granted Critical
Publication of JP4477500B2 publication Critical patent/JP4477500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

電荷ポンプは複数のコンデンサを含み、これらのコンデンサが交互に充電され、かつ直列に接続されている。直列に接続されたとき、所定のコンデンサにかかる電圧はその負端子の電圧と前段のコンデンサにかかる電圧とに等しい。

Description

本発明は、一般的には電荷ポンプの分野に関し、より詳しくは、フィボナッチ数列による電圧増大を実行するように配置されたステージを有する電荷ポンプに関する。
電荷ポンプは、スイッチングプロセスを用いて、その直流入力電圧より大きな直流出力電圧を提供する。一般に、電荷ポンプは入力と出力との間のスイッチに接続されたコンデンサを有する。一つのクロックハーフサイクル、充電ハーフサイクルの間、コンデンサは入力に並列に接続して、入力電圧まで充電する。第2のクロックサイクル、転送ハーフサイクルの間、充電されたコンデンサは入力電圧と直列に接続して、入力電圧のレベルの二倍の出力電圧を提供する。図1Aおよび1Bにこのプロセスが例示されている。図1Aでは、コンデンサ5は、充電ハーフサイクルを例示するために、入力電圧VINと並列に配置されている。図1Bでは、充電されたコンデンサ5は、転送ハーフサイクルを例示するために、入力電圧と直列に配置されている。従って、図1bから分かるように、充電したコンデンサ5の正端子は接地に対して2INになる。
前述した一般的な電荷ポンプは、入力電圧VCCの二倍を超えない出力電圧を提供する。その全体が本願明細書において参照により援用されている米国特許第5,436,587号(特許文献1)には、電圧加算ステージとそれに続く複数の電圧二倍化ステージとを有し、これらのステージがVCCの二倍より著しく高い出力電圧が得られるようにカスケード接続される電荷ポンプが開示されている。電圧加算ステージは出力電圧信号あたりコンデンサを1個だけ用いるが、電圧二倍化ステージは各出力電圧信号あたり2個のコンデンサを必要とするため、製造コストが増大する。しかし、すべての電圧二倍化ステージを電圧加算ステージで置き換えると、直列抵抗が実質的に増大してしまうことになる。
従って、当該分野において、ステージあたり1個のコンデンサだけを必要とする効率的な電荷ポンプが必要とされている。
米国特許第5,436,587号
本発明の一つの態様によれば、電荷ポンプは複数の電圧ステージを含み、各電圧ステージはコンデンサを含む。動作時には、電荷ポンプはコンデンサを充電し、第1の電圧ステージの充電されたコンデンサの正端子が第2の電圧ステージの充電されたコンデンサの負端子に接続されるなどのようにコンデンサを直列に接続する。電荷ポンプは、1より大きい整数kに対して、第k番目の電圧ステージのコンデンサにかかる電圧が実質的にその負端子の電圧と第(k−1)番目の電圧ステージのコンデンサにかかる電圧とに等しくなるようにコンデンサを充電する。
本発明の別の態様によれば、電圧を発生させる方法には、複数のコンデンサを交互に充電し、複数の充電されたコンデンサを直列に接続する動作が含まれる。充電されたコンデンサは、複数のコンデンサのうちの第1のコンデンサの正端子が複数のコンデンサのうちの第2のコンデンサの負端子に接続するなどのように直列に接続される。コンデンサは、1より大きい整数kに対して、そのコンデンサにかかる電圧が実質的にその負端子の電圧と第(k−1)番目のコンデンサにかかる電圧とに等しくなるように充電される。
以下の説明および図面によって、本発明のその他の態様および利点を開示する。
本発明のさまざまな態様および特徴は、添付の図面を検討することによってさらに理解が深まるものと考えられる。
本発明は、ステージあたり1個のコンデンサを用いる電荷ポンプを提供する。各ステージは、各ステージによって発生される電圧信号および整数の増大がフィボナッチ数列の一部分に従うように、電源電圧を整数倍する。フィボナッチ数列では、数列中の第k番目の数(ともに1に等しい一番目および二番目の数を除く)は第(k−1)番目の数と第(k−2)番目の数との和に等しくなる。従って、あるフィボナッチ数列は、1,1,2,3,5,8,13,21などである。
次に、図2を参照して、6個のステージAからFを有する電荷ポンプ10の例を示す。ステージがどのクロック信号を受け取るかによってステージを編成することもできる。ステージAからCが、クロック信号CLKを受け取る一方で、ステージDからFは、クロック補信号CLKBARを受け取る。両方のクロック信号は、接地(ロー(LOW))と入力電源電圧VCC(ハイ(HIGH))との間で振動させてもよい。代わりに、クロック信号のハイ状態はVCCとは異なるようにしてもよい。このハイ状態の振幅が制御の対象であるトランジスタを切り替えるために十分であることが重要な点である。一般性を失うことなく、CLK信号はローである第1のクロックハーフサイクルで始まり、ハイである第2のクロックハーフサイクルと続き、次いでローである第3のクロックハーフサイクルに続くなどのように仮定することができる。従って、奇数番目のクロックハーフサイクルの間、CLK信号はローであり、偶数番目のクロックハーフサイクルの間、CLK信号はハイである。同様に、CLKBAR信号は、奇数番目のクロックハーフサイクルの間、ハイであり、偶数番目のクロックハーフサイクルの間、ローである。
各ステージの構造を同じものとすることができる。例えば、ステージA内では、p−mosFET12のソースとn−mosFET14のドレインは、コンデンサ16の負端子に接続している。コンデンサ16の正端子は、n−mosFET18のソースに接続している。ステージDでは、p−mosFET20のソースとn−mosFET22のドレインは、コンデンサ24の負端子に接続している。コンデンサ24の正端子は、n−mosFET26のソースに接続している。ステージBでは、p−mosFET28のソースとn−mosFET30のドレインは、コンデンサ32の負端子に接続している。コンデンサ32の正端子は、n−mosFET34のソースに接続している。ステージEでは、p−mosFET36のソースとn−mosFET38のドレインは、コンデンサ40の負端子に接続している。コンデンサ40の正端子は、n−mosFET42のソースに接続している。ステージCでは、p−mosFET44のソースとn−mosFET46のドレインは、コンデンサ48の負端子に接続している。コンデンサ48の正端子は、n−mosFET50のソースに接続している。最後に、ステージFでは、p−mosFET52のソースとn−mosFET54のドレインは、コンデンサ56の負端子に接続している。コンデンサ56の正端子は、n−mosFET58のソースに接続している。
ステージAからC内のコンデンサ16、32および48は、CLK信号の奇数ハーフサイクルで、直列に接続する。この時間の間、直列に接続されたコンデンサからの電圧を用いて、ステージDからF内のコンデンサ24、40および56を充電している。同様に、ステージDからF内のコンデンサ24、40および56は、CLK信号の偶数ハーフサイクルで、直列に接続する。これらの偶数ハーフサイクルの間、直列に接続されたコンデンサからの電圧を用いて、ステージAからC内のコンデンサ16、32および48を充電している。
図3は、直列接続および充電ハーフサイクルを例示する。明瞭にするために、各電圧ステージ内のコンデンサだけを示し、対応する文字AからFによって特定する。CLK信号の偶数ハーフサイクルの間、ステージAからCのコンデンサを、VCC、3VCCおよび8VCCボルトにそれぞれ充電する。CLK信号の奇数ハーフサイクルの間、これらの充電されたコンデンサが直列に接続され、電圧ステージAのコンデンサの負端子がVCCに充電される。その結果、ステージAからCのコンデンサの正端子の電圧は、それぞれ2VCC、5VCCおよび13VCCボルトになる。この奇数ハーフサイクルの間、これらの同じ電圧を用いて、ステージDからFのコンデンサを充電する。従って、ステージDのコンデンサは2VCCに充電され、ステージEのコンデンサは5VCCに充電され、ステージFのコンデンサは(後述するように、ダイオードドロップを差し引いた)13VCCボルトに充電される。
同様に、CLK信号の偶数ハーフサイクルの間、ステージDからFの充電されたコンデンサは、直列に接続される。ステージDの充電されたコンデンサの負端子は、VCCボルトに充電される。その結果、ステージDからFのコンデンサの正端子の電圧は、それぞれ3VCC、8VCCおよび21VCCボルトになる。次いで、これらの電圧を用いて、残りのステージを以下のように充電する。ステージAは「開始」ステージなので、ステージDからFからの充電電圧を受け取らない代わりに、VCCボルトに充電される。しかし、ステージDからの電圧は、ステージBのコンデンサを3VCCボルトに充電し、ステージEからの電圧は、ステージCのコンデンサを8VCCボルトに充電する。
ステージが直列に接続されるとき、このように作り出された電圧によるパターンに留意されたい。明瞭にするために、VCC項は無視して、1,2VCCを2などのようにVCCは表記される。ステージAについてコンデンサの負端子から開始すると、このノードは、1である。ステージAのコンデンサにかかる電圧は、別の1である。ステージAのコンデンサの正端子の電圧は、2を提供する。各コンデンサについて、コンデンサの負端子の電圧、コンデンサにかかる電圧、およびコンデンサの正端子の電圧を続けて順に挙げると、ステージAからCについて、1,1,2,3,5,8,と13のパターンが発生することに続いて留意されたい。この数列は、前述したように、フィボナッチ数列の一部分を形成する。ステージDからFについて観測された電圧も同様である。すなわち、1,2,3,5,8,13,と21である。この数列も第2の「1」から始まるフィボナッチ数列の一部分を形成する。
これらの電圧は、以下の方法で作り出される。再び図2を参照すると、ステージAについてCLK信号の奇数ハーフサイクル(この信号がローのとき)の間、n−mosトランジスタ14はオフとなり、p−mosトランジスタ12はオンとなる。従って、コンデンサ16の負端子はVCCに充電される。コンデンサ16は既にVCCに充電されていたと仮定すると、コンデンサ16の正端子の電圧信号V21は実質的に2VCCに等しくなる。電圧信号V21は、CLK信号の奇数ハーフハーフサイクルでは2VCCに等しく、CLK信号の偶数ハーフサイクルでは1VCCに等しいので、V21と表示される。類似の信号も、第1の数がCLK信号の奇数ハーフサイクルではVCCの倍数に等しく、第2の数が偶数ハーフサイクルでは倍数に等しいので、同じ術語に従うこととする。コンデンサ16はVCCに充電されていたが、電荷共有、容量結合、および/または漏れおよびその他の関連するプロセスによって電荷が失われることは当業者にとっては明らかである。従って、本願明細書中で用いられている所定の電圧レベルに「実質的に等しい」とは任意のそのような損失を含むものであることが理解されよう。ステージDでは、CLK信号の奇数ハーフサイクルの間、クロック補信号CLKBARはハイになり、それによりn−mosFET22をオンに切り替え、p−mosFET20をオフに切り替える。従って、コンデンサ24の負端子の電圧信号V01は接地に引き寄せられる。同様に、ステージEおよびFの電圧信号V03およびV08も接地される。
次に、電圧信号V01はステージBのp−mosトランジスタ28のゲートを制御し、それによりこのトランジスタをオンに切り替え、コンデンサ32の負端子の信号V20を電圧2VCCに引き寄せる。コンデンサ32が既に3VCCに充電されていたと仮定すると、コンデンサ32の正端子の電圧信号V53は実質的に5VCCに等しくなる。ステージCでは、n−mosFET46がCLK信号のロー状態からオフに切り替えられていれば、ローである電圧信号V03はp−mosFET44をオンに切り替え、電圧信号V53がコンデンサ48の負端子の電圧信号V50を5VCCに充電することを可能にする。コンデンサ48が8VCCに充電されていたと仮定すると、コンデンサ48の正端子の電圧信号V13−8は実質的に13VCCに等しくなる。このように、CLK信号の奇数ハーフサイクルの間、ステージA、BおよびCのコンデンサ16、32および48は、それぞれ直列に接続される。
図3に関連して説明したように、CLK信号の奇数ハーフサイクルの間、これらの直列に接続されたコンデンサからの電圧を用いて、残りのステージのコンデンサを充電する。例えば、ステージDでは、n−mosFET26は、電圧信号V21をそのドレインで受け取る。このFETは、電圧信号V50をそのゲートで受け取るので、オンに切り替えられ、コンデンサ24をその接地された負端子に対して2VCCに充電する。すると、電圧信号V23も、2VCCに充電される。同様に、ステージEでは、n−mosFETは、電圧信号V13−8をそのゲートで受け取るので、オンに切り替えられ、電圧信号V53がコンデンサ40をその接地された負端子に対して5VCCに充電することを可能にする。すると、電圧信号V58も、5VCCに充電される。最後に、ステージFでは、ダイオード接続されたn−mosFET58は、電圧信号V13−8によってオンに切り替えられ、この電圧信号がコンデンサ56をその接地された負端子に対して(ダイオードドロップを差し引いた)13VCCに充電することを可能にする。すると、電圧信号V13−21も、13VCCに充電される。
同様に、CLK信号の偶数ハーフサイクルの間、ステージD、EおよびFのコンデンサ24、40および56は、それぞれ直列に接続される。これらの偶数ハーフサイクルの間、CLKBAR信号はローになり、それによりn−mosFET22、38および54をオフに切り替え、直列に接続されたコンデンサの対応する負端子が接地されることを防ぐ。同時に、CLK信号はハイ状態なので、ステージA、BおよびCのn−mosFET14、30および46が、それぞれオンに切り替えられ、それによりコンデンサ16、32および48の対応する負端子の信号V10、V20およびV50を接地に引き寄せる。ステージDでは、p−mosFET20がオンに切り替えられ、電源電圧VCCがコンデンサ24の負端子の信号V01をVCCに充電することを可能にする。コンデンサ24は2VCCに充電されているので、コンデンサ24の正端子の電圧信号V23はこの時点で実質的に3VCCに等しくなる。トランジスタ26は、そのゲートを制御する信号V50がロー状態なので、オフに切り替えられ、電圧信号V23がこのトランジスタを通して後方に放電することを防ぐ。次いで、電圧信号V23は、ステージEのp−mosFET36のソースに接続する。このトランジスタは、この時点でローである電圧信号V20をそのゲートで受け取るので、p−mosFET36はオンに切り替えられ、コンデンサ40の負端子の信号V03を3VCCに充電する。コンデンサ40が既に5VCCに充電されているとすると、コンデンサ40の正端子の電圧信号V58は実質的に8VCCに等しくなる。n−mosFET42が、電圧信号V13−8の電圧8VCCによってオフに切り替えられているので、電圧信号V58はn−mosFET42を通して後方へ放電することはない。次いで、電圧信号V58は、ステージFのp−mosFET52のソースに接続される。このトランジスタは、電圧信号V53のロー状態をそのゲートで受け取るので、オンに切り替えられ、それによりコンデンサ56の負端子の電圧信号V08を8VCCに充電する。コンデンサ56は、(トランジスタ58のダイオードドロップを差し引いた)13VCCに充電されているので、コンデンサ56の正端子の電圧信号V13−21は実質的に21VCCに等しくなる。ダイオード接続されたトランジスタ58のソースがそのドレインより高い電位にあるとすると、ダイオード接続されたトランジスタ58はオフに切り替えられ、電圧信号V13−21がこのトランジスタを通して後方へ放電することを防ぐ。
図3に関連して説明したように、CLK信号の偶数ハーフサイクルの間、ステージDおよびEの直列に接続されたコンデンサからの電圧を用いて、ステージBおよびCのコンデンサを充電する。開始ステージであるステージAは、この時点で供給電圧VCCを用いてそのコンデンサ16を以下のように充電する。電圧信号V08の電位8VCCを、n−mosトランジスタ18のゲートに接続し、それによりn−mosトランジスタ18をオンに切り替え、電圧信号V21をVCCに導き、コンデンサ16をその接地端子に対してVCCに充電する。同様に、電圧信号V08は、ステージBのn−mosFET34もオンに切り替え、電圧信号V23がコンデンサ32をその接地端子に対して3VCCに充電することを可能にし、電圧信号V53も3VCCに導く。最後に、電圧信号V13−21が、ステージCのn−mosFET50をオンに切り替え、電圧信号V58がコンデンサ48を8VCCに充電することを可能にし、電圧信号V13−8も8VCCに導く。偶数および奇数クロックハーフサイクルの両方の間、p−mosFET28、36、44および52ならびにn−mosFET18、26、34、42および50に対するすべてのゲート信号はすべて自己発生していることに留意されたい。しかし、ステージFのn−mosFET58は問題を提起している。ここで、CLK信号の奇数ハーフサイクルの間、コンデンサ56は13VCCに充電される。従って、この充電プロセスの間、n−mosFET58をオンに切り替えたままにしておくために、13VCCとしきい値電圧のゲート電圧とが必要になる。しかし、この時点では、13VCCの電圧が電荷ポンプ10から得られる最高電圧である。従って、一つの解決方法は、このトランジスタを例示するようにダイオード接続することである。代わりに、別の出力ステージ(図示せず)を実装して、13VCCと(少なくとも)しきい値電圧とでゲート制御電圧を提供することもできる。例えば、米国特許第5,436,587号(特許文献1)には、電圧信号V13−21を受け取り、適するゲート制御電圧を提供するように変更可能な出力ステージが開示されている。このような実施形態は追加の構成部品を必要とするが、図2の電圧信号V13−21によって起こったダイオードドロップの問題は免れる。
図2および3を検討すると、任意の1/2クロックサイクルの間、任意の数Nの直列に接続されたコンデンサを有する電荷ポンプを構築するために一般化を行うことができる。このような電荷ポンプでが、N個のステージからなる第1の複数のステージが、第1ステージ、第2ステージなどを含み、各ステージはコンデンサを含んでいる。N個のステージからなる第2の複数のステージは、第(N+1)番目のステージで始まり、第(N+2)番目のステージなどが続き、各ステージもコンデンサを含んでいる。クロック信号の奇数ハーフサイクルの間、第1のステージのコンデンサの正端子は、第2のステージのコンデンサの負端子に接続するなどのように接続している。クロック信号の偶数ハーフサイクルの間、第(N+1)番目のステージのコンデンサの正端子は、第(N+2)番目のステージのコンデンサの負端子に接続するなどのように接続している。第1の複数のステージのうちの第2のステージ以降および第2の複数のステージの第(N+2)番目のステージ以降に関して、あるステージの任意の所定のコンデンサにかかる電圧は、実質的に所定のコンデンサの負端子の電圧と前段のステージのコンデンサにかかる電圧とに等しい。奇数ハーフサイクルの間、第1の複数のステージのコンデンサの正端子の電圧を用いて、第2の複数のステージの対応するコンデンサを充電する。言い換えると、第1のステージのコンデンサの正端子の電圧は、第(N+1)番目のステージのコンデンサを充電し、第2のステージのコンデンサの正端子の電圧は、第(N+2)番目のステージのコンデンサを充電するなどのように充電している。偶数ハーフサイクルの間、第(N+1)番目のステージのコンデンサの正端子の電圧が、第2のステージのコンデンサを充電するなどのように充電するので、第(2N−1)番目のステージのコンデンサの正端子の電圧は、第N番目のステージのコンデンサを充電することになる。
図2の電荷ポンプ10に関連して前述したように、適切なゲート電圧を提供するために、このような配置の最終ステージが、発生電圧中にダイオードドロップを招来するダイオード接続されたトランジスタ、あるいは追加の構成部品を必要とする出力ステージのいずれかを必要とすることがある。いずれの代替案も回避するために、第1の複数のステージのうちの第N番目のステージおよび第2の複数のステージのうちの第2N番目のステージを変更して、各変更されたステージが他のステージにゲート電圧を提供するようにする。このような実施形態では、第2N番目のステージは、ダイオードドロップを招来せず、あるいは追加の出力ステージも必要としない。
次に、図4を参照すると、電荷ポンプ70はこの変形例を示している。ステージAからFは、図2に関連して前述したように、同じ構成部品を有することができる。ここで、ステージAからFのコンデンサは、CLK信号の奇数ハーフサイクルの間、コンデンサAからCは直列に接続し、直列に接続されたコンデンサからの電圧を用いて残りのコンデンサを充電するという意味で、前と同様に直列に接続される。同様に、CLK信号の偶数ハーフサイクルの間、コンデンサDからFは直列に接続し、これらの直列に接続されたコンデンサからの電圧を用いて残りのコンデンサを充電する。しかし、ステージCおよびFのコンデンサは、前述したようには充電されない。
この差異を例示するために、図4の電荷ポンプ70の直列接続および充電ハーフサイクルを図5に示す。明瞭にするために、各電圧ステージ内のコンデンサだけを示し、対応する文字AからFによって特定する。CLK信号の偶数ハーフサイクルの間、ステージAからCのコンデンサは、VCC、3VCCおよび3VCCボルトにそれぞれ充電される。CLK信号の奇数ハーフサイクルの間、これらの充電されたコンデンサは直列に接続され、電圧ステージAのコンデンサの負端子はVCCに充電される。その結果、ステージAからCのコンデンサの正端子の電圧は、それぞれ2VCC、5VCCおよび8VCCボルトになる。この奇数ハーフサイクルの間、これらの同じ電圧を用いて、ステージDからFのコンデンサを充電する。しかし、ステージCのコンデンサの正端子の8VCC電圧は用いない。その代わりに、ステージBのコンデンサの正端子の5VCC電圧を二度用いる。従って、ステージDのコンデンサは2VCCに充電され、ステージEのコンデンサは5VCCに充電され、ステージFのコンデンサは5VCCボルトに充電される。
同様に、CLK信号の偶数ハーフサイクルの間、ステージDからFの充電されたコンデンサは、直列に接続される。ステージDの充電されたコンデンサの負端子は、VCCボルトに充電される。その結果、ステージDからFのコンデンサの正端子の電圧は、それぞれ3VCC、8VCCおよび13VCCボルトになる。次いで、これらの電圧を用いて、残りのステージを以下のように充電する。ステージAは「開始」ステージなので、ステージDからFからの充電電圧を受け取らない代わりに、VCCボルトに充電される。しかし、ステージDからの電圧は、ステージBおよびCのコンデンサを3VCCボルトにそれぞれ充電する。前のハーフサイクル中でステージCからの電圧を用いなかったのと同じように、最終ステージFからの電圧を充電には用いなかった。
ステージが直列に接続されるとき、このように作り出された電圧によるパターンに留意されたい。図3に関連して説明したように、VCC項は無視して、1,2VCCを2などのようにVCCは表記される。ステージAについてコンデンサの負端子から開始すると、このノードは、1である。ステージAのコンデンサにかかる電圧は、別の1である。ステージAのコンデンサの正端子の電圧は、2を提供する。各コンデンサについて、コンデンサの負端子の電圧、コンデンサにかかる電圧、およびコンデンサの正端子の電圧を続けて順番に挙げると、ステージAからBについて、1,1,2,3,5のパターンが発生することに続いて留意されたい。この数列は、前述したように、フィボナッチ数列の一部分を形成する。ステージDからEについて観測される電圧も同様である。すなわち、1,2,3,5,8である。この数列も、第2の「1」から始まるフィボナッチ数列の一部分を形成する。最終ステージCおよびFは、図2の表現に対して変更されているので、これらのステージからの電圧はどちらの場合にもフィボナッチ数列を継続しない。
再び図4を参照すると、ステージA、DおよびBのコンデンサ16、24および32の充電は、図2と関連して説明したように、それぞれ行なわれる。CLK信号の奇数ハーフサイクルの間、ステージBからの電圧信号V53は、ステージDのコンデンサ40の負端子に接続している。コンデンサ48は、その負端子に対して5VCCに充電されていると仮定すると、この時点でコンデンサ48の正端子の電圧信号V83は実質的に8VCCに等しくなる。電圧信号V83は、n−mosFET42のゲートに接続し、それによりn−mosFET42をオンに切り替えるので、ステージBからの電圧信号V53はコンデンサ40をその接地された負端子に対して5VCCに充電することができる。すると、コンデンサ40の正端子の電圧信号V58も、5VCCに等しくなる。ステージEから、電圧信号V83の8VCC電圧によってオンに切り替えられたn−mosFET58を通して接続し、電圧信号V58を用いてステージFのコンデンサ56を充電する。ダイオード接続されたトランジスタがまったく必要なくなり、それによりコンデンサ56のための充電電圧中のダイオードドロップが完全に取り除かれる点に留意されたい。この時点で、コンデンサ56の負端子は、オンに切り替えられたn−mosFET54を通して接地に引き寄せられる。
CLK信号の偶数ハーフサイクルの間、ステージDのコンデンサ24の正端子の電圧信号V23は、実質的に3VCCに等しくなる。この電圧信号は、ステージBのコンデンサ32およびステージCのコンデンサ48の両方を充電する。電圧信号V58は、実質的に8VCCに等しくなり、ステージFの充電されたコンデンサ56の負端子に接続される。従って、この時点で、電圧信号V5−13は、実質的に13VCCに等しくなる。
図4および5を検討すると、任意の1/2クロックサイクルの間、任意の数Nの直列に接続されたコンデンサを有する電荷ポンプを構築するために、一般化を行なうことがあり、その場合、第N番目のコンデンサからの電圧を他のコンデンサを充電するためには使用しない。このような電荷ポンプでは、N個のステージからなる第1の複数のステージは第1のステージ、第2のステージなどを含み、各ステージはコンデンサを含む。N個のステージからなる第2の複数のステージは、第(N+1)番目のステージで始まり、第(N+2)番目のステージなどが続き、各ステージもコンデンサを含む。クロック信号の奇数ハーフサイクルの間、第1のステージのコンデンサの正端子は、第2のステージのコンデンサの負端子に接続するなどのように接続している。クロック信号の偶数ハーフサイクルの間、第(N+1)番目のステージのコンデンサの正端子は、第(N+2)番目のステージのコンデンサの負端子に接続するなどのように接続している。奇数ハーフサイクルの間、第1の複数のステージのコンデンサの正端子の電圧を用いて、第2の複数のステージの対応するコンデンサを充電している。言い換えると、第(N−1)番目のステージのコンデンサの正端子の電圧が、第(2N−1)番目の電圧ステージのコンデンサを充電するまで、第1のステージのコンデンサの正端子の電圧は、第(N+1)番目のステージのコンデンサを充電し、第2のステージのコンデンサの正端子の電圧は、第(N+2)番目のステージのコンデンサを充電するなどのように充電している。ここで、パターンは破られるので、第(2N)番目の電圧ステージのコンデンサは、(第N番目の電圧ステージではなく)第(N−1)番目の電圧ステージのコンデンサの正端子からも充電電圧を受け取る。
偶数ハーフサイクルの間、第(2N−2)番目の電圧ステージのコンデンサの正端子の電圧が、第(N−1)番目の電圧ステージのコンデンサを充電するまで、第1の電圧ステージは、電源電圧VCCから充電し、第(N+1)番目のステージのコンデンサの正端子の電圧は、第2のステージのコンデンサを充電し、第(N+2)番目のステージのコンデンサの正端子の電圧は、第3のステージのコンデンサを充電するなどのように充電している。ここで、パターンは破られるので、第N番目の電圧ステージのコンデンサは、(第(2N−1)番目のステージではなく)第(2N−2)番目の電圧ステージのコンデンサの正端子からも充電電圧を受け取る。このような配置では、さまざまな電圧ステージは、図4に示すような構造を有するので、第2N番目の電圧ステージはそのコンデンサの正端子にn−mosFET(n−mosFET58に類似する)を有することがある。電圧ステージの数にかかわらず、第N番目の電圧ステージのコンデンサの正端子の電圧は、常にこのn−mosFETをオンに切り替えるために十分に高いので、第2N番目の電圧ステージのコンデンサを充電することができる。このようにすれば、図2のダイオード接続されたトランジスタ58を回避することができる。
特定の実施形態を参照して本発明を説明してきたが、これら説明は本発明の応用例に過ぎず、限定として解釈するべきものではない。従って、開示された実施形態の特徴のさまざまな適応および組み合わせは、添付の特許請求の範囲によって包含される本発明の範囲内にある。
一般的な電荷ポンプの充電ハーフサイクルの簡略化回路図である。 一般的な電荷ポンプの転送ハーフサイクルの簡略化回路図である。 本発明の一実施形態によるフィボナッチ数増倍に関して配置された電圧増大を有する電荷ポンプの回路図である。 図2の電荷ポンプのコンデンサに対する直列接続ハーフサイクルを例示する簡略化回路図である。 最終電圧ステージの充電でダイオードドロップがまったく起こらない図2の電荷ポンプの変形である。 図4の電荷ポンプ中のコンデンサに対する直列接続ハーフサイクルを例示する簡略化回路図である。

Claims (17)

  1. 電荷ポンプにおいて、
    第1の複数の電圧ステージであって、各電圧ステージはコンデンサを含み、前記電圧ステージは、コンデンサを充電し、かつ第1の電圧ステージのコンデンサの正端子が第2の電圧ステージのコンデンサの負端子に接続されるなどのようにコンデンサを直列に接続するように構成され、さらにコンデンサは充電され、1より大きい整数kに対して、第k番目の電圧ステージのコンデンサにかかる電圧が実質的にその負端子の電圧と第(k−1)番目の電圧ステージのコンデンサにかかる電圧とに等しくなるように直列に接続された第1の複数の電圧ステージを含む電荷ポンプ。
  2. 第2の複数の電圧ステージであって、第2の複数の電圧ステージのうちの各電圧ステージはコンデンサを含み、これらの電圧ステージは、コンデンサを充電し、かつ第1の電圧ステージのコンデンサの正端子が第2の電圧ステージのコンデンサの負端子に接続されるなどのように充電されたコンデンサを直列に接続するように構成され、さらにコンデンサは充電され、1より大きい整数mに対して、第m番目の電圧ステージのコンデンサにかかる電圧が実質的にその負端子の電圧と第(m−1)番目の電圧ステージのコンデンサにかかる電圧とに等しくなるように直列に接続される第2の複数の電圧ステージをさらに含む請求項1記載の電荷ポンプ。
  3. 第1の複数の電圧ステージのコンデンサの直列接続は、クロック信号の第1相の間に行なわれる請求項2記載の電荷ポンプ。
  4. 第2の複数の電圧ステージのコンデンサの直列接続は、クロック信号の第2相の間に行なわれる請求項3記載の電荷ポンプ。
  5. クロック信号の第1相の間、第2の複数の電圧ステージのうちの電圧ステージのコンデンサは、第1の複数の電圧ステージの直列に接続されたコンデンサの正端子の電圧から充電される請求項4記載の電荷ポンプ。
  6. クロック信号の第1相の間、第1の複数の電圧ステージのうちの第1の電圧ステージのコンデンサの正端子の電圧は第2の複数の電圧ステージのうちの第1の電圧ステージのコンデンサを充電し、第1の複数の電圧ステージのうちの第2の電圧ステージのコンデンサの正端子の電圧は第2の複数の電圧ステージのうちの第2の電圧ステージのコンデンサを充電するなどのように充電する請求項5記載の電荷ポンプ。
  7. クロック信号の第2相の間、第1の複数の電圧ステージのうちの第1の電圧ステージは電源電圧VCCから充電し、第2の複数の電圧ステージのうちの第1の電圧ステージのコンデンサの正端子の電圧は第1の複数の電圧ステージのうちの第2の電圧ステージのコンデンサを充電し、第2の複数の電圧ステージのうちの第2の電圧ステージのコンデンサの正端子の電圧は第1の複数の電圧ステージのうちの第3の電圧ステージのコンデンサを充電するなどのように充電する請求項6記載の電荷ポンプ。
  8. 第1の複数の電圧ステージのうちの最終電圧ステージのコンデンサの正端子の電圧は、第2の複数の電圧ステージのうちの最終電圧ステージのコンデンサを充電するように、ダイオードとして接続されたトランジスタを通して接続される請求項7記載の電荷ポンプ。
  9. 第1および第2の複数の電圧ステージはN個の電圧ステージをそれぞれ有し、複数の電圧ステージは別の電圧ステージとそれぞれ関連し、別の電圧ステージの各々はコンデンサを含み、さらにクロック信号の第1相の間、第1の複数の電圧ステージの第N番目の電圧ステージのコンデンサの正端子は第1の複数の電圧ステージと関連する前記別の電圧ステージのコンデンサの負端子に接続し、クロック信号の第2相の間、第2の複数の電圧ステージの第N番目の電圧ステージのコンデンサの正端子は第2の複数の電圧ステージと関連する前記別の電圧ステージのコンデンサの負端子に接続する請求項7記載の電荷ポンプ。
  10. クロック信号の第1相の間、第1の複数の電圧ステージの第N番目の電圧ステージのコンデンサの正端子の電圧が第2の複数の電圧ステージと関連する前記別の電圧ステージのコンデンサを充電する請求項9記載の電荷ポンプ。
  11. クロック信号の第2相の間、第2の複数の電圧ステージの第(N−1)番目の電圧ステージのコンデンサの正端子の電圧が第1の複数の電圧ステージと関連する前記別の電圧ステージのコンデンサを充電する請求項10記載の電荷ポンプ。
  12. 複数のコンデンサと、
    前記複数のコンデンサを充電する手段と、
    複数のコンデンサの第1のコンデンサの負端子が電源電圧VCCに接続し、第1のコンデンサの正端子が複数のコンデンサの第2のコンデンサの負端子に接続するなどのように充電されたコンデンサを直列に接続する手段であって、前記複数のコンデンサを充電する手段は、複数のコンデンサが直列に接続されたとき1より大きい整数kに対して、第k番目のコンデンサにかかる電圧がその負端子の電圧と第(k−1)番目のコンデンサにかかる電圧とに等しくなるようにコンデンサを充電するように構成される電荷ポンプ。
  13. 前記複数のコンデンサを充電する手段は、クロック信号の第1相の間、複数のコンデンサを充電するように構成される請求項12記載の電荷ポンプ。
  14. 前記充電されたコンデンサを直列に接続する手段は、クロック信号の第2相の間、充電されたコンデンサをに直列に接続するように構成される請求項13記載の電荷ポンプ。
  15. 電圧を発生する方法において、
    (a)第1の複数のコンデンサを充電するステップと、
    (b)第1の複数のコンデンサの中で、充電された第1のコンデンサの正端子が充電された第2のコンデンサの負端子に接続するなどのように第1の充電された複数のコンデンサを直列に接続するステップと、
    (c)第1の充電され、直列に接続された複数のコンデンサによって作り出された電圧から第2の複数のコンデンサを充電するステップと、
    (d)第2の複数のコンデンサの中で、充電された第1のコンデンサの正端子が充電された第2のコンデンサの負端子に接続するなどのように第2の充電された複数のコンデンサを直列に接続するステップであって、前記第1の複数のコンデンサを充電するステップは第2の直列に接続された複数のコンデンサによって作り出された電圧を用い、動作(b)の間、1より大きい整数kに対して、第1の複数のコンデンサの第k番目のコンデンサにかかる電圧がその負端子の電圧と第1の複数のコンデンサの第(k−1)番目のコンデンサにかかる電圧とに等しいものである複数のコンデンサを直列に接続するステップと、
    を含む電圧を発生する方法。
  16. 動作(d)の間、整数kに対して、第2の複数のコンデンサの第k番目のコンデンサにかかる電圧は、その負端子の電圧と第2の複数のコンデンサの第(k−1)番目のコンデンサにかかる電圧とに等しい請求項15記載の方法。
  17. 動作(b)および(c)は、クロック信号の第1相の間に行なわれ、動作(a)および(d)はクロック信号の第2相の間に行なわれる請求項16記載の方法。
JP2004540118A 2002-09-27 2003-09-19 フィボナッチ数増倍を有する電荷ポンプ Expired - Fee Related JP4477500B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/260,115 US6861894B2 (en) 2002-09-27 2002-09-27 Charge pump with Fibonacci number multiplication
PCT/US2003/029503 WO2004030192A1 (en) 2002-09-27 2003-09-19 Charge pump with fibonacci series

Publications (2)

Publication Number Publication Date
JP2006500898A true JP2006500898A (ja) 2006-01-05
JP4477500B2 JP4477500B2 (ja) 2010-06-09

Family

ID=32029613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004540118A Expired - Fee Related JP4477500B2 (ja) 2002-09-27 2003-09-19 フィボナッチ数増倍を有する電荷ポンプ

Country Status (8)

Country Link
US (2) US6861894B2 (ja)
EP (1) EP1543605A1 (ja)
JP (1) JP4477500B2 (ja)
KR (1) KR101106483B1 (ja)
CN (1) CN1701495B (ja)
AU (1) AU2003272567A1 (ja)
TW (1) TWI320259B (ja)
WO (1) WO2004030192A1 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734718B1 (en) * 2002-12-23 2004-05-11 Sandisk Corporation High voltage ripple reduction
US6922096B2 (en) 2003-08-07 2005-07-26 Sandisk Corporation Area efficient charge pump
JP2005235315A (ja) * 2004-02-19 2005-09-02 Elpida Memory Inc 昇圧回路
JP2006158132A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp チャージポンプ方式電源回路
US7397299B2 (en) * 2004-12-28 2008-07-08 The Hong Kong University Of Science And Technology N-stage exponential charge pumps, charging stages therefor and methods of operation thereof
JP2008159736A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体装置及びその電源供給方法
US20090058507A1 (en) * 2007-08-28 2009-03-05 Prajit Nandi Bottom Plate Regulated Charge Pump
US8044705B2 (en) 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US7586363B2 (en) * 2007-12-12 2009-09-08 Sandisk Corporation Diode connected regulation of charge pumps
US7586362B2 (en) * 2007-12-12 2009-09-08 Sandisk Corporation Low voltage charge pump with regulation
US7969235B2 (en) 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US20090302930A1 (en) * 2008-06-09 2009-12-10 Feng Pan Charge Pump with Vt Cancellation Through Parallel Structure
US8710907B2 (en) 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7683700B2 (en) * 2008-06-25 2010-03-23 Sandisk Corporation Techniques of ripple reduction for charge pumps
US7795952B2 (en) * 2008-12-17 2010-09-14 Sandisk Corporation Regulation of recovery rates in charge pumps
US8154334B2 (en) * 2009-07-21 2012-04-10 Intersil America Inc. System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage
US7973592B2 (en) 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US20110148509A1 (en) 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
US8514630B2 (en) 2010-07-09 2013-08-20 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays: current based approach
US8432732B2 (en) 2010-07-09 2013-04-30 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays
US8305807B2 (en) 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8106701B1 (en) 2010-09-30 2012-01-31 Sandisk Technologies Inc. Level shifter with shoot-through current isolation
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8581658B2 (en) * 2011-04-08 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump
US8537593B2 (en) 2011-04-28 2013-09-17 Sandisk Technologies Inc. Variable resistance switch suitable for supplying high voltage to drive load
US8379454B2 (en) 2011-05-05 2013-02-19 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8750042B2 (en) 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US8775901B2 (en) 2011-07-28 2014-07-08 SanDisk Technologies, Inc. Data recovery for defective word lines during programming of non-volatile memory arrays
US8726104B2 (en) 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8395434B1 (en) 2011-10-05 2013-03-12 Sandisk Technologies Inc. Level shifter with negative voltage capability
US8730722B2 (en) 2012-03-02 2014-05-20 Sandisk Technologies Inc. Saving of data in cases of word-line to word-line short in memory arrays
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US9810723B2 (en) 2012-09-27 2017-11-07 Sandisk Technologies Llc Charge pump based over-sampling ADC for current detection
US9164526B2 (en) 2012-09-27 2015-10-20 Sandisk Technologies Inc. Sigma delta over-sampling charge pump analog-to-digital converter
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9460809B2 (en) 2014-07-10 2016-10-04 Sandisk Technologies Llc AC stress mode to screen out word line to word line shorts
US9484086B2 (en) 2014-07-10 2016-11-01 Sandisk Technologies Llc Determination of word line to local source line shorts
US9443612B2 (en) 2014-07-10 2016-09-13 Sandisk Technologies Llc Determination of bit line to low voltage signal shorts
US9514835B2 (en) 2014-07-10 2016-12-06 Sandisk Technologies Llc Determination of word line to word line shorts between adjacent blocks
US9330776B2 (en) 2014-08-14 2016-05-03 Sandisk Technologies Inc. High voltage step down regulator with breakdown protection
US9202593B1 (en) 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9240249B1 (en) 2014-09-02 2016-01-19 Sandisk Technologies Inc. AC stress methods to screen out bit line defects
US9449694B2 (en) 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
KR101603120B1 (ko) * 2015-05-27 2016-03-14 (주)멜파스 전하 펌프
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9659666B2 (en) 2015-08-31 2017-05-23 Sandisk Technologies Llc Dynamic memory recovery at the sub-block level
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
US9698676B1 (en) 2016-03-11 2017-07-04 Sandisk Technologies Llc Charge pump based over-sampling with uniform step size for current detection
CN106374738B (zh) * 2016-10-11 2019-02-26 北京大学深圳研究生院 一种Fibonacci电荷泵
CN108448890B (zh) * 2018-04-12 2019-07-23 武汉新芯集成电路制造有限公司 电荷泵
CN109004824B (zh) * 2018-07-23 2020-02-14 中车青岛四方机车车辆股份有限公司 信号输出控制电路
KR102174233B1 (ko) 2018-12-27 2020-11-04 연세대학교 산학협력단 저전력 환경에서 동작하는 고효율 전하 펌프 회로
EP4262969A1 (en) * 2020-12-18 2023-10-25 Medtronic, Inc. Device with switched capacitor charge pump sensing circuitry

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1364618A (en) * 1971-12-03 1974-08-21 Seiko Instr & Electronics Voltage boosters
US5051881A (en) * 1990-07-05 1991-09-24 Motorola, Inc. Voltage multiplier
US5397931A (en) * 1993-03-31 1995-03-14 Texas Instruments Deutschland Gmbh Voltage multiplier
NL9300836A (nl) 1993-05-14 1994-12-01 Catena Microelect Bv Integreerbare spanningsvermenigvuldiger voor hoge vermenigvuldigingsfactoren.
US5436857A (en) * 1993-11-22 1995-07-25 Ncr Corporation Personal computer module system and method of using
US5436587A (en) 1993-11-24 1995-07-25 Sundisk Corporation Charge pump circuit with exponetral multiplication
US5491623A (en) * 1994-09-23 1996-02-13 Fluke Corporation Voltage multiplier using switched capacitance technique
US5508971A (en) 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
US5493486A (en) * 1995-03-17 1996-02-20 Motorola, Inc. High efficiency compact low power voltage doubler circuit
US5606491A (en) * 1995-06-05 1997-02-25 Analog Devices, Inc. Multiplying and inverting charge pump
US5596532A (en) 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range
US5856918A (en) * 1995-11-08 1999-01-05 Sony Corporation Internal power supply circuit
FR2742942B1 (fr) * 1995-12-26 1998-01-16 Sgs Thomson Microelectronics Generateur de creneaux de haute tension
JPH09312968A (ja) * 1996-05-22 1997-12-02 Nec Corp チャージポンプ回路
JP3385960B2 (ja) * 1998-03-16 2003-03-10 日本電気株式会社 負電圧チャージポンプ回路
JP3316468B2 (ja) * 1999-03-11 2002-08-19 セイコーエプソン株式会社 昇圧回路、昇圧方法および電子機器
DE19915644C2 (de) 1999-04-07 2001-05-17 Texas Instruments Deutschland Ladungspumpe
JP3480423B2 (ja) 2000-05-25 2003-12-22 松下電器産業株式会社 電源回路
US6466489B1 (en) * 2001-05-18 2002-10-15 International Business Machines Corporation Use of source/drain asymmetry MOSFET devices in dynamic and analog circuits

Also Published As

Publication number Publication date
CN1701495B (zh) 2010-11-10
US20040061548A1 (en) 2004-04-01
AU2003272567A1 (en) 2004-04-19
TWI320259B (en) 2010-02-01
KR20050084606A (ko) 2005-08-26
EP1543605A1 (en) 2005-06-22
TW200409444A (en) 2004-06-01
CN1701495A (zh) 2005-11-23
US7135910B2 (en) 2006-11-14
JP4477500B2 (ja) 2010-06-09
US20050168267A1 (en) 2005-08-04
WO2004030192A1 (en) 2004-04-08
US6861894B2 (en) 2005-03-01
KR101106483B1 (ko) 2012-01-20

Similar Documents

Publication Publication Date Title
JP4477500B2 (ja) フィボナッチ数増倍を有する電荷ポンプ
US6922096B2 (en) Area efficient charge pump
US7046076B2 (en) High efficiency, low cost, charge pump circuit
US6008690A (en) Booster circuit
CN109274263B (zh) 操作用于同时生成正电压和负电压的多级电荷泵电路
US6184594B1 (en) Multi-stage charge pump having high-voltage pump control feedback and method of operating same
US20070285150A1 (en) Method and system for providing a charge pump very low voltage applications
US20060145748A1 (en) N-stage exponential charge pumps, charging stages therefor and methods of operation thereof
EP0404124B1 (en) Charge pump having pull-up circuit operating with two clock pulse sequences
JP2003033007A (ja) チャージポンプ回路の制御方法
JP2010119226A (ja) チャージポンプ回路
US7683699B2 (en) Charge pump
US6838928B2 (en) Boosting circuit configured with plurality of boosting circuit units in series
US20090309650A1 (en) Booster circuit
US20010015672A1 (en) Electronic charge pump device
KR100573780B1 (ko) 전하펌프
JPH11503261A (ja) 電圧増倍のための装置
CN113746327B (zh) 电荷泵电路、电荷泵系统及集成电路芯片
JPH07322604A (ja) 昇圧回路
JPH11341789A (ja) スイッチトキャパシタ変成器およびその制御方法
JPH11113249A (ja) スイッチトキャパシタ変成器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100311

R150 Certificate of patent or registration of utility model

Ref document number: 4477500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees