JPH11113249A - スイッチトキャパシタ変成器 - Google Patents
スイッチトキャパシタ変成器Info
- Publication number
- JPH11113249A JPH11113249A JP27164197A JP27164197A JPH11113249A JP H11113249 A JPH11113249 A JP H11113249A JP 27164197 A JP27164197 A JP 27164197A JP 27164197 A JP27164197 A JP 27164197A JP H11113249 A JPH11113249 A JP H11113249A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- capacitors
- series
- switched capacitor
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 固定的に直列接続されたキャパシタ群を含む
スイッチトキャパシタ変成器に関し、電源からスイッチ
トキャパシタ回路に流入する電流のリップルをさらに低
減することのできるスイッチトキャパシタ変成器を提供
する。 【解決手段】 ｎ（ｎは２以上の整数）個のキャパシタ
を直列に接続した直列接続キャパシタと、第１の電荷移
動用キャパシタと、前記第１の電荷移動用キャパシタを
前記直列接続キャパシタの各々に選択的に並列接続する
ことのできる第１のスイッチ群と、第２の電荷移動用キ
ャパシタと、前記第２の電荷移動用キャパシタキャパシ
タを前記直列接続キャパシタの各々に選択的に並列接続
することのできる第２のスイッチ群と、前記第１のスイ
ッチ群と前記第２のスイッチ群とを位相を異ならせて駆
動する制御手段とを有する。
スイッチトキャパシタ変成器に関し、電源からスイッチ
トキャパシタ回路に流入する電流のリップルをさらに低
減することのできるスイッチトキャパシタ変成器を提供
する。 【解決手段】 ｎ（ｎは２以上の整数）個のキャパシタ
を直列に接続した直列接続キャパシタと、第１の電荷移
動用キャパシタと、前記第１の電荷移動用キャパシタを
前記直列接続キャパシタの各々に選択的に並列接続する
ことのできる第１のスイッチ群と、第２の電荷移動用キ
ャパシタと、前記第２の電荷移動用キャパシタキャパシ
タを前記直列接続キャパシタの各々に選択的に並列接続
することのできる第２のスイッチ群と、前記第１のスイ
ッチ群と前記第２のスイッチ群とを位相を異ならせて駆
動する制御手段とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチトキャパ
シタ変成器に関し、特に、固定的に直列接続されたキャ
パシタ群を含むスイッチトキャパシタ変成器に関する。
シタ変成器に関し、特に、固定的に直列接続されたキャ
パシタ群を含むスイッチトキャパシタ変成器に関する。
【０００２】
【従来の技術】図３に、従来の技術による直並列切換式
ＤＣ−ＤＣ変成器を示す。図３（Ａ）は回路図であり、
図３（Ｂ）はクロック信号および電流波形を示すグラフ
である。
ＤＣ−ＤＣ変成器を示す。図３（Ａ）は回路図であり、
図３（Ｂ）はクロック信号および電流波形を示すグラフ
である。
【０００３】図３（Ａ）において、直流電源Ｅが一対の
入力端子Ｔ１−Ｔ１間に接続されている。キャパシタＣ
ａ１、Ｃａ２、…、Ｃａｎを含むスイッチトキャパシタ
回路ＳＣ１と、キャパシタＣｂ１、Ｃｂ２、…、Ｃｂｎ
を含むスイッチトキャパシタ回路ＳＣ２とが入力端子Ｔ
１−Ｔ１間に並列に接続されている。スイッチトキャパ
シタ回路ＳＣ１においては、クロック信号Φによって駆
動されるスイッチ群Ｓ１１、Ｓ１２、Ｓ１３、…、Ｓ１
ｎがキャパシタＣａ１、Ｃａ２、…、Ｃａｎを直列に接
続する。クロック信号Φ2 によって駆動されるスイッチ
群Ｓ２１ａ、Ｓ２１ｂ、Ｓ２２ａ、Ｓ２２ｂ、…、Ｓ２
ｎａ、Ｓ２ｎｂは、キャパシタＣａ１、Ｃａ２、…、Ｃ
ａｎを並列に出力用キャパシタＣｏに接続する。
入力端子Ｔ１−Ｔ１間に接続されている。キャパシタＣ
ａ１、Ｃａ２、…、Ｃａｎを含むスイッチトキャパシタ
回路ＳＣ１と、キャパシタＣｂ１、Ｃｂ２、…、Ｃｂｎ
を含むスイッチトキャパシタ回路ＳＣ２とが入力端子Ｔ
１−Ｔ１間に並列に接続されている。スイッチトキャパ
シタ回路ＳＣ１においては、クロック信号Φによって駆
動されるスイッチ群Ｓ１１、Ｓ１２、Ｓ１３、…、Ｓ１
ｎがキャパシタＣａ１、Ｃａ２、…、Ｃａｎを直列に接
続する。クロック信号Φ2 によって駆動されるスイッチ
群Ｓ２１ａ、Ｓ２１ｂ、Ｓ２２ａ、Ｓ２２ｂ、…、Ｓ２
ｎａ、Ｓ２ｎｂは、キャパシタＣａ１、Ｃａ２、…、Ｃ
ａｎを並列に出力用キャパシタＣｏに接続する。
【０００４】スイッチトキャパシタ回路ＳＣ２において
も、クロック信号Φ3 によって駆動されるスイッチ群Ｓ
３１、Ｓ３２、Ｓ３３、…、Ｓ３ｎがキャパシタＣｂ
１、Ｃｂ２、…、Ｃｂｎを直列に接続し、クロック信号
Φ4 によって駆動されるスイッチ群Ｓ４１ａ、Ｓ４１
ｂ、Ｓ４２ａ、Ｓ４２ｂ、…、Ｓ４ｎａ、Ｓ４ｎｂがキ
ャパシタＣｂ１、Ｃｂ２、…、Ｃｂｎを並列に出力キャ
パシタＣｏに接続する。出力用キャパシタＣｏは、一対
の出力端子Ｔ２−Ｔ２間に接続され、負荷ＲL に電流を
供給する。なお、入力端子間の電圧をＶ1 とし、出力端
子間の電圧をＶ2 とする。Ｖ1 ＝ｎ×Ｖ2 である。
も、クロック信号Φ3 によって駆動されるスイッチ群Ｓ
３１、Ｓ３２、Ｓ３３、…、Ｓ３ｎがキャパシタＣｂ
１、Ｃｂ２、…、Ｃｂｎを直列に接続し、クロック信号
Φ4 によって駆動されるスイッチ群Ｓ４１ａ、Ｓ４１
ｂ、Ｓ４２ａ、Ｓ４２ｂ、…、Ｓ４ｎａ、Ｓ４ｎｂがキ
ャパシタＣｂ１、Ｃｂ２、…、Ｃｂｎを並列に出力キャ
パシタＣｏに接続する。出力用キャパシタＣｏは、一対
の出力端子Ｔ２−Ｔ２間に接続され、負荷ＲL に電流を
供給する。なお、入力端子間の電圧をＶ1 とし、出力端
子間の電圧をＶ2 とする。Ｖ1 ＝ｎ×Ｖ2 である。
【０００５】図３（Ｂ）は、図３（Ａ）に示すスイッチ
トキャパシタ回路のスイッチ群を制御するクロック信号
Φ1 、Φ2 、Φ3 、Φ4 、およびスイッチトキャパシタ
回路ＳＣ１に流入する電流ｉ11、スイッチトキャパシタ
ＳＣ２に流入する電流ｉ12およびこれらの和である電源
からスイッチトキャパシタに流入する電流ｉ1 の波形を
示すグラフである。
トキャパシタ回路のスイッチ群を制御するクロック信号
Φ1 、Φ2 、Φ3 、Φ4 、およびスイッチトキャパシタ
回路ＳＣ１に流入する電流ｉ11、スイッチトキャパシタ
ＳＣ２に流入する電流ｉ12およびこれらの和である電源
からスイッチトキャパシタに流入する電流ｉ1 の波形を
示すグラフである。
【０００６】クロック信号Φ1 、Φ2 の波形から判るよ
うに、スイッチトキャパシタＳＣ１においては、キャパ
シタの直列接続と並列接続が交互に行われる。直列接続
の時に電源Ｅから各キャパシタに電流が供給され、並列
接続の時には各キャパシタから出力キャパシタＣｏに電
流が供給される。
うに、スイッチトキャパシタＳＣ１においては、キャパ
シタの直列接続と並列接続が交互に行われる。直列接続
の時に電源Ｅから各キャパシタに電流が供給され、並列
接続の時には各キャパシタから出力キャパシタＣｏに電
流が供給される。
【０００７】クロック信号Φ3 、Φ4 は、基本的にクロ
ック信号Φ1 、Φ2 と同一の波形を有するクロック信号
であるが、そのタイミングが１／２周期（ＴC ／２）ず
らされている。このため、スイッチトキャパシタＳＣ１
が直列接続され、電源Ｅから電流が流入する時には、ス
イッチトキャパシタＳＣ２は並列接続され、出力キャパ
シタＣｏに電流を供給する。
ック信号Φ1 、Φ2 と同一の波形を有するクロック信号
であるが、そのタイミングが１／２周期（ＴC ／２）ず
らされている。このため、スイッチトキャパシタＳＣ１
が直列接続され、電源Ｅから電流が流入する時には、ス
イッチトキャパシタＳＣ２は並列接続され、出力キャパ
シタＣｏに電流を供給する。
【０００８】ここで、クロック信号Φ1 、Φ3 のパルス
幅が周期ＴC の丁度１／２（ＴC ／２）となるように
し、クロック信号Φ1 、Φ3 がその間にデッド時間を設
けず、丁度切り換わるように設定すれば、電源Ｅにスイ
ッチトキャパシタ回路ＳＣ１とＳＣ２とが交互にかつ連
続的に接続されることになる。
幅が周期ＴC の丁度１／２（ＴC ／２）となるように
し、クロック信号Φ1 、Φ3 がその間にデッド時間を設
けず、丁度切り換わるように設定すれば、電源Ｅにスイ
ッチトキャパシタ回路ＳＣ１とＳＣ２とが交互にかつ連
続的に接続されることになる。
【０００９】この時、スイッチトキャパシタ回路ＳＣ１
に流入する電流は、図３（Ｂ）に示す電流ｉ11に示すよ
うにパルス的であり、同様、スイッチトキャパシタ回路
ＳＣ２に流入する電流ｉ12もパルス的であるが、両者を
併せた電流ｉ1 は、リップルは残るものの連続した波形
となる。このように、直並列切換式スイッチトキャパシ
タ回路を複数個設け、交互に電源に接続することによ
り、電源から供給される電流のリップル成分を減少させ
ることができる。
に流入する電流は、図３（Ｂ）に示す電流ｉ11に示すよ
うにパルス的であり、同様、スイッチトキャパシタ回路
ＳＣ２に流入する電流ｉ12もパルス的であるが、両者を
併せた電流ｉ1 は、リップルは残るものの連続した波形
となる。このように、直並列切換式スイッチトキャパシ
タ回路を複数個設け、交互に電源に接続することによ
り、電源から供給される電流のリップル成分を減少させ
ることができる。
【００１０】図４は、本発明者らが先に提案したスイッ
チトキャパシタ変成器を示す。図４（Ａ）はスイッチト
キャパシタ変成器の回路図を示し、図４（Ｂ）はこのス
イッチトキャパシタ回路を駆動するクロック信号の波形
を示す。
チトキャパシタ変成器を示す。図４（Ａ）はスイッチト
キャパシタ変成器の回路図を示し、図４（Ｂ）はこのス
イッチトキャパシタ回路を駆動するクロック信号の波形
を示す。
【００１１】図４（Ａ）において、３個のキャパシタＣ
1 、Ｃ2 、Ｃ3 が直列に接続され、入力端子Ｔ１−Ｔ１
間に固定的に接続されている。入力端子Ｔ１−Ｔ１は、
直流電源Ｅに接続され、電圧Ｖ1 を受ける。
1 、Ｃ2 、Ｃ3 が直列に接続され、入力端子Ｔ１−Ｔ１
間に固定的に接続されている。入力端子Ｔ１−Ｔ１は、
直流電源Ｅに接続され、電圧Ｖ1 を受ける。
【００１２】直列接続された３個のキャパシタＣ1 、Ｃ
2 、Ｃ3 のうち、接地側のキャパシタＣ1 の両端は、出
力端子Ｔ２−Ｔ２間に接続されている。出力端子Ｔ２−
Ｔ２間には、負荷ＲL が接続されている。電荷移動用キ
ャパシタＣe は、スイッチ群Ｓ１１、Ｓ１２、Ｓ２１、
Ｓ２２、Ｓ３１、Ｓ３２によって、キャパシタＣ1 、Ｃ
2 、Ｃ3 に選択的に接続可能にされている。スイッチＳ
１１、Ｓ１２はクロック信号Φ1 によって駆動され、ス
イッチＳ２１、Ｓ２２はクロック信号Φ2 によって駆動
され、スイッチＳ３１、Ｓ３２はクロック信号Φ3 によ
って駆動される。
2 、Ｃ3 のうち、接地側のキャパシタＣ1 の両端は、出
力端子Ｔ２−Ｔ２間に接続されている。出力端子Ｔ２−
Ｔ２間には、負荷ＲL が接続されている。電荷移動用キ
ャパシタＣe は、スイッチ群Ｓ１１、Ｓ１２、Ｓ２１、
Ｓ２２、Ｓ３１、Ｓ３２によって、キャパシタＣ1 、Ｃ
2 、Ｃ3 に選択的に接続可能にされている。スイッチＳ
１１、Ｓ１２はクロック信号Φ1 によって駆動され、ス
イッチＳ２１、Ｓ２２はクロック信号Φ2 によって駆動
され、スイッチＳ３１、Ｓ３２はクロック信号Φ3 によ
って駆動される。
【００１３】図４（Ｂ）に示すように、クロック信号が
ハイになるタイミングは、Φ1 −Φ 2 −Φ1 −Φ3 の順
であり、各クロック信号の間にデッド時間δが設けられ
ている。なお、クロック信号Φ1 、Φ2 、Φ3 のそれぞ
れがハイになる期間をＴ１、Ｔ２、Ｔ３とする。
ハイになるタイミングは、Φ1 −Φ 2 −Φ1 −Φ3 の順
であり、各クロック信号の間にデッド時間δが設けられ
ている。なお、クロック信号Φ1 、Φ2 、Φ3 のそれぞ
れがハイになる期間をＴ１、Ｔ２、Ｔ３とする。
【００１４】このようなクロック信号によれば、出力端
子Ｔ２−Ｔ２間に出力電流を供給するキャパシタＣ
1 は、電荷移動用キャパシタＣe を介して交互にキャパ
シタＣ2、Ｃ3 に接続される。３個のキャパシタＣ1 、
Ｃ2 、Ｃ3 の直列接続は、電源Ｅに常時接続されている
ため、クロック信号Φ1 、Φ2 、Φ3 の間にデッドタイ
ムがあってもパルス的な電流が流れることは防止され
る。
子Ｔ２−Ｔ２間に出力電流を供給するキャパシタＣ
1 は、電荷移動用キャパシタＣe を介して交互にキャパ
シタＣ2、Ｃ3 に接続される。３個のキャパシタＣ1 、
Ｃ2 、Ｃ3 の直列接続は、電源Ｅに常時接続されている
ため、クロック信号Φ1 、Φ2 、Φ3 の間にデッドタイ
ムがあってもパルス的な電流が流れることは防止され
る。
【００１５】
【発明が解決しようとする課題】図３に示すスイッチト
キャパシタ変成器においては、リップル成分を低減しよ
うとすると、クロック信号のタイミングを厳密に制御す
る必要が生じる。クロック信号間にデッドタイムが生じ
ると、電源から流入する電流はゼロとなってしまう。ま
た、クロック信号間に重なりが生じると、電源から流れ
る電流が２倍となってしまう。また、同等の構成を有す
るスイッチトキャパシタ回路を２個設ける必要があり、
キャパシタおよびスイッチの部品数が増大してしまう。
キャパシタ変成器においては、リップル成分を低減しよ
うとすると、クロック信号のタイミングを厳密に制御す
る必要が生じる。クロック信号間にデッドタイムが生じ
ると、電源から流入する電流はゼロとなってしまう。ま
た、クロック信号間に重なりが生じると、電源から流れ
る電流が２倍となってしまう。また、同等の構成を有す
るスイッチトキャパシタ回路を２個設ける必要があり、
キャパシタおよびスイッチの部品数が増大してしまう。
【００１６】図４に示すスイッチトキャパシタ変成器に
おいては、クロック信号のタイミングを厳密に制御しな
くても、電源から常時直列接続キャパシタに電流が供給
されるため、リップル成分は少ない。しかしながら、リ
ップル成分は少なければ少ないほどよい。
おいては、クロック信号のタイミングを厳密に制御しな
くても、電源から常時直列接続キャパシタに電流が供給
されるため、リップル成分は少ない。しかしながら、リ
ップル成分は少なければ少ないほどよい。
【００１７】本発明の目的は、電源からスイッチトキャ
パシタ回路に流入する電流のリップルをさらに低減する
ことのできるスイッチトキャパシタ変成器を提供するこ
とである。
パシタ回路に流入する電流のリップルをさらに低減する
ことのできるスイッチトキャパシタ変成器を提供するこ
とである。
【００１８】
【課題を解決するための手段】本発明の一観点によれ
ば、ｎ（ｎは２以上の整数）個のキャパシタを直列に接
続した直列接続キャパシタと、第１の電荷移動用キャパ
シタと、前記第１の電荷移動用キャパシタを前記直列接
続キャパシタの各々に選択的に並列接続することのでき
る第１のスイッチ群と、第２の電荷移動用キャパシタ
と、前記第２の電荷移動用キャパシタキャパシタを前記
直列接続キャパシタの各々に選択的に並列接続すること
のできる第２のスイッチ群と、前記第１のスイッチ群と
前記第２のスイッチ群とを位相を異ならせて駆動する制
御手段とを有するスイッチトキャパシタ変成器が提供さ
れる。
ば、ｎ（ｎは２以上の整数）個のキャパシタを直列に接
続した直列接続キャパシタと、第１の電荷移動用キャパ
シタと、前記第１の電荷移動用キャパシタを前記直列接
続キャパシタの各々に選択的に並列接続することのでき
る第１のスイッチ群と、第２の電荷移動用キャパシタ
と、前記第２の電荷移動用キャパシタキャパシタを前記
直列接続キャパシタの各々に選択的に並列接続すること
のできる第２のスイッチ群と、前記第１のスイッチ群と
前記第２のスイッチ群とを位相を異ならせて駆動する制
御手段とを有するスイッチトキャパシタ変成器が提供さ
れる。
【００１９】第１の電荷移動用キャパシタと第２の電荷
移動用キャパシタをタイミングをずらせてｎ個のキャパ
シタの直列接続キャパシタに接続することにより、電源
から流入する電流のリップルをさらに低減することがで
きる。
移動用キャパシタをタイミングをずらせてｎ個のキャパ
シタの直列接続キャパシタに接続することにより、電源
から流入する電流のリップルをさらに低減することがで
きる。
【００２０】
【発明の実施の形態】図１は、本発明の実施例によるス
イッチトキャパシタ変成器を示す。図１（Ａ）は、スイ
ッチトキャパシタ変成器の回路構成を示す回路図であ
り、図１（Ｂ）は、図１（Ａ）のスイッチ群を駆動する
ためのクロック信号を示すグラフである。
イッチトキャパシタ変成器を示す。図１（Ａ）は、スイ
ッチトキャパシタ変成器の回路構成を示す回路図であ
り、図１（Ｂ）は、図１（Ａ）のスイッチ群を駆動する
ためのクロック信号を示すグラフである。
【００２１】図１（Ａ）において、キャパシタＣ1 、Ｃ
2 、Ｃ3 は直列に接続され、入力端子Ｔ１−Ｔ１間に固
定的に接続されている。したがって、入力端子Ｔ１−Ｔ
１に電源を接続すると、電源から直列接続されたキャパ
シタに対し、常時電流ｉ1 が流れ得る。接地側のキャパ
シタＣ1 の両端は、出力端子Ｔ２−Ｔ２に固定的に接続
されている。キャパシタＣ1 、Ｃ2 、Ｃ3 が同一容量を
有する場合、入力電圧Ｖ1 が３分割され、Ｖ2 ＝（１／
３）Ｖ1 が供給される。電荷移動用キャパシタＣe1は、
スイッチＳ１１、Ｓ１２を介してキャパシタＣ1 に並列
に接続され、スイッチＳ２１、Ｓ２２を介してキャパシ
タＣ2 に並列に接続され、スイッチＳ３１、Ｓ３２を介
してキャパシタＣ3 に並列に接続される。
2 、Ｃ3 は直列に接続され、入力端子Ｔ１−Ｔ１間に固
定的に接続されている。したがって、入力端子Ｔ１−Ｔ
１に電源を接続すると、電源から直列接続されたキャパ
シタに対し、常時電流ｉ1 が流れ得る。接地側のキャパ
シタＣ1 の両端は、出力端子Ｔ２−Ｔ２に固定的に接続
されている。キャパシタＣ1 、Ｃ2 、Ｃ3 が同一容量を
有する場合、入力電圧Ｖ1 が３分割され、Ｖ2 ＝（１／
３）Ｖ1 が供給される。電荷移動用キャパシタＣe1は、
スイッチＳ１１、Ｓ１２を介してキャパシタＣ1 に並列
に接続され、スイッチＳ２１、Ｓ２２を介してキャパシ
タＣ2 に並列に接続され、スイッチＳ３１、Ｓ３２を介
してキャパシタＣ3 に並列に接続される。
【００２２】同様、電荷移動用キャパシタＣe2は、スイ
ッチＳ４１、Ｓ４２を介してキャパシタＣ1 に並列に接
続され、スイッチＳ５１、Ｓ５２を介してキャパシタＣ
2 に並列に接続され、スイッチＳ６１、Ｓ６２を介して
キャパシタＣ3 に並列に接続される。スイッチＳ１１、
…、Ｓ６２は、それぞれブロック中に表記された位相信
号Φ1 、…、Φ6 によって駆動される。クロック発生回
路ＣＬＫは、これらのクロック信号Φ1 、Φ2 、…、Φ
6 を発生する。
ッチＳ４１、Ｓ４２を介してキャパシタＣ1 に並列に接
続され、スイッチＳ５１、Ｓ５２を介してキャパシタＣ
2 に並列に接続され、スイッチＳ６１、Ｓ６２を介して
キャパシタＣ3 に並列に接続される。スイッチＳ１１、
…、Ｓ６２は、それぞれブロック中に表記された位相信
号Φ1 、…、Φ6 によって駆動される。クロック発生回
路ＣＬＫは、これらのクロック信号Φ1 、Φ2 、…、Φ
6 を発生する。
【００２３】図１（Ｂ）に示すように、電荷移動用キャ
パシタＣe1を接続するスイッチＳ１１、Ｓ１２、…、Ｓ
３２を駆動する駆動信号Φ1 、Φ2 、Φ3 は、Φ1 −Φ
2 −Φ1 −Φ3 の順で順次ハイ状態をとる。これらのク
ロック信号の間には、デッドタイムＴδが存在していて
もよい。この一周期をＴc ＝１／ｆｃで示す。
パシタＣe1を接続するスイッチＳ１１、Ｓ１２、…、Ｓ
３２を駆動する駆動信号Φ1 、Φ2 、Φ3 は、Φ1 −Φ
2 −Φ1 −Φ3 の順で順次ハイ状態をとる。これらのク
ロック信号の間には、デッドタイムＴδが存在していて
もよい。この一周期をＴc ＝１／ｆｃで示す。
【００２４】電荷移動用キャパシタＣe2を選択的に接続
するクロック信号Φ4 、Φ5 、Φ6は、図１（Ｂ）に示
すように、Φ4 −Φ5 −Φ4 −Φ6 の順にハイ状態をと
る。
するクロック信号Φ4 、Φ5 、Φ6は、図１（Ｂ）に示
すように、Φ4 −Φ5 −Φ4 −Φ6 の順にハイ状態をと
る。
【００２５】図１（Ｂ）から明らかなように、クロック
信号Φ1 、Φ2 、Φ3 と、Φ4 、Φ 5 、Φ6 は、１／４
周期位相がずらされている。このため、電荷移動用キャ
パシタＣe1とＣe2とを出力端子に接続されたキャパシタ
Ｃ1 に接続されるクロック信号Φ1 とΦ4 とは、交互に
ハイ状態をとる。また、他のキャパシタＣ2 、Ｃ3 に電
荷移動用キャパシタＣe1とＣe2とが接続されるタイミン
グも交互に発生する。
信号Φ1 、Φ2 、Φ3 と、Φ4 、Φ 5 、Φ6 は、１／４
周期位相がずらされている。このため、電荷移動用キャ
パシタＣe1とＣe2とを出力端子に接続されたキャパシタ
Ｃ1 に接続されるクロック信号Φ1 とΦ4 とは、交互に
ハイ状態をとる。また、他のキャパシタＣ2 、Ｃ3 に電
荷移動用キャパシタＣe1とＣe2とが接続されるタイミン
グも交互に発生する。
【００２６】このようなクロック信号のタイミングを設
定することにより、入力端子Ｔ１−Ｔ１から直接接続キ
ャパシタ群に流れる電流のリップルは、図４のスイッチ
トキャパシタ回路と較べ、さらに平滑化される。
定することにより、入力端子Ｔ１−Ｔ１から直接接続キ
ャパシタ群に流れる電流のリップルは、図４のスイッチ
トキャパシタ回路と較べ、さらに平滑化される。
【００２７】図２は、図１に示すスイッチトキャパシタ
変成器のより具体的な構成を示す回路図である。直流電
源Ｅが入力端子Ｔ１−Ｔ１間に接続され、電流ｉ1 を供
給する。入力端子Ｔ１−Ｔ１間には、キャパシタＣ1 、
Ｃ2 、Ｃ3 が固定的に直列に接続されている。電荷移動
用キャパシタＣe1とキャパシタＣ1 、Ｃ2 、Ｃ3 の間に
は、ｎチャネルＭＯＳトランジスタで形成されたスイッ
チＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２が
接続されている。なお、中間のキャパシタＣ2と電荷移
動用キャパシタＣe1を接続するスイッチＳ２１、Ｓ２２
は、接地電位からも電源電位からも浮いているため、２
個のｎチャネルＭＯＳトランジスタを直列接続した構成
で実現されている。
変成器のより具体的な構成を示す回路図である。直流電
源Ｅが入力端子Ｔ１−Ｔ１間に接続され、電流ｉ1 を供
給する。入力端子Ｔ１−Ｔ１間には、キャパシタＣ1 、
Ｃ2 、Ｃ3 が固定的に直列に接続されている。電荷移動
用キャパシタＣe1とキャパシタＣ1 、Ｃ2 、Ｃ3 の間に
は、ｎチャネルＭＯＳトランジスタで形成されたスイッ
チＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２が
接続されている。なお、中間のキャパシタＣ2と電荷移
動用キャパシタＣe1を接続するスイッチＳ２１、Ｓ２２
は、接地電位からも電源電位からも浮いているため、２
個のｎチャネルＭＯＳトランジスタを直列接続した構成
で実現されている。
【００２８】電荷移動用キャパシタＣe2とキャパシタＣ
1 、Ｃ2 、Ｃ3 を接続するスイッチをＳ４１、Ｓ４２、
Ｓ５１、Ｓ５２、Ｓ６１、Ｓ６２は、それぞれ前述のス
イッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３
２と同等な構成で実現されている。出力端子Ｔ２−Ｔ２
間には負荷ＲL が接続されている。
1 、Ｃ2 、Ｃ3 を接続するスイッチをＳ４１、Ｓ４２、
Ｓ５１、Ｓ５２、Ｓ６１、Ｓ６２は、それぞれ前述のス
イッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３
２と同等な構成で実現されている。出力端子Ｔ２−Ｔ２
間には負荷ＲL が接続されている。
【００２９】本発明者らは、図３に示す従来の技術、図
４に示す先の提案によるスイッチトキャパシタ変成器お
よび図１に示す本発明の実施例によるスイッチトキャパ
シタ変成器の特性を数値解析によって比較した。
４に示す先の提案によるスイッチトキャパシタ変成器お
よび図１に示す本発明の実施例によるスイッチトキャパ
シタ変成器の特性を数値解析によって比較した。
【００３０】なお、図３に示す従来技術においては、直
並列切換されるキャパシタＣａ１、…、Ｃａｎ、および
Ｃｂ１、…、Ｃｂｎは、それぞれ１６．５μＦとし、出
力キャパシタＣO を３３μＦとした。また、図３の従来
技術に基づく特性をＣＶで表す。
並列切換されるキャパシタＣａ１、…、Ｃａｎ、および
Ｃｂ１、…、Ｃｂｎは、それぞれ１６．５μＦとし、出
力キャパシタＣO を３３μＦとした。また、図３の従来
技術に基づく特性をＣＶで表す。
【００３１】図４に示す先の提案によるスイッチトキャ
パシタ変成器に対しては、キャパシタＣ1 、Ｃ2 、
Ｃ3 、Ｃe を３３μＦとし、スイッチの各ＭＯＳトラン
ジスタのオン抵抗を０．１６Ωとした。
パシタ変成器に対しては、キャパシタＣ1 、Ｃ2 、
Ｃ3 、Ｃe を３３μＦとし、スイッチの各ＭＯＳトラン
ジスタのオン抵抗を０．１６Ωとした。
【００３２】また、図１に示す本発明の実施例によるス
イッチトキャパシタ変成器においては、直列接続キャパ
シタＣ1 、Ｃ2 、Ｃ3 の容量をそれぞれ３３μＦとし、
電荷移動用キャパシタＣe1、Ｃe2の容量を１６．５μＦ
とし、スイッチを形成するＭＯＳトランジスタのオン抵
抗を０．１６Ωとした。
イッチトキャパシタ変成器においては、直列接続キャパ
シタＣ1 、Ｃ2 、Ｃ3 の容量をそれぞれ３３μＦとし、
電荷移動用キャパシタＣe1、Ｃe2の容量を１６．５μＦ
とし、スイッチを形成するＭＯＳトランジスタのオン抵
抗を０．１６Ωとした。
【００３３】図５は、電源投入後の立ち上がり特性を示
すグラフである。図５（Ａ）は、電源投入後の時間ｔに
対する出力電圧Ｖ２の変化を示す。なお、入力電圧Ｖ1
は１５Ｖ、負荷ＲL は１０Ω、クロック信号の周波数ｆ
ｃは５０ｋＨｚ、クロックパルスの総和のデューティー
比ｄは０．８とした。
すグラフである。図５（Ａ）は、電源投入後の時間ｔに
対する出力電圧Ｖ２の変化を示す。なお、入力電圧Ｖ1
は１５Ｖ、負荷ＲL は１０Ω、クロック信号の周波数ｆ
ｃは５０ｋＨｚ、クロックパルスの総和のデューティー
比ｄは０．８とした。
【００３４】図５（Ａ）から明らかなように、図３の従
来技術の特性ＣＶと比較し、図４の先の提案によるＬＰ
は立ち上がりが早くなっている。本発明の実施例による
特性ＰＲは、図４に示す先の提案の特性ＬＰと比べ、立
ち上がり時のオーバシュートが抑制され、出力電圧が向
上している。
来技術の特性ＣＶと比較し、図４の先の提案によるＬＰ
は立ち上がりが早くなっている。本発明の実施例による
特性ＰＲは、図４に示す先の提案の特性ＬＰと比べ、立
ち上がり時のオーバシュートが抑制され、出力電圧が向
上している。
【００３５】図５（Ｂ）は、電源投入後の時間ｔの経過
に対する入力電流ｉ1 の変化を示す。従来技術の特性Ｃ
Ｖは、大きなリップルを示しているのに対し、図４の提
案による特性ＰＲは著しく減少したリップルを示す。本
発明の実施例による特性ＰＲは、先の提案による特性Ｌ
Ｐと比較し、さらにリップルが低減された特性を示して
いる。
に対する入力電流ｉ1 の変化を示す。従来技術の特性Ｃ
Ｖは、大きなリップルを示しているのに対し、図４の提
案による特性ＰＲは著しく減少したリップルを示す。本
発明の実施例による特性ＰＲは、先の提案による特性Ｌ
Ｐと比較し、さらにリップルが低減された特性を示して
いる。
【００３６】図６は、定常状態における出力電圧Ｖ２と
入力電流ｉ1 の変化を示す。図６（Ａ）が時間ｔに対す
る出力電力Ｖ2 の変化を示し、図６（Ｂ）が時間ｔに対
する電流ｉ1 の変化を示す。従来技術ＣＶは、正弦波的
なリップルを示している。先の提案の特性ＬＰは、立ち
上がり部、減衰部を有するリップルを示している。本発
明の実施例による特性ＰＲは、両比較例と較べ、一段と
低減したリップルのみを示す。
入力電流ｉ1 の変化を示す。図６（Ａ）が時間ｔに対す
る出力電力Ｖ2 の変化を示し、図６（Ｂ）が時間ｔに対
する電流ｉ1 の変化を示す。従来技術ＣＶは、正弦波的
なリップルを示している。先の提案の特性ＬＰは、立ち
上がり部、減衰部を有するリップルを示している。本発
明の実施例による特性ＰＲは、両比較例と較べ、一段と
低減したリップルのみを示す。
【００３７】図６（Ｂ）に示す入力電流の変化は、本発
明の実施例による特徴を明確に示す。従来技術の特性Ｃ
Ｖは、鋭いピークを有する入力電流の変化を示してい
る。先の提案の特性ＬＰは、従来技術の特性ＣＶと較べ
ると、ピークが大きく鈍った正弦波的な波形を示してい
る。本発明の実施例による特性ＰＲは、両比較例と較
べ、１桁以上も変化幅が狭められており、ほぼ一定の電
流が継続的に流れる様子を示している。
明の実施例による特徴を明確に示す。従来技術の特性Ｃ
Ｖは、鋭いピークを有する入力電流の変化を示してい
る。先の提案の特性ＬＰは、従来技術の特性ＣＶと較べ
ると、ピークが大きく鈍った正弦波的な波形を示してい
る。本発明の実施例による特性ＰＲは、両比較例と較
べ、１桁以上も変化幅が狭められており、ほぼ一定の電
流が継続的に流れる様子を示している。
【００３８】図７は、出力電流ｉ2 に対する出力電圧Ｖ
2 （図７（Ａ））と入力電流ｉ1 （図７（Ｂ））のリッ
プル成分の変化を示す。
2 （図７（Ａ））と入力電流ｉ1 （図７（Ｂ））のリッ
プル成分の変化を示す。
【００３９】図７（Ａ）において、横軸は出力電流ｉ2
の平均値を示し、縦軸は出力電圧Ｖ 2 の平均値および効
率ηを示す。出力電流が増加すると、出力電圧は低下
し、これに伴い効率も低下するが、本発明の実施例によ
る特性ＰＲは、先の提案による特性ＬＰよりも効率が向
上している。
の平均値を示し、縦軸は出力電圧Ｖ 2 の平均値および効
率ηを示す。出力電流が増加すると、出力電圧は低下
し、これに伴い効率も低下するが、本発明の実施例によ
る特性ＰＲは、先の提案による特性ＬＰよりも効率が向
上している。
【００４０】図７（Ｂ）は、出力電流の平均値に対する
入力電流のリップル成分ｉ1rを示す。従来の技術の特性
ＣＶに対し、先の提案による特性ＬＰはリップル成分の
減少を示している。本発明の実施例による特性ＰＲは、
両者と比較して著しく低減したリップル成分を示してい
る。これらの数値解析の結果からも明らかなように、本
発明の実施例による特性は、先の提案による特性をさら
に改良するものである。
入力電流のリップル成分ｉ1rを示す。従来の技術の特性
ＣＶに対し、先の提案による特性ＬＰはリップル成分の
減少を示している。本発明の実施例による特性ＰＲは、
両者と比較して著しく低減したリップル成分を示してい
る。これらの数値解析の結果からも明らかなように、本
発明の実施例による特性は、先の提案による特性をさら
に改良するものである。
【００４１】なお、入力電圧を降圧化するスイッチトキ
ャパシタ変成器を例にとって説明したが、入力、出力を
交換することにより、昇圧用のスイッチトキャパシタ変
成器を構成できることは明らかであろう。また、直列接
続されるキャパシタの数が３に限定されないことも明ら
かであろう。直列接続されるキャパシタの数は２以上の
整数であればよい。その他、種々の変更、改良、組み合
わせ等が可能なことは当業者に自明であろう。
ャパシタ変成器を例にとって説明したが、入力、出力を
交換することにより、昇圧用のスイッチトキャパシタ変
成器を構成できることは明らかであろう。また、直列接
続されるキャパシタの数が３に限定されないことも明ら
かであろう。直列接続されるキャパシタの数は２以上の
整数であればよい。その他、種々の変更、改良、組み合
わせ等が可能なことは当業者に自明であろう。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
直列接続されたキャパシタを用いるスイッチトキャパシ
タ変成器において、電源から流入する電流のリップル成
分が低減する。
直列接続されたキャパシタを用いるスイッチトキャパシ
タ変成器において、電源から流入する電流のリップル成
分が低減する。
【図１】本発明の実施例によるスイッチトキャパシタ変
成器を示す回路図およびグラフである。
成器を示す回路図およびグラフである。
【図２】図１の実施例のより具体的な構成を示す回路図
である。
である。
【図３】従来の技術による直並列切換型スイッチトキャ
パシタ変成器を示す回路図およびグラフである。
パシタ変成器を示す回路図およびグラフである。
【図４】本発明者らの先の提案によるスイッチトキャパ
シタ変成器を示す回路およびグラフである。
シタ変成器を示す回路およびグラフである。
【図５】本発明の実施例によるスイッチトキャパシタ変
成器の特性を比較例の特性と併せて示すグラフである。
成器の特性を比較例の特性と併せて示すグラフである。
【図６】本発明の実施例によるスイッチトキャパシタ変
成器の特性を比較例の特性と併せて示すグラフである。
成器の特性を比較例の特性と併せて示すグラフである。
【図７】本発明の実施例によるスイッチトキャパシタ変
成器の特性を比較例の特性と併せて示すグラフである。
成器の特性を比較例の特性と併せて示すグラフである。
Ｃ キャパシタ Ｓ スイッチ Ｔ 端子 Φ クロック信号 ＣＬＫ クロック信号発生回路 ＲL 負荷
Claims (4)
- 【請求項１】 ｎ（ｎは２以上の整数）個のキャパシタ
を直列に接続した直列接続キャパシタと、 第１の電荷移動用キャパシタと、 前記第１の電荷移動用キャパシタを前記直列接続キャパ
シタの各々に選択的に並列接続することのできる第１の
スイッチ群と、 第２の電荷移動用キャパシタと、 前記第２の電荷移動用キャパシタキャパシタを前記直列
接続キャパシタの各々に選択的に並列接続することので
きる第２のスイッチ群と、 前記第１のスイッチ群と前記第２のスイッチ群とを位相
を異ならせて駆動する制御手段とを有するスイッチトキ
ャパシタ変成器。 - 【請求項２】 前記直列接続キャパシタが同一容量のｎ
個のキャパシタを含み、さらに前記直列接続キャパシタ
の両端に接続された入力端子と、 前記直列キャパシタのうち１個のキャパシタの両端に接
続された出力端子とを有する請求項１記載のスイッチト
キャパシタ変成器。 - 【請求項３】 前記制御手段が、前記第１および第２の
電荷移動用キャパシタを交互に前記１個のキャパシタに
並列接続するように前記第１および第２のスイッチ群を
駆動する請求項２記載のスイッチトキャパシタ変成器。 - 【請求項４】 一対の第１の端子と、 前記一対の第１端子間に接続されたｎ個（ｎは２以上の
整数）のキャパシタの直列接続と、 前記ｎ個のキャパシタの直列接続の一部の両端に接続さ
れた一対の第２端子と、 それぞれ前記ｎ個のキャパシタのいずれにも並列接続可
能な電荷移動用キャパシタを含む複数個のキャパシタ回
路と、 前記電荷移動用キャパシタが異なる位相で前記第２端子
に接続されたキャパシタに接続されるように前記キャパ
シタ回路を制御する制御回路とを有するスイッチトキャ
パシタ変成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27164197A JPH11113249A (ja) | 1997-10-03 | 1997-10-03 | スイッチトキャパシタ変成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27164197A JPH11113249A (ja) | 1997-10-03 | 1997-10-03 | スイッチトキャパシタ変成器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11113249A true JPH11113249A (ja) | 1999-04-23 |
Family
ID=17502892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27164197A Withdrawn JPH11113249A (ja) | 1997-10-03 | 1997-10-03 | スイッチトキャパシタ変成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11113249A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007014384A1 (de) * | 2007-03-26 | 2008-10-02 | Austriamicrocsystems Ag | Spannungskonverter und Verfahren zur Spannungskonversion |
| US12113438B2 (en) | 2013-03-15 | 2024-10-08 | Psemi Corporation | Protection of switched capacitor power converter |
-
1997
- 1997-10-03 JP JP27164197A patent/JPH11113249A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007014384A1 (de) * | 2007-03-26 | 2008-10-02 | Austriamicrocsystems Ag | Spannungskonverter und Verfahren zur Spannungskonversion |
| US8120934B2 (en) | 2007-03-26 | 2012-02-21 | Austriamicrosystems Ag | Voltage converter and method for voltage conversion |
| US12113438B2 (en) | 2013-03-15 | 2024-10-08 | Psemi Corporation | Protection of switched capacitor power converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11088616B2 (en) | Isolated converter with switched capacitors | |
| US7423894B2 (en) | Interleaved soft switching bridge power converter | |
| US7193396B2 (en) | DC converters having buck or boost configurations | |
| JP4147414B2 (ja) | 電力変換装置および電力変換方法 | |
| US11652416B2 (en) | Power converter with cross coupled capacitors | |
| CA2963665A1 (en) | Two-phase three-level converter and controller therefor | |
| JP4427667B2 (ja) | 多相式のスイッチングコンバータとその制御方法 | |
| JP2006500898A (ja) | フィボナッチ数増倍を有する電荷ポンプ | |
| WO2021147148A1 (zh) | 一种dc-dc转换器 | |
| JP4075884B2 (ja) | 電荷蓄積素子の電力制御回路 | |
| JPH11113249A (ja) | スイッチトキャパシタ変成器 | |
| CA2271102C (en) | A resonant power converter for energising a coil | |
| US7898302B1 (en) | Compact integrated circuit solutions for driving liquid lenses in autofocus applications | |
| JP3488705B2 (ja) | 交流電圧調整装置 | |
| JP2005536170A (ja) | 効率の良いｒｆ増幅のためのスイッチモード電源および駆動方法 | |
| JPH04105552A (ja) | Ｄｃ―ｄｃコンバータ | |
| JPH03235657A (ja) | Ｄｃ―ｄｃコンバータ | |
| US6163201A (en) | Circuit for supplying a load with a direct voltage | |
| TW202130103A (zh) | 切換式電源轉換電路與切換電路 | |
| JP2002247839A (ja) | Ｄｃ−ｄｃコンバータ装置とその調整方法 | |
| JP2000312474A (ja) | 電源装置 | |
| Muro et al. | H-bridge buck-boost converter with dual feedforward control | |
| CN115425847B (zh) | 功率转换电路与电子设备 | |
| JPH0583940A (ja) | スイツチング電源装置 | |
| JPH0384477A (ja) | コンデンサ試験回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |