JPH07322604A

JPH07322604A - 昇圧回路

Info

Publication number: JPH07322604A
Application number: JP10972394A
Authority: JP
Inventors: Koichi Azuma; 幸一東; Nobuaki Miyagawa; 宣明宮川
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1994-05-24
Filing date: 1994-05-24
Publication date: 1995-12-08

Abstract

(57)【要約】【目的】所望の高電圧に早く到達するとともに、損失
電圧を少なくして、昇圧性能の良い昇圧回路を提供す
る。【構成】各チャージポンプ回路１０₁〜１０₃は、ダ
イオード３₁〜３₄と、等しい容量を持つキャパシタ４
₁〜４₄と、アース接続用スイッチ１₁〜１₄、電源接
続用スイッチ２₁〜２₄から構成されている。クロック
制御回路８₁，８₂が発生する２相のクロックφ₁，φ
₂によって、キャパシタ４₁，４₂，４₃，４₄の順に
電荷が転送されるとともに昇圧され、キャパシタ４₄に
高電圧が発生する。また、各チャージポンプ回路１０₁
〜１０₃の最終段のキャパシタ４₄は、電源接続用スイ
ッチを介して直列に接続されている。このスイッチをオ
ンとすることにより、それぞれの最終段のキャパシタ４
₄に発生する電圧と電源電圧ＶＣＣの和の電圧を出力電
圧として発生させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に電源電圧以上の高電圧を短時間に発生するた
めの昇圧回路に関するものである。

【０００２】

【従来の技術】従来、電源電圧以上の高電圧を発生する
ための昇圧回路として、チャージポンプ回路を利用した
ものが知られている。図５は、従来のチャージポンプ回
路を利用した昇圧回路の一例を示す回路図である。図
中、１₁ないし１₁₂はアース接続用スイッチ、２₁ない
し２₁₂は電源接続用スイッチ、３₁ないし３₁₂，５はダ
イオード、４₁ないし４₁₂，６はキャパシタ、７は発振
回路、８₁，８₂はクロック制御回路である。ダイオー
ド３₁〜３₁₂および５は直列に接続されている。キャパ
シタ４₁〜４₁₂は、それぞれ等しい容量を有し、一端は
各ダイオードの間に接続されており、他端は対応するア
ース接続用スイッチおよび電源接続用スイッチに接続さ
れている。

【０００３】発振回路７は、基準クロックを発生する。
クロック制御回路８₁，８₂は、発振回路で発生した基
準クロックの周波数をもとに、位相を波形整形し、１８
０゜の位相差を持つ重なりのない２相クロックφ₁，φ
₂を発生する。アース接続用スイッチ１₁ないし１₁₂、
および、電源接続用スイッチ２₁ないし２₁₂は、このク
ロックφ₁，φ₂に連動して昇圧が行なわれる。図５で
は、クロックφ₁により、アース接続用スイッチ１₁，
１₃，・・・および電源接続用スイッチ２₂，・・・，
２₁₂が駆動される。また、クロックφ₂により、アース
接続用スイッチ１₂，・・・，１₁₂および電源接続用ス
イッチ２₁，２₃，・・・が駆動される。

【０００４】クロックφ₁が‘Ｈ’、クロックφ₂が
‘Ｌ’の時、アース接続用スイッチ１₁が接続され、電
源接続用スイッチ２₁が開放される。そのため、電源電
圧端子ＶＣＣからダイオード３₁に供給された電荷は、
キャパシタ４₁に蓄積されることになる。次に、クロッ
クφ₁が‘Ｌ’、クロックφ₂が‘Ｈ’の時には、アー
ス接続用スイッチ１₁が開放され、電源接続用スイッチ
２₁が接続される。同時に、アース接続用スイッチ１₂
が接続され、電源接続用スイッチ２₂が開放されてい
る。そのため、ダイオード３₂を通してキャパシタ４₁
とキャパシタ４₂は直列に接続される。このとき、キャ
パシタ４₂には、キャパシタ４₁に蓄積された電荷によ
る電圧と、電源電圧により、電源電圧の２倍の電圧がか
かることになる。次にクロックが反転すると、同様にし
て電源電圧の３倍の電圧がキャパシタ４₃に転送され
る。このようにして、キャパシタに蓄積された電荷は、
蓄積と転送を繰り返し、ダイオードを通って昇圧されな
がら転送される。最終的に、最終段のキャパシタ４₁₂に
は、理論上、電源電圧の１２倍の電圧が蓄積され、出力
端子Ｖ_outには、電源電圧の１３倍の電圧が発生するこ
とになる。

【０００５】上述のようなチャージポンプ回路では、電
荷をキャパシタから次段のキャパシタに順に転送し、昇
圧を行なうので、より高い電圧を発生するためには、チ
ャージポンプ回路の段数を増やせばよい。しかし、段数
を増やし、経路を長くすればするほど、所望の電圧に達
するまでの時間が長くなるという欠点がある。

【０００６】また、例えば、図５の昇圧回路のダイオー
ド３₁ないし３₁₂をＭＯＳトランジスタで構成すること
ができる。このような構成の場合、ダイオード３₁〜３
₁₂はＭＯＳトランジスタのゲートとドレインを接続し、
ドレインからソースに向かう向きが順バイアスになるよ
うに構成できる。このようなＭＯＳダイオード３₁〜３
₁₂の閾値電圧をＶ_TH1〜Ｖ_TH12とすると、Ｖ_TH1＜Ｖ_TH2＜・・・＜Ｖ_TH12 なる関係が成り立つ。

【０００７】クロックφ₁が‘Ｈ’、クロックφ₂が
‘Ｌ’のとき、キャパシタ４₁に、Ｃ（ＶＣＣ−Ｖ_TH1）［Ｃ］なる電荷が蓄積される。次に、クロックφ₁が‘Ｌ’、
クロックφ₂が‘Ｈ’になったときに、キャパシタ４₁
からキャパシタ４₂に電荷が転送される。この転送と昇
圧を何度も繰り返し、キャパシタ４₂に対して十分に電
荷の転送が行なわれたとき、ＭＯＳダイオード３₂のカ
ソードに接続されるキャパシタ４₁の端子が到達する電
圧は、Ｖ_1max＝２ＶＣＣ−Ｖ_TH1 である。この時、ダイオード３₃のカソードに接続され
るキャパシタ４₂の端子電圧をＶ₂とすると、Ｖ₂＝２ＶＣＣ−Ｖ_TH1−Ｖ_TH2 である。同様にそれぞれのキャパシタの端子が最終的に
到達する電圧を求めていくと、ダイオード５のカソード
に接続されるキャパシタ４₁₂の端子が到達する最高電圧
は、クロックφ₁が‘Ｈ’になったときで、Ｖ_1max＝１３ＶＣＣ−ΣＶ_THi（ｉ＝１，・・・，１
２）となる。ダイオード３₁〜３₁₂にそれぞれ接続されるキ
ャパシタ４₁〜４₁₂の端子が昇圧されて最終的に到達す
る電圧Ｖ_1max〜Ｖ_12max からわかるように、ＭＯＳダイ
オード３₁〜３₁₂の段数が増えるほど、ＭＯＳトランジ
スタの閾値電圧により、損失電圧が大きくなってしま
う。

【０００８】実際には、ＭＯＳトランジスタの閾値電圧
は、ソースにかかる電圧が高くなるにしたがって増加
し、ｎ段のＭＯＳダイオードによる構成では、Ｖ_THn＝Ｖ_TH＋γ（（２φ_B−Ｖ_B）^1/2 −（２φ_B）
^1/2）に達し、各ノードでの上昇電圧の割合が小さくなってい
る。ただし、Ｖ_THはソースと基板間の電圧Ｖ_B＝０Ｖの
ときの閾値電圧であり、 γ＝（２ε₀ε_SＱＮ_A）^1/2 ／Ｃ₀ φ_Bは平衡時のＰ型基板の静電ポテンシャルである。

【０００９】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、所望の高電圧に早く到達す
るとともに、損失電圧を少なくして、昇圧性能の良い昇
圧回路を提供することを目的とするものである。

【００１０】

【課題を解決するための手段】本発明は、ダイオード、
キャパシタからなり、キャパシタの一端を電源とアース
とに選択的に接続するスイッチ手段と、互いに位相の異
なるクロックにより前記スイッチ手段を切替駆動する駆
動手段を有し、最終段のキャパシタに電源電圧以上の高
電圧を得るチャージポンプ回路を有する昇圧回路におい
て、前記チャージポンプ回路を複数並列配置し、前記各
チャージポンプ回路の最終段のキャパシタを直列接続用
スイッチ手段を介して直列に接続するとともに、該直列
接続用スイッチ手段を制御するスイッチ制御手段を有す
ることを特徴とするものである。前記スイッチ制御手段
は、前記駆動手段のクロックと同期して前記直列接続用
スイッチ手段を制御するように構成することができる。
また、前記スイッチ制御手段は、前記駆動手段のクロッ
クとは異なるクロックにより前記直列接続用スイッチ手
段を制御するように構成することもできる。

【００１１】

【作用】本発明によれば、ダイオード、キャパシタから
なり、キャパシタの一端を電源とアースとに選択的に接
続するスイッチ手段と、互いに位相の異なるクロックに
より前記スイッチ手段を切替駆動する駆動手段を有する
チャージポンプ回路により、最終段のキャパシタに昇圧
された電源電圧以上の高電圧を蓄積する。このチャージ
ポンプ回路を複数用い、各チャージポンプ回路の最終段
のキャパシタを、直列接続用スイッチ手段を介して直列
に接続する。該直列接続用スイッチ手段を接続すること
により、各キャパシタが直列に接続され、各キャパシタ
の電圧の和の電圧を出力電圧として得ることができる。
これにより、理想的には、従来のチャージポンプ回路の
段数を分割し、それぞれのチャージポンプ回路を個別に
動作させ、その出力をそれぞれ加算することで、もとの
チャージポンプ回路と同じ出力電圧を得ることができ
る。このとき、それぞれのチャージポンプ回路の段数を
少なくできるので、所望の高電圧を得るまでの時間を短
縮することができる。また、ダイオードとしてＭＯＳト
ランジスタで構成した場合でも、最終段のキャパシタま
でのＭＯＳダイオードの数が減少するので、ＭＯＳダイ
オードの閾値電圧による損失電圧を低減でき、昇圧性能
を向上させることができる。

【００１２】

【実施例】図１は、本発明の昇圧回路の第１の実施例の
回路図である。図中、図５と同様の部分には同じ符号を
付して説明を省略する。１０₁ないし１０₄はチャージ
ポンプ回路である。ここでは、チャージポンプ回路を３
つ用い、各チャージポンプ回路１０₁〜１０₄は４段構
成を示しているが、これに限らず、必要とする電圧に応
じて、チャージポンプ回路の個数、および、各チャージ
ポンプ位階路の段数を適宜決定すればよい。

【００１３】図１に示した昇圧回路は、チャージポンプ
回路１０₁〜１０₃と、クロック制御回路８₁，８
₂と、発振回路７と、整流回路を構成するダイオード５
とキャパシタ６から構成され、電源電圧ＶＣＣの複数倍
の電圧を出力端子Ｖ_outから出力する。発振回路７は、
基本クロックを発生する。クロック制御回路８₁，８₂
は、発振回路７で発生した基本クロックに基づき、１８
０゜の位相差を持ち重なりのない２相のクロックφ₁，
φ₂を生成し、各チャージポンプ回路１０₁〜１０₃に
供給する。ここでは、クロック制御回路８₁がクロック
φ₁を出力し、クロック制御回路８₂がクロックφ₂を
出力するものとする。

【００１４】各チャージポンプ回路１０₁〜１０₃は、
ダイオード３₁〜３₄と、等しい容量を持つキャパシタ
４₁〜４₄と、アース接続用スイッチ１₁〜１₄、電源
接続用スイッチ２₁〜２₄から構成され、クロック制御
回路８₁が発生するクロックφ₁と、クロック制御回路
８₂が発生するクロックφ₂によって駆動される。クロ
ックφ₁が‘Ｈ’、クロックφ₂が‘Ｌ’のとき、アー
ス接続用スイッチ１₁，１₃および電源接続用スイッチ
２₂，２₄がオンし、アース接続用スイッチ１₂，１₄
および電源接続用スイッチ２₁，２₃がオフする。ま
た、クロックφ₁が‘Ｌ’、クロックφ₂が‘Ｈ’のと
き、アース接続用スイッチ１₁，１₃および電源接続用
スイッチ２₂，２₄がオフし、アース接続用スイッチ１
₂，１₄および電源接続用スイッチ２₁，２₃がオンす
る。アース接続用スイッチと電源接続用スイッチは、１
つのスイッチ手段により切り換えるように構成してもよ
い。

【００１５】チャージポンプ回路１０₃の最終段のキャ
パシタ４₄は、チャージポンプ回路１０₂の最終段のキ
ャパシタ４₄に電源接続用スイッチ２₄を介して接続さ
れている。また、チャージポンプ回路１０₂の最終段の
キャパシタ４₄は、チャージポンプ回路１０₁の最終段
のキャパシタ４₄に電源接続用スイッチ２₄を介して接
続されている。このような構成により、各チャージポン
プ回路１０₁〜１０₃の最終段のキャパシタは、電源接
続用スイッチを介して直列に接続されている。

【００１６】本発明の昇圧回路の第１の実施例の動作の
一例を説明する。動作を説明するために、初期状態にお
いて、それぞれのキャパシタの電荷蓄積量を０とし、簡
便のためにダイオード３₁〜３₄の順方向の電圧降下を
無視する。クロックφ₁が‘Ｈ’になると、キャパシタ
４₁〜４₄のダイオードに接続される端子には、ダイオ
ード３₁〜３₄を介してそれぞれ電源電圧ＶＣＣが印加
される。このとき、キャパシタ４₁，４₃の他方の端子
は、アース接続用スイッチ１₁，１₃を介してグランド
に接続されるので、Ｃ・ＶＣＣ［Ｃ］の電荷が蓄積される。また、キャパシタ４₂，４₄は、
電源接続用スイッチ２₂，２₄を介して電源電圧ＶＣＣ
が印加されるので、電荷蓄積量は０のままである。

【００１７】次に、クロックφ₂が‘Ｈ’になると、電
源接続用スイッチ２₁，２₃、および、アース接続用ス
イッチ１₂，１₄がオンになるので、ダイオード３₂，
３₄を通してキャパシタ４₁，４₃からキャパシタ
４₂，４₄にそれぞれ電荷が転送される。

【００１８】この動作が繰り返し行なわれることによ
り、キャパシタ４₁からキャパシタ４₂へ、キャパシタ
４₂からキャパシタ４₃へ、キャパシタ４₃からキャパ
シタ４₄へと電荷が転送される。

【００１９】キャパシタ４₄へ電荷が転送された後、ク
ロックが反転し、クロックφ₁が‘Ｈ’になると、電源
接続用スイッチ２₄がオンになる。これにより、チャー
ジポンプ回路１０₁〜１０₃の最終段のキャパシタ４₄
は、３個の電源接続用スイッチ２₄により互いに直列に
接続される。この時、キャパシタの容量結合により、チ
ャージポンプ回路１０₁〜１０₃の最終段のキャパシタ
４₄にそれぞれ蓄積されていた電圧Ｖ₁，Ｖ₂，Ｖ
₃と、チャージポンプ回路１０₃の電源接続用スイッチ
２₄に接続される電源電圧ＶＣＣとの和の電圧、すなわ
ち、Ｖ₁＋Ｖ₂＋Ｖ₃＋ＶＣＣが、ダイオード５のカソード端子に現れる。出力電圧
は、ダイオード５とキャパシタ６から構成される整流回
路により整流され、出力端子Ｖ_outに出力される。

【００２０】このように、上述の昇圧回路は、複数のチ
ャージポンプ回路を並列に動作させ、その昇圧電圧をそ
れぞれのチャージポンプ回路の最終段のキャパシタに蓄
積した後、該キャパシタを互いに直列に接続することに
よって昇圧を行なう。

【００２１】図１に示した回路を用いた場合、理想的に
は、チャージポンプ回路１０₁〜１０₃のそれぞれのキ
ャパシタ４₄には、４Ｃ・ＶＣＣ［Ｃ］の電荷が蓄積され、出力端子Ｖ_outに電源電圧ＶＣＣの
１３倍の電圧が出力されるはずである。実際には、ダイ
オードの順方向降下電圧のために、出力電圧損失が生じ
る。図５に示した従来の昇圧回路では、キャパシタ、ス
イッチ、ダイオードの組合わせを１２組直列に用いるこ
とにより、同等の出力電圧を得ることができる。図１に
示す回路では、同様の組み合わせを４組直列に用いてチ
ャージポンプ回路を構成し、３回路のチャージポンプ回
路１０₁〜１０₃を並列に動作させている。これによ
り、各チャージポンプ回路において、電荷を転送する経
路を短縮しているので、所望の電圧を得るまでの時間を
短くすることができる。

【００２２】図２は、時間経過と出力電圧との関係の説
明図である。図１に示した昇圧回路の一例と、図５に示
した従来の昇圧回路について、回路シミュレーションを
実行した結果を示している。図２からもわかるように、
上述の実施例の方が立ち上がりが早く、高電圧に達する
までの時間が短縮されていることがわかる。

【００２３】上述の各実施例において、出力端子１６か
ら出力される昇圧電圧をさらに高電圧にするには、各チ
ャージポンプ回路１０₁〜１０₃の最終段のキャパシタ
に発生する電圧Ｖ₁〜Ｖ₃を上げる方法がある。この方
法を実現する回路構成の一つとして、各チャージポンプ
回路１０₁〜１０₃の段数を多くし、それぞれのチャー
ジポンプ回路１０₁〜１０₃の最終段のキャパシタに蓄
積される昇圧電圧をより高くすることが考えられる。し
かしながら、チャージポンプ回路の段数を増やすことに
よって、それぞれのチャージポンプ回路の出力電圧が所
定の高電圧に到達する時間が長くなるという欠点があ
る。

【００２４】また、昇圧電圧をさらに高電圧にする他の
方法として、チャージポンプ回路の個数を増加し、スイ
ッチを介して互いに直列に接続されるキャパシタの段数
を増加する方法がある。この方法では、所定の電圧に達
するまでの時間を増加させることなく、所定の高電圧に
昇圧することができる。ただし、直列に接続するキャパ
シタの個数を増やすことで出力インピーダンスが増加す
るので、負荷電流を供給する能力が低下するという欠点
がある。

【００２５】これらの利点および欠点を考慮し、並列に
配置するチャージポンプ回路の回路数、および、各チャ
ージポンプ回路内の段数を適宜変更して、回路設計を行
なうことにより、所望の電圧を有し、所望の特性を有す
る昇圧回路を構成することができる。

【００２６】図３は、本発明の昇圧回路の第２の実施例
の回路図である。図中、図１と同様の部分には同じ符号
を付して説明を省略する。８₃，８₄はクロック制御回
路である。この実施例では、各チャージポンプ回路にお
いてキャパシタ４₁〜４₃の電荷の転送を行なうアース
接続用スイッチ１₁〜１₃、電源接続用スイッチ２₁〜
２₃を駆動するクロックＰ₁，Ｐ₂と、最終段のキャパ
シタ４₄を蓄積または直列接続に切り換えるスイッチ１
₄、２₄を駆動するクロックＱ₁，Ｑ₂の周波数が異な
る場合の回路図を示している。

【００２７】発振回路７が発生する基準クロックは、周
波数と位相を制御するクロック制御回路８₁〜８₄によ
って波形整形される。クロック制御回路８₁，８₂は、
２相のクロックＰ₁，Ｐ₂を発生する。また、クロック
制御回路８₃，８₄は、２相のクロックＱ₁，Ｑ₂を発
生する。クロックＰ₁，Ｐ₂を用いて昇圧が行なわれ、
クロックＱ₁，Ｑ₂を用いて最終段のキャパシタ４₄を
直列接続し、電圧を得る。

【００２８】クロックＱ₁，Ｑ₂の周波数よりもクロッ
クＰ₁，Ｐ₂の周波数が高い場合、それぞれのチャージ
ポンプ回路が昇圧する速度が向上し、昇圧時間を短縮す
ることができる。逆に、クロックＰ₁，Ｐ₂の周波数よ
りもクロックＱ₁，Ｑ₂のクロック周波数ｆ₀が高い場
合、実施例による回路の出力インピーダンスは、スイッ
チ２₄のオン抵抗が十分に小さいとすると、直列に接続
されたキャパシタの合成容量Ｃ₀とクロック周波数ｆ₀
から１／（２πｆ₀Ｃ₀）のように表わすことができる
ので、周波数ｆ₀が高いほど出力インピーダンスを低く
でき、出力端子Ｖ_outに接続される負荷に対する応答性
が向上する。

【００２９】この第２の実施例においても、第１の実施
例と同様、並列に配置するチャージポンプ回路の回路
数、および、各チャージポンプ回路内の段数を適宜設計
することにより、所望の電圧を出力する、所望の特性を
有する昇圧回路を得ることができる。

【００３０】図４は、本発明の昇圧回路の第２の実施例
におけるＭＯＳトランジスタを用いた場合の一例を示す
回路図である。図中、図３と同様の部分には同じ符号を
付して説明を省略する。１１₁ないし１１₄はＮＭＯＳ
トランジスタ、１２₁ないし１２₄はＰＭＯＳトランジ
スタ、１３₁ないし１３₄はＭＯＳトランジスタ、１４
は昇圧型反転回路、１５₁，１５₂は反転回路である。

【００３１】この例では、図３のダイオード３₁〜３₄
をＭＯＳトランジスタ１３₁〜１３₄で構成し、アース
接続用スイッチ１₁〜１₄をＮＭＯＳトランジスタで構
成し、電源接続用スイッチ２₁〜２₄をＰＭＯＳトラン
ジスタで構成している。ＭＯＳトランジスタ１３₁〜１
３₄は、図４に示すように、ＭＯＳトランジスタのゲー
トとドレインを接続し、ドレインからソースに向かう向
きが順バイアスになるようにすることでダイオードを構
成している。反転回路１５₁，１５₂は、動作特性の異
なるＰＭＯＳトランジスタとＮＭＯＳトランジスタから
なるスイッチを駆動するためにクロックを反転する。

【００３２】さらに、ダイオード５のカソードにキャパ
シタ４₄を介して接続されるＰＭＯＳトランジスタ１２
₄、および、これにキャパシタ４₄を介して直列に接続
されるＰＭＯＳトランジスタ１２₄には、ソースにチャ
ージポンプ回路が昇圧した高電圧が印加される。そのた
め、これらのＰＭＯＳトランジスタでは、ソースと基板
を接続し、昇圧型反転回路１４を用いてゲートにソース
・ドレイン間をオフできるだけの高電圧を印加してい
る。

【００３３】従来例ですでに説明したように、チャージ
ポンプ回路を構成するＭＯＳトランジスタ１３₁〜１３
₄の閾値電圧をＶ_TH1〜Ｖ_TH4とすると、ダイオード５
のカソードに接続されるキャパシタ４₄に蓄積される電
荷は、Ｃ・（４ＶＣＣ−ΣＶ_THi（ｉ＝１，・・・，４））［Ｃ］である。他の２つのキャパシタ４₄にも、同等の電荷が
蓄積される。３つのキャパシタ２４₄を直列に接続する
と、ダイオード５のカソードには、１３ＶＣＣ−３・ΣＶ_THi（ｉ＝１，・・・，４）の電圧が現れる。従来の方式では、前述したようにダイ
オードとキャパシタと２対のスイッチの組合わせを１２
段にした回路構成で同様の電圧が得られ、取り出せる電
圧は、１３ＶＣＣ−ΣＶ_THi（ｉ＝１，・・・，１２）である。Ｖ_TH1＜Ｖ_TH2＜・・・＜Ｖ_TH12 の関係から、本方式の方が閾値電圧による損失電圧が少
なく、より高い出力電圧が得られることがわかる。

【００３４】上述の例では、ダイオードを構成する素子
としてＭＯＳトランジスタを用いたが、バイポーラ・ト
ランジスタを用いることもでき、基板効果の影響がなく
なるので、昇圧の性能はさらに向上する。

【００３５】

【発明の効果】以上の説明から明らかなように、本発明
によれば、段数の少ない複数のチャージポンプ回路を並
列に動作させ、各チャージポンプ回路の最終段のキャパ
シタをスイッチを介して互いに直列に接続するように構
成したので、所望の電圧を得るまでの時間が短く、昇圧
性能の向上した昇圧回路を提供することができるという
効果がある。

【図面の簡単な説明】

【図１】本発明の昇圧回路の第１の実施例の回路図で
ある。

【図２】時間経過と出力電圧との関係の説明図であ
る。

【図３】本発明の昇圧回路の第２の実施例の回路図で
ある。

【図４】本発明の昇圧回路の第２の実施例におけるＭ
ＯＳトランジスタを用いた場合の一例を示す回路図であ
る。

【図５】従来のチャージポンプ回路を利用した昇圧回
路の一例を示す回路図である。

【符号の説明】

１₁〜１₁₂…アース接続用スイッチ、２₁〜２₁₂…電源
接続用スイッチ、３₁〜３₁₂，５…ダイオード、４₁〜
４₁₂，６…キャパシタ、７…発振回路、８₁〜８₄…ク
ロック制御回路、１０₁〜１０₄…チャージポンプ回
路、１１₁〜１１₄…ＮＭＯＳトランジスタ、１２₁〜
１２₄…ＰＭＯＳトランジスタ、１３₁〜１３₄…ＭＯ
Ｓトランジスタ、１４…昇圧型反転回路、１５₁，１５
₂…反転回路。

Claims

【特許請求の範囲】

【請求項１】ダイオード、キャパシタからなり、キャ
パシタの一端を電源とアースとに選択的に接続するスイ
ッチ手段と、互いに位相の異なるクロックにより前記ス
イッチ手段を切替駆動する駆動手段を有し、最終段のキ
ャパシタに電源電圧以上の高電圧を得るチャージポンプ
回路を有する昇圧回路において、前記チャージポンプ回
路を複数並列配置し、前記各チャージポンプ回路の最終
段のキャパシタを直列接続用スイッチ手段を介して直列
に接続するとともに、該直列接続用スイッチ手段を制御
するスイッチ制御手段を有することを特徴とする昇圧回
路。
【請求項２】前記スイッチ制御手段は、前記駆動手段
のクロックと同期して前記直列接続用スイッチ手段を制
御することを特徴とする請求項１に記載の昇圧回路。
【請求項３】前記スイッチ制御手段は、前記駆動手段
のクロックとは異なるクロックにより前記直列接続用ス
イッチ手段を制御することを特徴とする請求項１に記載
の昇圧回路。