JPH11341789A - スイッチトキャパシタ変成器およびその制御方法 - Google Patents
スイッチトキャパシタ変成器およびその制御方法Info
- Publication number
- JPH11341789A JPH11341789A JP13864998A JP13864998A JPH11341789A JP H11341789 A JPH11341789 A JP H11341789A JP 13864998 A JP13864998 A JP 13864998A JP 13864998 A JP13864998 A JP 13864998A JP H11341789 A JPH11341789 A JP H11341789A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- switches
- capacitor
- electrode
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 スイッチトキャパシタ変成器およびその制御
方法に関し、入力電流のリップルが小さなスイッチトキ
ャパシタ変成器およびその制御方法を提供する。 【解決手段】 複数個のキャパシタを複数個の第１のス
イッチを介してループ状に接続したループ回路と前記複
数個のキャパシタの各々の一方の電極を接地電位に接続
することのできる複数個の第２のスイッチと、一方の電
極が接地電位に接続された出力キャパシタと、前記複数
個のキャパシタの各々の他方の電極を入力電源に接続す
ることのできる複数個の第３のスイッチと、前記複数個
のキャパシタの各々の他方の電極を前記出力キャパシタ
の他方の電極に接続することのできる複数個の第４のス
イッチと、少なくとも前記第１と第２のスイッチの制御
信号を生成する制御回路とを有する。
方法に関し、入力電流のリップルが小さなスイッチトキ
ャパシタ変成器およびその制御方法を提供する。 【解決手段】 複数個のキャパシタを複数個の第１のス
イッチを介してループ状に接続したループ回路と前記複
数個のキャパシタの各々の一方の電極を接地電位に接続
することのできる複数個の第２のスイッチと、一方の電
極が接地電位に接続された出力キャパシタと、前記複数
個のキャパシタの各々の他方の電極を入力電源に接続す
ることのできる複数個の第３のスイッチと、前記複数個
のキャパシタの各々の他方の電極を前記出力キャパシタ
の他方の電極に接続することのできる複数個の第４のス
イッチと、少なくとも前記第１と第２のスイッチの制御
信号を生成する制御回路とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチトキャパ
シタ回路に関し、特にスイッチトキャパシタ変成器およ
びその制御方法に関する。
シタ回路に関し、特にスイッチトキャパシタ変成器およ
びその制御方法に関する。
【０００２】
【従来の技術】スイッチトキャパシタ回路は、キャパシ
タの接続を変更することにより、入力電圧の値や極性を
変化させて出力することができる。このようなスイッチ
トキャパシタ回路の例として、直流−直流昇圧変成器が
ある。
タの接続を変更することにより、入力電圧の値や極性を
変化させて出力することができる。このようなスイッチ
トキャパシタ回路の例として、直流−直流昇圧変成器が
ある。
【０００３】図５は、従来の技術による３倍昇圧スイッ
チトキャパシタ変成器の構成を示す。入力電源Ｅは、直
流電圧Ｖ１を供給する。キャパシタＣ１、Ｃ２、Ｃ３は
それぞれ１対のスイッチＳ１に挟まれ、直流電源Ｅに並
列に接続される。さらに、２つのスイッチＳ２がキャパ
シタＣ１、Ｃ２、Ｃ３を直列に接続するように配置さ
れ、この直列接続されたキャパシタがさらにスイッチＳ
２を介して出力キャパシタＣ０に接続される。出力キャ
パシタＣ０の端子間には、出力電圧Ｖ２が発生する。こ
の出力電圧Ｖ２が、負荷ＲL に供給される。
チトキャパシタ変成器の構成を示す。入力電源Ｅは、直
流電圧Ｖ１を供給する。キャパシタＣ１、Ｃ２、Ｃ３は
それぞれ１対のスイッチＳ１に挟まれ、直流電源Ｅに並
列に接続される。さらに、２つのスイッチＳ２がキャパ
シタＣ１、Ｃ２、Ｃ３を直列に接続するように配置さ
れ、この直列接続されたキャパシタがさらにスイッチＳ
２を介して出力キャパシタＣ０に接続される。出力キャ
パシタＣ０の端子間には、出力電圧Ｖ２が発生する。こ
の出力電圧Ｖ２が、負荷ＲL に供給される。
【０００４】スイッチＳ１が閉じられると、３つのキャ
パシタＣ１、Ｃ２、Ｃ３は並列に直流電源Ｅに接続さ
れ、それぞれ電圧Ｖ１まで充電される。
パシタＣ１、Ｃ２、Ｃ３は並列に直流電源Ｅに接続さ
れ、それぞれ電圧Ｖ１まで充電される。
【０００５】スイッチＳ１がオフにされ、スイッチＳ２
がオンにされると、キャパシタＣ１、Ｃ２、Ｃ３は直列
に接続され、この直列接続が出力キャパシタＣ０に接続
される。従って、出力キャパシタＣ０には、入力電圧Ｖ
１の３倍の電圧Ｖ２が供給される。このようにして、３
倍昇圧スイッチトキャパシタ変成器が構成される。
がオンにされると、キャパシタＣ１、Ｃ２、Ｃ３は直列
に接続され、この直列接続が出力キャパシタＣ０に接続
される。従って、出力キャパシタＣ０には、入力電圧Ｖ
１の３倍の電圧Ｖ２が供給される。このようにして、３
倍昇圧スイッチトキャパシタ変成器が構成される。
【０００６】また、複数のキャパシタを固定的に直列に
接続しておき、一個の電圧平均化キャパシタをスイッチ
により各キャパシタに順次並列接続することにより、各
キャパシタ電圧の平均化を行なう直列固定方式スイッチ
トキャパシタ昇圧変成器が知られている。
接続しておき、一個の電圧平均化キャパシタをスイッチ
により各キャパシタに順次並列接続することにより、各
キャパシタ電圧の平均化を行なう直列固定方式スイッチ
トキャパシタ昇圧変成器が知られている。
【０００７】
【発明が解決しようとする課題】図５に示した従来の技
術においては、スイッチＳ１が閉じられ、スイッチＳ２
が開いた状態においては、直流電源ＥからキャパシタＣ
１、Ｃ２、Ｃ３に並列に充電電流が流れる。スイッチＳ
１が開かれ、スイッチＳ２が閉じると、直流電源Ｅから
の充電電流は消滅し、直列接続されたキャパシタから出
力キャパシタへ放電電流が流れる。
術においては、スイッチＳ１が閉じられ、スイッチＳ２
が開いた状態においては、直流電源ＥからキャパシタＣ
１、Ｃ２、Ｃ３に並列に充電電流が流れる。スイッチＳ
１が開かれ、スイッチＳ２が閉じると、直流電源Ｅから
の充電電流は消滅し、直列接続されたキャパシタから出
力キャパシタへ放電電流が流れる。
【０００８】このような直並列切り換え型スイッチトキ
ャパシタ変成器は、入出力のリップルが大きい。
ャパシタ変成器は、入出力のリップルが大きい。
【０００９】電圧平均化キャパシタを備えた直列固定式
スイッチトキャパシタ変成器の場合も、突入電流や入力
電流リップルが大きくなる。
スイッチトキャパシタ変成器の場合も、突入電流や入力
電流リップルが大きくなる。
【００１０】
【発明が解決しようとする課題】本発明の目的は、入力
電流のリップルが小さなスイッチトキャパシタ変成器お
よびその制御方法を提供することである。
電流のリップルが小さなスイッチトキャパシタ変成器お
よびその制御方法を提供することである。
【００１１】本発明の他の目的は、新規な構成による可
変方式スイッチトキャパシタ変成器を提供することであ
る。
変方式スイッチトキャパシタ変成器を提供することであ
る。
【００１２】
【課題を解決するための手段】本発明の一観点によれ
ば、複数個のキャパシタを複数個の第１のスイッチを介
してループ状に接続したループ回路と前記複数個のキャ
パシタの各々の一方の電極を接地電位に接続することの
できる複数個の第２のスイッチと、一方の電極が接地電
位に接続された出力キャパシタと、前記複数個のキャパ
シタの各々の他方の電極を入力電源に接続することので
きる複数個の第３のスイッチと、前記複数個のキャパシ
タの各々の他方の電極を前記出力キャパシタの他方の電
極に接続することのできる複数個の第４のスイッチと、
少なくとも前記第１と第２のスイッチの制御信号を生成
する制御回路とを有するスイッチトキャパシタ変成器が
提供される。
ば、複数個のキャパシタを複数個の第１のスイッチを介
してループ状に接続したループ回路と前記複数個のキャ
パシタの各々の一方の電極を接地電位に接続することの
できる複数個の第２のスイッチと、一方の電極が接地電
位に接続された出力キャパシタと、前記複数個のキャパ
シタの各々の他方の電極を入力電源に接続することので
きる複数個の第３のスイッチと、前記複数個のキャパシ
タの各々の他方の電極を前記出力キャパシタの他方の電
極に接続することのできる複数個の第４のスイッチと、
少なくとも前記第１と第２のスイッチの制御信号を生成
する制御回路とを有するスイッチトキャパシタ変成器が
提供される。
【００１３】本発明の他の観点によれば、複数個のキャ
パシタを複数個の第１のスイッチを介してループ状に接
続したループ回路と、前記複数個のキャパシタの各々の
一方の電極を接地電位に接続することのできる複数個の
第２のスイッチと、一方の電極が接地電位に接続された
出力キャパシタと、前記複数個のキャパシタの各々の他
方の電極を入力電源に接続することのできる複数個の第
３のスイッチと、前記複数個のキャパシタの各々の他方
の電極を前記出力キャパシタの他方の電極に接続するこ
とのできる複数個の第４のスイッチとを用い、前記ルー
プ回路の複数個の第１のスイッチの１つをオフ、他をオ
ンとして複数個のキャパシタを直列に接続し、両端に接
続された前記第２および第４のスイッチを介して、前記
出力キャパシタを充電する第１工程と、前記直列接続さ
れた複数個のキャパシタのうち接地電位から所定個のキ
ャパシタの他方の電極を前記第３のスイッチの対応する
ものを介して入力電源に接続し、キャパシタを充電する
第２工程と、前記第１工程と前記第２工程とをオフにす
る第１のスイッチを変えて繰り返す工程とを含むスイッ
チトキャパシタ変成器の制御方法が提供される。
パシタを複数個の第１のスイッチを介してループ状に接
続したループ回路と、前記複数個のキャパシタの各々の
一方の電極を接地電位に接続することのできる複数個の
第２のスイッチと、一方の電極が接地電位に接続された
出力キャパシタと、前記複数個のキャパシタの各々の他
方の電極を入力電源に接続することのできる複数個の第
３のスイッチと、前記複数個のキャパシタの各々の他方
の電極を前記出力キャパシタの他方の電極に接続するこ
とのできる複数個の第４のスイッチとを用い、前記ルー
プ回路の複数個の第１のスイッチの１つをオフ、他をオ
ンとして複数個のキャパシタを直列に接続し、両端に接
続された前記第２および第４のスイッチを介して、前記
出力キャパシタを充電する第１工程と、前記直列接続さ
れた複数個のキャパシタのうち接地電位から所定個のキ
ャパシタの他方の電極を前記第３のスイッチの対応する
ものを介して入力電源に接続し、キャパシタを充電する
第２工程と、前記第１工程と前記第２工程とをオフにす
る第１のスイッチを変えて繰り返す工程とを含むスイッ
チトキャパシタ変成器の制御方法が提供される。
【００１４】複数のキャパシタをループ状にスイッチを
介して接続しておき、オフにするスイッチを順次変更
し、接地電位から所定数のキャパシタを充電することに
より、キャパシタ電圧の平均化を行い、入力出力のリッ
プルを小さくすることができる。
介して接続しておき、オフにするスイッチを順次変更
し、接地電位から所定数のキャパシタを充電することに
より、キャパシタ電圧の平均化を行い、入力出力のリッ
プルを小さくすることができる。
【００１５】
【発明の実施の形態】図１は、本発明の実施例による３
倍昇圧スイッチトキャパシタ変成器を示す。図１（Ａ）
は、３倍昇圧スイッチトキャパシタ変成器の回路図を示
し、図１（Ｂ）は、図１（Ａ）の回路図を実現するため
の具体的構成を示し、図１（Ｃ）は、図１（Ａ）、
（Ｂ）に示した回路を駆動する制御信号のタイミングを
示す。
倍昇圧スイッチトキャパシタ変成器を示す。図１（Ａ）
は、３倍昇圧スイッチトキャパシタ変成器の回路図を示
し、図１（Ｂ）は、図１（Ａ）の回路図を実現するため
の具体的構成を示し、図１（Ｃ）は、図１（Ａ）、
（Ｂ）に示した回路を駆動する制御信号のタイミングを
示す。
【００１６】図１（Ａ）において、入力電源Ｅは直流電
圧Ｖ１を端子Ｔ１、Ｔ１ａ間に供給する。キャパシタＣ
１、Ｃ２、Ｃ３は、スイッチＭ１、Ｍ２、Ｍ３を介して
ループ状に接続されている。さらに、キャパシタＣ１、
Ｃ２、Ｃ３の各々の一方の電極は、スイッチＧ１、Ｇ
２、Ｇ３を介して接地電位に接続されている。制御回路
１０はスイッチＭ１〜Ｍ３、Ｇ１〜Ｇ３を制御する制御
信号を出力する。
圧Ｖ１を端子Ｔ１、Ｔ１ａ間に供給する。キャパシタＣ
１、Ｃ２、Ｃ３は、スイッチＭ１、Ｍ２、Ｍ３を介して
ループ状に接続されている。さらに、キャパシタＣ１、
Ｃ２、Ｃ３の各々の一方の電極は、スイッチＧ１、Ｇ
２、Ｇ３を介して接地電位に接続されている。制御回路
１０はスイッチＭ１〜Ｍ３、Ｇ１〜Ｇ３を制御する制御
信号を出力する。
【００１７】直流電圧Ｖ１を供給する端子Ｔ１はダイオ
ードＤｉ１、Ｄｉ２、Ｄｉ３を介してキャパシタＣ２、
Ｃ２、Ｃ３のそれぞれの他方の電極に接続されている。
また、キャパシタＣ１、Ｃ２、Ｃ３の他方の電極は、ダ
イオードＤｏ１、Ｄｏ２、Ｄｏ３を介して出力キャパシ
タＣ０の他方の電極に接続されている。出力キャパシタ
Ｃ０の一方の電極は、前述の接地電位に接続されてい
る。出力キャパシタＣ０の端子電圧は、出力端子Ｔ２、
Ｔ２ａ間に供給されている。出力端子Ｔ２、Ｔ２ａ間に
は、負荷ＲL が接続される。このようにして、出力電圧
Ｖ２が負荷ＲL に供給される。
ードＤｉ１、Ｄｉ２、Ｄｉ３を介してキャパシタＣ２、
Ｃ２、Ｃ３のそれぞれの他方の電極に接続されている。
また、キャパシタＣ１、Ｃ２、Ｃ３の他方の電極は、ダ
イオードＤｏ１、Ｄｏ２、Ｄｏ３を介して出力キャパシ
タＣ０の他方の電極に接続されている。出力キャパシタ
Ｃ０の一方の電極は、前述の接地電位に接続されてい
る。出力キャパシタＣ０の端子電圧は、出力端子Ｔ２、
Ｔ２ａ間に供給されている。出力端子Ｔ２、Ｔ２ａ間に
は、負荷ＲL が接続される。このようにして、出力電圧
Ｖ２が負荷ＲL に供給される。
【００１８】図１（Ｂ）は、図１（Ａ）の回路の具体的
構成例を示す。スイッチＭ１、Ｍ２、Ｍ３およびスイッ
チＧ１、Ｇ２、Ｇ３は、それぞれ２個のＭＯＳＦＥＴが
トーテムポール接続された半導体素子によって構成され
ている。このようなトーテムポール接続ＭＯＳＦＥＴス
イッチは、ドライブ回路が簡単で確実にスイッチをオン
・オフできる特性を有する。その他の点は、図１（Ａ）
と同様である。
構成例を示す。スイッチＭ１、Ｍ２、Ｍ３およびスイッ
チＧ１、Ｇ２、Ｇ３は、それぞれ２個のＭＯＳＦＥＴが
トーテムポール接続された半導体素子によって構成され
ている。このようなトーテムポール接続ＭＯＳＦＥＴス
イッチは、ドライブ回路が簡単で確実にスイッチをオン
・オフできる特性を有する。その他の点は、図１（Ａ）
と同様である。
【００１９】図１（Ｃ）は、制御回路１０から各スイッ
チＭ１、Ｍ２、Ｍ３、Ｇ１、Ｇ２、Ｇ３に供給される信
号のタイミングを示す。各信号を対応するスイッチの記
号で示す。図中、斜線で示した区間がスイッチをオンに
させる信号が供給される時間である。制御信号の１周期
Ｔｃは、繰り返し周波数ｆc に対しＴｃ＝１／ｆc の関
係にある。１周期Ｔｃは３つの時間領域Ｔ１、Ｔ２、Ｔ
３に分割される。
チＭ１、Ｍ２、Ｍ３、Ｇ１、Ｇ２、Ｇ３に供給される信
号のタイミングを示す。各信号を対応するスイッチの記
号で示す。図中、斜線で示した区間がスイッチをオンに
させる信号が供給される時間である。制御信号の１周期
Ｔｃは、繰り返し周波数ｆc に対しＴｃ＝１／ｆc の関
係にある。１周期Ｔｃは３つの時間領域Ｔ１、Ｔ２、Ｔ
３に分割される。
【００２０】図２は、図１（Ｃ）に示す各時間領域での
瞬時等価回路を示す。図２（Ａ１）、（Ａ２）は、時間
領域Ｔ１における瞬時等価回路を示している。図１
（Ｃ）に示すように、先ずスイッチＧ１、Ｍ２がオンに
され、他のスイッチはオフにされる。図２（Ａ２）がこ
の状態を示す。スイッチＧ１がオンにされるため、キャ
パシタＣ１が接地電位に接続され、直流電源Ｅから入力
ダイオードＤｉ１を介してキャパシタＣ１を充電する充
電回路が形成される。スイッチＭ２がオンにされること
により、キャパシタＣ２、Ｃ３が接続されるが、キャパ
シタＣ３の接地側電極は電気的には浮遊状態であり、キ
ャパシタＣ２、Ｃ３は電気的に未だ動作しない。
瞬時等価回路を示す。図２（Ａ１）、（Ａ２）は、時間
領域Ｔ１における瞬時等価回路を示している。図１
（Ｃ）に示すように、先ずスイッチＧ１、Ｍ２がオンに
され、他のスイッチはオフにされる。図２（Ａ２）がこ
の状態を示す。スイッチＧ１がオンにされるため、キャ
パシタＣ１が接地電位に接続され、直流電源Ｅから入力
ダイオードＤｉ１を介してキャパシタＣ１を充電する充
電回路が形成される。スイッチＭ２がオンにされること
により、キャパシタＣ２、Ｃ３が接続されるが、キャパ
シタＣ３の接地側電極は電気的には浮遊状態であり、キ
ャパシタＣ２、Ｃ３は電気的に未だ動作しない。
【００２１】出力キャパシタＣ０の電位がキャパシタＣ
１の電位よりも低い場合には、キャパシタＣ１から出力
ダイオードＤｏ１を介して出力キャパシタＣ０に電流が
流れるが、出力キャパシタＣ０がある程度充電された後
は、出力キャパシタＣ０の電位のほうがキャパシタＣ１
の電位よりも高くなるため、電流は出力ダイオードＤｏ
１で遮断され、キャパシタＣ１と出力キャパシタＣ０間
に電流は流れない。
１の電位よりも低い場合には、キャパシタＣ１から出力
ダイオードＤｏ１を介して出力キャパシタＣ０に電流が
流れるが、出力キャパシタＣ０がある程度充電された後
は、出力キャパシタＣ０の電位のほうがキャパシタＣ１
の電位よりも高くなるため、電流は出力ダイオードＤｏ
１で遮断され、キャパシタＣ１と出力キャパシタＣ０間
に電流は流れない。
【００２２】その後、時間領域Ｔ１内において、スイッ
チＧ１、Ｍ２に加えスイッチＭ３がオンになる。
チＧ１、Ｍ２に加えスイッチＭ３がオンになる。
【００２３】図２（Ａ１）がこの状態を示す。スイッチ
Ｍ３がオンになることにより、キャパシタＣ３とＣ１が
接続される。すなわち、キャパシタＣ２、Ｃ３、Ｃ１の
直列接続が形成される。キャパシタＣ１、Ｃ３、Ｃ２の
直列接続の電位が出力キャパシタＣ０の充電電位よりも
高い時は、キャパシタＣ２の正極から出力ダイオードＤ
ｏ２を介して出力キャパシタＣ０の正極に電流が流れ
る。同様キャパシタＣ１の負極、出力キャパシタＣ０の
負極間にも電流が流れる。このようにして、出力キャパ
シタＣ０が充電され、その電位がＸ０に昇圧される。
Ｍ３がオンになることにより、キャパシタＣ３とＣ１が
接続される。すなわち、キャパシタＣ２、Ｃ３、Ｃ１の
直列接続が形成される。キャパシタＣ１、Ｃ３、Ｃ２の
直列接続の電位が出力キャパシタＣ０の充電電位よりも
高い時は、キャパシタＣ２の正極から出力ダイオードＤ
ｏ２を介して出力キャパシタＣ０の正極に電流が流れ
る。同様キャパシタＣ１の負極、出力キャパシタＣ０の
負極間にも電流が流れる。このようにして、出力キャパ
シタＣ０が充電され、その電位がＸ０に昇圧される。
【００２４】なお、キャパシタＣ１は入力ダイオードＤ
ｉ１を介して充電され続ける。他のダイオードＤｉ２、
Ｄｉ３およびＤｏ３、Ｄｏ１は、端子間電圧が逆極性と
なるため電流は流れない。
ｉ１を介して充電され続ける。他のダイオードＤｉ２、
Ｄｉ３およびＤｏ３、Ｄｏ１は、端子間電圧が逆極性と
なるため電流は流れない。
【００２５】図１（Ｃ）に示す時間領域Ｔ１の最終領域
においては、スイッチＭ２がオフにされる。スイッチＭ
２がオフすることにより、キャパシタＣ２、Ｃ３間の接
続が遮断される。従って、キャパシタＣ２が電気的に浮
遊状態となり、出力キャパシタＣ０への充電電流は消滅
する。入力電源ＥからキャパシタＣ１への充電は継続す
る。
においては、スイッチＭ２がオフにされる。スイッチＭ
２がオフすることにより、キャパシタＣ２、Ｃ３間の接
続が遮断される。従って、キャパシタＣ２が電気的に浮
遊状態となり、出力キャパシタＣ０への充電電流は消滅
する。入力電源ＥからキャパシタＣ１への充電は継続す
る。
【００２６】図２（Ａ２）に示す状態においては、キャ
パシタＣ２、Ｃ３は電気的に作動していない。また、ダ
イオードＤｉ２、Ｄｏ２も端子間電圧が逆極性となるた
め電流を流さない。他のダイオードＤｉ３、Ｄｏ３、Ｄ
ｏ１も、電流を流さない。以下の説明においては、回路
的に動作していないダイオードの結線を省略して示す。
パシタＣ２、Ｃ３は電気的に作動していない。また、ダ
イオードＤｉ２、Ｄｏ２も端子間電圧が逆極性となるた
め電流を流さない。他のダイオードＤｉ３、Ｄｏ３、Ｄ
ｏ１も、電流を流さない。以下の説明においては、回路
的に動作していないダイオードの結線を省略して示す。
【００２７】時間領域Ｔ２においては、時間領域Ｔ１に
対して１→２、２→３、３→１の交換が行なわれた状態
で時間領域Ｔ１と同様の動作が進行する。先ず、図２
（Ｂ２）に示す回路が形成され、キャパシタＣ２が充電
される。次に、図２（Ｂ１）に示す回路が形成され、直
列接続されたキャパシタＣ３、Ｃ１、Ｃ２から出力キャ
パシタＣ０に充電電流が流れる。キャパシタＣ２は充電
され続ける。さらに、図２（Ｂ２）に示す接続が形成さ
れ、キャパシタＣ２がさらに充電される。
対して１→２、２→３、３→１の交換が行なわれた状態
で時間領域Ｔ１と同様の動作が進行する。先ず、図２
（Ｂ２）に示す回路が形成され、キャパシタＣ２が充電
される。次に、図２（Ｂ１）に示す回路が形成され、直
列接続されたキャパシタＣ３、Ｃ１、Ｃ２から出力キャ
パシタＣ０に充電電流が流れる。キャパシタＣ２は充電
され続ける。さらに、図２（Ｂ２）に示す接続が形成さ
れ、キャパシタＣ２がさらに充電される。
【００２８】時間領域Ｔ３においては、さらに２→３、
３→１、１→２の変換が行なわれ、時間領域Ｔ２と同様
の動作が繰り返される。
３→１、１→２の変換が行なわれ、時間領域Ｔ２と同様
の動作が繰り返される。
【００２９】まず、図２（Ｃ２）に示す回路が形成さ
れ、キャパシタＣ３が充電される。次に、図２（Ｃ１）
に示す回路が形成され、直列接続されたキャパシタＣ
１、Ｃ２、Ｃ３から出力キャパシタＣ０に充電電流が流
れる。この間も、キャパシタＣ３の充電は継続される。
さらに、図２（Ｃ２）に示す回路が実現され、キャパシ
タＣ３が充電される。その後、再び時間領域Ｔ１に戻
り、図２（Ａ１）、（Ａ２）の回路が形成される。以下
順次同様の動作が繰り返される。
れ、キャパシタＣ３が充電される。次に、図２（Ｃ１）
に示す回路が形成され、直列接続されたキャパシタＣ
１、Ｃ２、Ｃ３から出力キャパシタＣ０に充電電流が流
れる。この間も、キャパシタＣ３の充電は継続される。
さらに、図２（Ｃ２）に示す回路が実現され、キャパシ
タＣ３が充電される。その後、再び時間領域Ｔ１に戻
り、図２（Ａ１）、（Ａ２）の回路が形成される。以下
順次同様の動作が繰り返される。
【００３０】図１、図２においては、３個のキャパシタ
をループ状に接続し、入力電圧を３倍に昇圧する場合を
示した。ループ状に接続するキャパシタおよび関連する
素子を変更することにより、一般的にｎ倍の昇圧変成器
を構成することができる。
をループ状に接続し、入力電圧を３倍に昇圧する場合を
示した。ループ状に接続するキャパシタおよび関連する
素子を変更することにより、一般的にｎ倍の昇圧変成器
を構成することができる。
【００３１】図３（Ａ）、（Ｂ）は、ｎ倍昇圧スイッチ
トキャシタ変成器の回路およびそのスイッチの制御信号
のタイミングを示す。
トキャシタ変成器の回路およびそのスイッチの制御信号
のタイミングを示す。
【００３２】図３（Ａ）において、キャパシタＣ１、Ｃ
２、．．．ＣｎがスイッチＭ１、Ｍ２、．．．Ｍｎを介
してループ状に接続され、各キャパシタに関して図１
（Ａ）と同様の接続が形成されている。制御回路１０
は、スイッチＭ１、Ｍ２、．．．Ｍｎ、Ｇ１、Ｇ
２、．．．Ｇｎに対する制御信号を供給する。
２、．．．ＣｎがスイッチＭ１、Ｍ２、．．．Ｍｎを介
してループ状に接続され、各キャパシタに関して図１
（Ａ）と同様の接続が形成されている。制御回路１０
は、スイッチＭ１、Ｍ２、．．．Ｍｎ、Ｇ１、Ｇ
２、．．．Ｇｎに対する制御信号を供給する。
【００３３】図３（Ｂ）に示す制御信号により、図２を
参照して説明したのと同様の充放電動作が行なわれる。
この場合、充電されるキャパシタが１個であることは、
図２の場合と同様であるが、直列接続されるキャパシタ
は３個からｎ個に変化する。従って、出力キャパシタＣ
０には、入力電圧をｎ倍した電圧が供給される。
参照して説明したのと同様の充放電動作が行なわれる。
この場合、充電されるキャパシタが１個であることは、
図２の場合と同様であるが、直列接続されるキャパシタ
は３個からｎ個に変化する。従って、出力キャパシタＣ
０には、入力電圧をｎ倍した電圧が供給される。
【００３４】このように、複数個のキャパシタＣ１、Ｃ
２、．．．ＣｎをスイッチＭ１、Ｍ２、．．．Ｍｎを介
してループ状に接続し、各キャパシタの一方の電極をス
イッチＧ１、Ｇ２，．．．Ｇｎを介して接地電位に接続
し、キャパシタの他方の電極をダイオードで構成される
スイッチ２を介して直流電源Ｅに接続すると共に、ダイ
オードで構成されるスイッチ３を介して出力キャパシタ
Ｃ０に接続することにより、ｎ倍昇圧変成器が形成され
る。
２、．．．ＣｎをスイッチＭ１、Ｍ２、．．．Ｍｎを介
してループ状に接続し、各キャパシタの一方の電極をス
イッチＧ１、Ｇ２，．．．Ｇｎを介して接地電位に接続
し、キャパシタの他方の電極をダイオードで構成される
スイッチ２を介して直流電源Ｅに接続すると共に、ダイ
オードで構成されるスイッチ３を介して出力キャパシタ
Ｃ０に接続することにより、ｎ倍昇圧変成器が形成され
る。
【００３５】以上の実施例においては、出力電圧は入力
電圧の整数倍を基本とするものであった。より任意の出
力電圧を得ようとする場合、入力電圧も複数個のキャパ
シタの両端に接続されるようにすることができる。
電圧の整数倍を基本とするものであった。より任意の出
力電圧を得ようとする場合、入力電圧も複数個のキャパ
シタの両端に接続されるようにすることができる。
【００３６】図４は、ｎ／ｍ倍昇圧スイッチトキャパシ
タ変成器を示す。図４（Ａ）は回路図を示し、図４
（Ｂ）、（Ｃ）は昇圧電圧供給時の等価回路を示す。
タ変成器を示す。図４（Ａ）は回路図を示し、図４
（Ｂ）、（Ｃ）は昇圧電圧供給時の等価回路を示す。
【００３７】図４（Ａ）は、図３（Ａ）の入力ダイオー
ドＤｉ１、Ｄｉ２，．．．Ｄｉｎを制御信号を受けて動
作するスイッチＶ１、Ｖ２．．．ＶＮに変更したもので
ある。スイッチＶ１、Ｖ２、．．．．Ｖｎは、たとえば
図４（Ｄ）に示すような直列接続ＭＯＳＦＥＴで構成で
きる。制御回路１０はスイッチＭ１、Ｍ２、．．．Ｍ
ｎ、Ｇ１、Ｇ２，．．．Ｇｎ、Ｖ１、Ｖ２、．．．Ｖｎ
に対する制御信号を供給する。他の構成は図３（Ａ）と
同様である。
ドＤｉ１、Ｄｉ２，．．．Ｄｉｎを制御信号を受けて動
作するスイッチＶ１、Ｖ２．．．ＶＮに変更したもので
ある。スイッチＶ１、Ｖ２、．．．．Ｖｎは、たとえば
図４（Ｄ）に示すような直列接続ＭＯＳＦＥＴで構成で
きる。制御回路１０はスイッチＭ１、Ｍ２、．．．Ｍ
ｎ、Ｇ１、Ｇ２，．．．Ｇｎ、Ｖ１、Ｖ２、．．．Ｖｎ
に対する制御信号を供給する。他の構成は図３（Ａ）と
同様である。
【００３８】入力ダイオードＤｉをスイッチＶで置き換
え、いずれかのスイッチＶを選択的にオンにすることが
できるように構成したことにより、入力電圧Ｖ１を任意
個のキャパシタの直列接続に印加することが可能とな
る。たとえば、スイッチＶ１をオンにし、スイッチＧｍ
をオンにすれば、入力電圧Ｖ１は直列接続されたキャパ
シタＣ１、Ｃ２．．．Ｃｍの両端に印加される。
え、いずれかのスイッチＶを選択的にオンにすることが
できるように構成したことにより、入力電圧Ｖ１を任意
個のキャパシタの直列接続に印加することが可能とな
る。たとえば、スイッチＶ１をオンにし、スイッチＧｍ
をオンにすれば、入力電圧Ｖ１は直列接続されたキャパ
シタＣ１、Ｃ２．．．Ｃｍの両端に印加される。
【００３９】図４（Ｂ）はこの場合を示す。スイッチＧ
ｍがオンにされる時、スイッチＭｍはオフにされ、キャ
パシタＣm+1 の電位が最高電位となり、出力ダイオード
Ｄｏ m+1 を介して出力キャパシタＣｏが充電される。
ｍがオンにされる時、スイッチＭｍはオフにされ、キャ
パシタＣm+1 の電位が最高電位となり、出力ダイオード
Ｄｏ m+1 を介して出力キャパシタＣｏが充電される。
【００４０】図４（Ｃ）は、入力電圧Ｖ１がキャパシタ
Ｃ２、．．．Ｃm+1 の直列接続に供給される場合を示
す。
Ｃ２、．．．Ｃm+1 の直列接続に供給される場合を示
す。
【００４１】制御信号を調整することにより、１≦ｍ≦
ｎの任意の整数ｍを選択し、ｎ／ｍ倍昇圧スイッチトキ
ャパシタ変成器を構成することができる。
ｎの任意の整数ｍを選択し、ｎ／ｍ倍昇圧スイッチトキ
ャパシタ変成器を構成することができる。
【００４２】なお、出力ダイオードＤｏも、図４（Ｄ）
に示すような直列接続ＭＯＳＦＥＴ等の制御端子を有す
るスイッチで構成してもよい。この場合は、さらに１≦
ｐ≦ｎの任意の整数ｐを選択し、ｐ／ｍ倍スイッチトキ
ャパシタ変成器を構成することができる。
に示すような直列接続ＭＯＳＦＥＴ等の制御端子を有す
るスイッチで構成してもよい。この場合は、さらに１≦
ｐ≦ｎの任意の整数ｐを選択し、ｐ／ｍ倍スイッチトキ
ャパシタ変成器を構成することができる。
【００４３】図６は、図１に示す３倍昇圧スッチトキャ
パシタ変成器の特性を、図５に示す従来の技術による３
倍昇圧スイッチトキャパシタ変成器の特性と比較して示
す。なお、これらの特性は、シュミレ−ションによって
計算したものである。
パシタ変成器の特性を、図５に示す従来の技術による３
倍昇圧スイッチトキャパシタ変成器の特性と比較して示
す。なお、これらの特性は、シュミレ−ションによって
計算したものである。
【００４４】図６（Ａ）は、出力電圧Ｖ２の時間変化を
示す。出力電圧の立ち上がり特性は、本願実施例のもの
の方が急である。ただし、飽和電圧は図５に示した従来
の技術のものの方が若干高い。これは、図１の回路では
充電回路、放電回路中にダイオードが挿入され、ダイオ
ードの順方向電圧降下が寄与するものと思われる。
示す。出力電圧の立ち上がり特性は、本願実施例のもの
の方が急である。ただし、飽和電圧は図５に示した従来
の技術のものの方が若干高い。これは、図１の回路では
充電回路、放電回路中にダイオードが挿入され、ダイオ
ードの順方向電圧降下が寄与するものと思われる。
【００４５】図６（Ｂ）は、立ち上げ時における入力電
流の波形を示す。従来の入力電流のリップルと較べ、本
願実施例の入力電流のリップルは格段に小さくなってい
ることが判る。
流の波形を示す。従来の入力電流のリップルと較べ、本
願実施例の入力電流のリップルは格段に小さくなってい
ることが判る。
【００４６】図６（Ｃ）は、定常状態における出力電圧
Ｖ２の変化を示す。出力電圧のリップルも、従来のもの
と較べ大きく低減されていることが分かる。
Ｖ２の変化を示す。出力電圧のリップルも、従来のもの
と較べ大きく低減されていることが分かる。
【００４７】図６（Ｄ）は、定常状態における入力電流
の変化を示す。従来の変成器の入力電流のリップルと較
べ、本願実施例の変成器のリップルは著しく低減されて
いることが分かる。
の変化を示す。従来の変成器の入力電流のリップルと較
べ、本願実施例の変成器のリップルは著しく低減されて
いることが分かる。
【００４８】以上、実施例に沿って本発明を説明した
が、本発明はこれらに制限されるものではない。例え
ば、種々の変更、改良、組み合わせが可能なことは当業
者に自明であろう。
が、本発明はこれらに制限されるものではない。例え
ば、種々の変更、改良、組み合わせが可能なことは当業
者に自明であろう。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
入力電流、出力電圧のリップルを低減した昇圧スイッチ
トキャパシタ変成器およびその制御方法が提供される。
入力電流、出力電圧のリップルを低減した昇圧スイッチ
トキャパシタ変成器およびその制御方法が提供される。
【図１】本発明の実施例による３倍昇圧スイッチトキャ
パシタ変成器を示す回路図およびタイミング図である。
パシタ変成器を示す回路図およびタイミング図である。
【図２】図１（Ａ）、（Ｂ）に示した回路を図１（Ｃ）
に示す制御信号で制御した時の瞬時等価回路図である。
に示す制御信号で制御した時の瞬時等価回路図である。
【図３】本発明の他の実施例によるｎ倍昇圧スイッチト
キャパシタ変成器の回路図および制御信号のタイミング
図である。
キャパシタ変成器の回路図および制御信号のタイミング
図である。
【図４】本発明の他の実施例によるｎ／ｍ倍昇圧スイッ
チトキャパシタ変成器の構成を示す回路図および等価回
路図である。
チトキャパシタ変成器の構成を示す回路図および等価回
路図である。
【図５】従来の技術による３倍昇圧スイッチトキャパシ
タ変成器の回路図である。
タ変成器の回路図である。
【図６】図１に示す実施例と図５に示す従来の技術の特
性を比較して示すグラフである。
性を比較して示すグラフである。
Ｃｎ キャパシタ Ｃ０ 出力キャパシタ Ｄ ダイオード Ｔ 端子 Ｇ、Ｍ、Ｖ スイッチ １０ 制御回路
Claims (5)
- 【請求項１】 複数個のキャパシタを複数個の第１のス
イッチを介してループ状に接続したループ回路と前記複
数個のキャパシタの各々の一方の電極を接地電位に接続
することのできる複数個の第２のスイッチと、 一方の電極が接地電位に接続された出力キャパシタと、 前記複数個のキャパシタの各々の他方の電極を入力電源
に接続することのできる複数個の第３のスイッチと、 前記複数個のキャパシタの各々の他方の電極を前記出力
キャパシタの他方の電極に接続することのできる複数個
の第４のスイッチと、 少なくとも前記第１と第２のスイッチの制御信号を生成
する制御回路とを有するスイッチトキャパシタ変成器。 - 【請求項２】 前記第３と第４のスイッチがダイオード
を含む請求項１記載のスイッチトキャパシタ変成器。 - 【請求項３】 前記第３のスイッチが制御端子を有する
半導体素子を含み、前記制御回路が第３のスイッチの制
御信号も生成し、前記第４のスイッチがダイオードであ
る請求項１記載のスイッチトキャパシタ変成器。 - 【請求項４】 前記制御回路は、前記ループ回路を１か
所で開路し、その１端を接地電位に接続する状態を実現
できる請求項１〜３のいずれかに記載のスイッチトキャ
パシタ変成器。 - 【請求項５】 複数個のキャパシタを複数個の第１のス
イッチを介してループ状に接続したループ回路と、前記
複数個のキャパシタの各々の一方の電極を接地電位に接
続することのできる複数個の第２のスイッチと、一方の
電極が接地電位に接続された出力キャパシタと、前記複
数個のキャパシタの各々の他方の電極を入力電源に接続
することのできる複数個の第３のスイッチと、前記複数
個のキャパシタの各々の他方の電極を前記出力キャパシ
タの他方の電極に接続することのできる複数個の第４の
スイッチとを用い、 前記ループ回路の複数個の第１のスイッチの１つをオ
フ、他をオンとして複数個のキャパシタを直列に接続
し、両端に接続された前記第２および第４のスイッチを
介して、前記出力キャパシタを充電する第１工程と、 前記直列接続された複数個のキャパシタのうち接地電位
から所定個のキャパシタの他方の電極を前記第３のスイ
ッチの対応するものを介して入力電源に接続し、キャパ
シタを充電する第２工程と、 前記第１工程と前記第２工程とをオフにする第１のスイ
ッチを変えて繰り返す工程とを含むスイッチトキャパシ
タ変成器の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13864998A JPH11341789A (ja) | 1998-05-20 | 1998-05-20 | スイッチトキャパシタ変成器およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13864998A JPH11341789A (ja) | 1998-05-20 | 1998-05-20 | スイッチトキャパシタ変成器およびその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11341789A true JPH11341789A (ja) | 1999-12-10 |
Family
ID=15226933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13864998A Withdrawn JPH11341789A (ja) | 1998-05-20 | 1998-05-20 | スイッチトキャパシタ変成器およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11341789A (ja) |
-
1998
- 1998-05-20 JP JP13864998A patent/JPH11341789A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563235B1 (en) | Switched capacitor array circuit for use in DC-DC converter and method | |
| US8295064B2 (en) | Operation control method of charge pump circuit | |
| JP2006500898A (ja) | フィボナッチ数増倍を有する電荷ポンプ | |
| US4135235A (en) | Synthesizer circuit for generating three-tier waveforms | |
| US8519777B2 (en) | Triple mode charge-pump | |
| US20060139021A1 (en) | Serial connected low-loss synchronously switchable voltage chopper | |
| KR20020028844A (ko) | Ｄｃ／ｄｃ 컨버터 | |
| KR100239601B1 (ko) | 충전 펌프 | |
| JPH07255167A (ja) | 容量性負荷駆動用ｄｃ−ｄｃブーストコンバータ | |
| CA2227747A1 (en) | Buck regulator with plural outputs | |
| JPH08205524A (ja) | 電圧変換装置 | |
| JP2007259534A (ja) | 半導体集積回路装置、チャージポンプ回路、電気機器 | |
| US8614569B2 (en) | Method of controlling a switched-mode power supply having a single inductive element and several outputs, and corresponding power supply, in particular for a cellular mobile telephone | |
| Cervera et al. | A generic and unified global-gyrator model of switched-resonator converters | |
| WO2003096520A2 (en) | Charge pump | |
| JPH10215564A (ja) | チャージポンプ型ｄｃ−ｄｃコンバータ | |
| JPH11341789A (ja) | スイッチトキャパシタ変成器およびその制御方法 | |
| JP2005057969A (ja) | チャージポンプ回路 | |
| CN111934580A (zh) | 压电驱动电路和压电驱动方法 | |
| JPH05336734A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004222394A (ja) | 昇圧回路 | |
| JP3317900B2 (ja) | フラッシュランプの駆動回路及びフラッシュランプの駆動方法 | |
| JPH11299226A (ja) | 直流電圧変換装置 | |
| KR100430670B1 (ko) | 승압형 컨버터의 직렬 배열 구조를 갖는 펄스전압발생회로 | |
| JPH09285132A (ja) | スイッチトキャパシタ形ｄｃ−ａｃ変換方法および変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |