JP2006339973A - 信号変換回路 - Google Patents
信号変換回路 Download PDFInfo
- Publication number
- JP2006339973A JP2006339973A JP2005161432A JP2005161432A JP2006339973A JP 2006339973 A JP2006339973 A JP 2006339973A JP 2005161432 A JP2005161432 A JP 2005161432A JP 2005161432 A JP2005161432 A JP 2005161432A JP 2006339973 A JP2006339973 A JP 2006339973A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- channel mos
- mos transistor
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
差動信号を変換したシングルエンド信号に生じるデューティ比の誤差を低減できる信号変換回路を提供すること。
【解決手段】
本発明にかかる信号変換回路は、入力される差動信号をシングルエンド信号に変換する信号変換回路であって、差動信号を差動増幅し、シングルエンド信号である信号Sa1と信号Sa1を反転した信号Sb1を生成する差動増幅器110,120と、信号Sa1を反転した信号Saを生成するインバータ150と、信号Saと信号Sbの位相差を補間する補間回路とを有するものである。
【選択図】 図1
Description
まず、本発明の実施の形態1にかかる信号変換回路について説明する。本実施形態にかかる信号変換回路は、2つの差動増幅器と複数のインバータにより、デューティ比が誤差分だけ大きいシングルエンド信号と、デューティ比が誤差分だけ小さいシングルエンド信号とを生成し、これらの信号を補間することを特徴としている。
次に、本発明の実施の形態2にかかる信号変換回路について説明する。本実施形態にかかる信号変換回路は、1つの差動増幅器と複数のインバータにより、デューティ比が誤差分だけ大きいシングルエンド信号と、デューティ比が誤差分だけ小さいシングルエンド信号とを生成し、これらの信号を補間することを特徴としている。
尚、上述の例では、2種類の差動増幅器を用いて説明したが、デューティ比が誤差βを含み互いに反転した信号Sa1,Sb1を生成できれば、これに限らず、その他の構成の差動増幅器でもよい。
101,102 入力端子
103 出力端子
110,120 差動増幅器
130,140,150,160,170 インバータ
N111,N112,N121,N122,N131,N141,N151,N161,N171 NチャネルMOSトランジスタ
P111,P112,P121,P122,P131,P141,P151,P161,P171 PチャネルMOSトランジスタ
200 補間部
210 コンデンサ
220 インバータ
N201,N202,N203 NチャネルMOSトランジスタ
P201,P202,P203 PチャネルMOSトランジスタ
Claims (10)
- 入力される差動信号をシングルエンド信号に変換する信号変換回路であって、
前記差動信号を差動増幅し、シングルエンド信号である第1の正転信号と前記第1の正転信号を反転した第1の反転信号を生成する差動増幅回路と、
前記第1の反転信号を反転した第2の正転信号を生成する第1のインバータと、
前記第1の正転信号と前記第2の正転信号の位相差を補間する補間回路とを有する、
信号変換回路。 - 前記差動増幅回路は、
前記第1の正転信号を生成する第1の差動対と、
前記第1の反転信号を生成する第2の差動対とを有する、
請求項1に記載の信号変換回路。 - 前記第1及び第2の差動対は、
前記差動信号の一方の信号を制御端子に入力する第1のトランジスタと、
前記第1のトランジスタと縦に接続された第2のトランジスタと、
前記差動信号の他方の信号を制御端子に入力する第3のトランジスタと、
前記第2のトランジスタとカレントミラー接続されるとともに、前記第3のトランジスタと縦に接続される前記第4のトランジスタとを有し、
前記第3のトランジスタと前記第4のトランジスタの中間ノードから前記第1の正転信号もしくは前記第1の反転信号を出力する、
請求項2に記載の信号変換回路。 - 前記差動増幅回路は、
一方の出力端子から前記第1の正転信号を出力し、他方の出力端子から前記第1の反転信号を出力する差動対を有する、
請求項1に記載の信号変換回路。 - 前記差動対は、
前記差動信号の一方の信号を制御端子に入力する第1のトランジスタと、
前記第1のトランジスタと縦に接続された第2のトランジスタと、
前記差動信号の他方の信号を制御端子に入力する第3のトランジスタと、
前記第3のトランジスタと縦に接続される前記第4のトランジスタとを有し、
前記第1のトランジスタと前記第2のトランジスタの中間ノードは、前記第4のトランジスタの制御端子に接続されるとともに、前記第1の正転信号もしくは前記第1の反転信号を出力する、
前記第3のトランジスタと前記第4のトランジスタの中間ノードは、前記第2のトランジスタの制御端子に接続されるとともに、前記第1の正転信号もしくは前記第1の反転信号を出力する、
請求項4に記載の信号変換回路。 - 前記第1の正転信号を偶数回反転させ前記補間回路へ入力する第1のインバータ群と、
前記第1の反転信号を偶数回反転させ前記第1のインバータへ入力する第2のインバータ群とをさらに有する、
請求項1乃至5のいずれか一つに記載の信号変換回路。 - 前記補間回路は、
前記第1の正転信号に応じて反転動作する第1の補間用インバータと、
前記第2の正転信号に応じて反転動作する第2の補間用インバータと、
前記第1及び第2の補間用インバータの出力信号に応じて充放電を行うコンデンサとを有する、
請求項1乃至6のいずれか一つに記載の信号変換回路。 - 前記補間回路は、
前記第1の正転信号を制御端子に入力する第1及び第2の補間用トランジスタと、
前記第2の正転信号を制御端子に入力する第3及び第4の補間用トランジスタと、
前記第1の補間用トランジスタと前記第3の補間用トランジスタを並列に接続した第1の並列回路と、
前記第2の補間用トランジスタと前記第4の補間用トランジスタを並列に接続するとともに、前記第1の並列回路と直列に接続される第2の並列回路と、
前記第1の並列回路と前記第2の並列回路の中間ノードに接続されたコンデンサとを有する、
請求項1乃至6のいずれか一つに記載の信号変換回路。 - 前記補間回路は、
前記コンデンサの充放電に応じて反転動作する第3の補間用インバータをさらに有する、
請求項7又は8に記載の信号変換回路。 - 入力される差動信号を、デューティ比が誤差分だけ大きい第1のシングルエンド信号とデューティ比が誤差分だけ小さい第2のシングルエンド信号とに変換する変換部と、
前記第1のシングルエンド信号と前記第2のシングルエンド信号のデューティ比の差を補間する補間部とを有する、
信号変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161432A JP4668690B2 (ja) | 2005-06-01 | 2005-06-01 | 信号変換回路 |
US11/443,064 US7564293B2 (en) | 2005-06-01 | 2006-05-31 | Signal conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161432A JP4668690B2 (ja) | 2005-06-01 | 2005-06-01 | 信号変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339973A true JP2006339973A (ja) | 2006-12-14 |
JP4668690B2 JP4668690B2 (ja) | 2011-04-13 |
Family
ID=37034596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005161432A Expired - Fee Related JP4668690B2 (ja) | 2005-06-01 | 2005-06-01 | 信号変換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7564293B2 (ja) |
JP (1) | JP4668690B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7375550B1 (en) * | 2005-07-15 | 2008-05-20 | Tabula, Inc. | Configurable IC with packet switch configuration network |
US8107910B2 (en) * | 2007-08-29 | 2012-01-31 | Qualcomm, Incorporated | Differential to single-ended conversion for radio frequency devices |
US7859295B2 (en) * | 2008-06-18 | 2010-12-28 | Micron Technology, Inc. | Transmitter apparatus, systems, and methods |
US9407245B2 (en) * | 2014-06-30 | 2016-08-02 | Intel IP Corporation | System for digitally controlled edge interpolator linearization |
CN110838844B (zh) * | 2019-11-15 | 2023-09-05 | 湖南国科微电子股份有限公司 | 差分信号转单端信号电路、锁相环和serdes电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS613508A (ja) * | 1984-06-15 | 1986-01-09 | Pioneer Electronic Corp | プツシユプル増幅回路 |
JPH08307236A (ja) * | 1995-05-08 | 1996-11-22 | Hitachi Ltd | ドライブ装置とこのドライブ装置を用いた半導体装置 |
JPH0974340A (ja) * | 1995-09-04 | 1997-03-18 | Toshiba Corp | コンパレータ回路 |
JPH1013210A (ja) * | 1996-03-12 | 1998-01-16 | Lsi Logic Corp | 交差電圧調節機能を備えた差動−cmosレベル変換器 |
JP2000286648A (ja) * | 1999-03-31 | 2000-10-13 | Hitachi Ltd | 半導体集積回路装置 |
JP2001326564A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 半導体集積回路 |
JP2002319854A (ja) * | 2001-04-20 | 2002-10-31 | Nec Microsystems Ltd | 差動入力回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8901033A (nl) * | 1989-04-25 | 1990-11-16 | Philips Nv | Stuurschakeling voor ten minste een klokelektrode van een geintegreerd circuit. |
KR100272167B1 (ko) * | 1998-07-13 | 2000-11-15 | 윤종용 | 동기식 반도체 메모리 장치의 기준 신호 발생 회로 |
US6154066A (en) * | 1998-12-15 | 2000-11-28 | Oak Technology, Inc. | Apparatus and method for interfacing integrated circuits having incompatible I/O signal levels |
JP4342111B2 (ja) * | 2001-01-30 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 電流パルス受信回路 |
US7202714B2 (en) * | 2003-05-12 | 2007-04-10 | Samsung Electronics Co., Ltd. | Amplifier circuit with output delay selectively changed according to common mode voltage level, associated replica delay circuit and internal clock generator |
TWI227965B (en) * | 2004-02-05 | 2005-02-11 | Integrated Technology Express | True/complement-phase logic signal pair generation device |
US7157944B1 (en) * | 2004-04-27 | 2007-01-02 | Altera Corporation | Differential signal detector methods and apparatus |
JP4401236B2 (ja) * | 2004-05-07 | 2010-01-20 | 富士通マイクロエレクトロニクス株式会社 | 信号検出回路および信号検出方法 |
-
2005
- 2005-06-01 JP JP2005161432A patent/JP4668690B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-31 US US11/443,064 patent/US7564293B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS613508A (ja) * | 1984-06-15 | 1986-01-09 | Pioneer Electronic Corp | プツシユプル増幅回路 |
JPH08307236A (ja) * | 1995-05-08 | 1996-11-22 | Hitachi Ltd | ドライブ装置とこのドライブ装置を用いた半導体装置 |
JPH0974340A (ja) * | 1995-09-04 | 1997-03-18 | Toshiba Corp | コンパレータ回路 |
JPH1013210A (ja) * | 1996-03-12 | 1998-01-16 | Lsi Logic Corp | 交差電圧調節機能を備えた差動−cmosレベル変換器 |
JP2000286648A (ja) * | 1999-03-31 | 2000-10-13 | Hitachi Ltd | 半導体集積回路装置 |
JP2001326564A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 半導体集積回路 |
JP2002319854A (ja) * | 2001-04-20 | 2002-10-31 | Nec Microsystems Ltd | 差動入力回路 |
Also Published As
Publication number | Publication date |
---|---|
US20060214719A1 (en) | 2006-09-28 |
US7564293B2 (en) | 2009-07-21 |
JP4668690B2 (ja) | 2011-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5412639B2 (ja) | 比較器及びアナログデジタル変換器 | |
KR101311726B1 (ko) | 센스 앰프 회로, 이를 포함하는 반도체 메모리 장치 및신호 증폭 방법 | |
JP4349445B2 (ja) | フラッシュ型ad変換器 | |
KR101120047B1 (ko) | 단일 신호-차동 신호 변환기 및 변환 방법 | |
JP4666346B2 (ja) | 電圧比較器 | |
JP2005354266A (ja) | 電圧比較器回路 | |
JP4668690B2 (ja) | 信号変換回路 | |
JP4342548B2 (ja) | プリアンプラッチコンパレータ | |
JP5625955B2 (ja) | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 | |
JP3625881B2 (ja) | バスシステム及びバスセンスアンプ | |
JP2011050004A (ja) | 半導体装置及び位相検知回路 | |
US8324950B2 (en) | Schmitt trigger circuit operated based on pulse width | |
TWI401890B (zh) | 電壓位準轉換電路 | |
KR20010039393A (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
JP4491730B2 (ja) | 一定遅延零待機の差動論理レシーバおよび方法 | |
JP4658868B2 (ja) | 増幅回路 | |
CN110635790B (zh) | 一种电压型迟滞比较器 | |
EP3070845B1 (en) | Comparison circuit | |
US20130002350A1 (en) | Differential Comparator | |
JP3426594B2 (ja) | 入力バッファ回路 | |
JP2020195032A (ja) | 半導体装置及びそれを備えた半導体システム | |
JP6223722B2 (ja) | 電圧検出回路 | |
KR101096197B1 (ko) | 다단 차동증폭회로 및 반도체 장치의 입력버퍼 | |
US11961580B2 (en) | Sense amplifier and method thereof | |
JP2012109774A (ja) | サンプルホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4668690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |