JPS613508A - プツシユプル増幅回路 - Google Patents
プツシユプル増幅回路Info
- Publication number
- JPS613508A JPS613508A JP12339584A JP12339584A JPS613508A JP S613508 A JPS613508 A JP S613508A JP 12339584 A JP12339584 A JP 12339584A JP 12339584 A JP12339584 A JP 12339584A JP S613508 A JPS613508 A JP S613508A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- transistor
- push
- npn
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3093—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising a differential amplifier as phase-splitting element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ブツシュゾル増幅回路に関するものである。
背景技術
第１図に示すように従来のブツシュゾル増幅回路は対称
に構成されている。対称構造を構成する一方の回路は、
ＮＰＮトランジスタＱ、ｃＬとＱ２ａとからなる差動増
幅回路１αと、ＰＮＰ トランジスタＱ３（ＬとＱ４．
とからなるカレントミラー２αと、レベルシフトダイオ
ードＤαと、ＰＮＰトランジスタＱ５１Ｚとを備えてお
シ、他方の回路は、ＰＮＰ トランジスタＱ１．とＱ２
ｂとからなる差動増幅回路１ｂと、ＮＰＮトランジスタ
Ｑ３ｂとＱ４．とからなるカレントミラー２ｂと、レベ
ルシフトダイオードＤｂと、ＮＰＮ トランジスタＱ５
ｂとを備えている。
に構成されている。対称構造を構成する一方の回路は、
ＮＰＮトランジスタＱ、ｃＬとＱ２ａとからなる差動増
幅回路１αと、ＰＮＰ トランジスタＱ３（ＬとＱ４．
とからなるカレントミラー２αと、レベルシフトダイオ
ードＤαと、ＰＮＰトランジスタＱ５１Ｚとを備えてお
シ、他方の回路は、ＰＮＰ トランジスタＱ１．とＱ２
ｂとからなる差動増幅回路１ｂと、ＮＰＮトランジスタ
Ｑ３ｂとＱ４．とからなるカレントミラー２ｂと、レベ
ルシフトダイオードＤｂと、ＮＰＮ トランジスタＱ５
ｂとを備えている。
ＮＰＮトランジスタＱ１ａとＰＮＰ トランジスタＱ１
．との共通接続点３はグツシーグル増幅回路の非反転入
力端子を構成し、ＮＰＮトランノスタＱ２ａとＰＮＰト
ランジスタＱ２．との共通接続点４はグツシュグル増幅
回路の反転入力端子を構成し、ＰＮＰトラ／ノスタＱ５
ａとＮＰＮトランジスタＱ５．との共通接続点５は負荷
抵抗ＲＬが接続されるノッシーノル増幅回路の出力端子
を構成している。また、図中１１および工、は電流源で
ある。
．との共通接続点３はグツシーグル増幅回路の非反転入
力端子を構成し、ＮＰＮトランノスタＱ２ａとＰＮＰト
ランジスタＱ２．との共通接続点４はグツシュグル増幅
回路の反転入力端子を構成し、ＰＮＰトラ／ノスタＱ５
ａとＮＰＮトランジスタＱ５．との共通接続点５は負荷
抵抗ＲＬが接続されるノッシーノル増幅回路の出力端子
を構成している。また、図中１１および工、は電流源で
ある。
このように対称に構成された従来のブツシュグル増幅回
路がディスクリート（個別）トランジスタで構成される
場合にはグツジ−プルバランスは安定しているが、トラ
ンジスタがＩＣで構成される場合にはグツシーグルバラ
ンスが崩れてくる。
路がディスクリート（個別）トランジスタで構成される
場合にはグツジ−プルバランスは安定しているが、トラ
ンジスタがＩＣで構成される場合にはグツシーグルバラ
ンスが崩れてくる。
一般に、ＩＣ内のＰＮＰトランジスタは、その電流増幅
率五７．および高域しゃ新局波数すなわちトランジショ
ン周波数ｆＴが、ＮＰＮトランジスタのそれらに比べて
極端に低いのが普通である。例えば、電流増幅率り、ｅ
ｔｒｉ約半分以下、トランジション周波数ｆＴは約１／
１０以下である。このようなパラメータのＰＮＰトラン
ジスタを対称型プツシ−ゾル増幅回路に用いた場合、グ
ツシーグルバランスが大きく崩れてしまうことは明白で
ある。これをさらに詳しく説明するならば、第１図に示
すプツシ−ゾル増幅回路において、正側利得Ａミは、負
側利得輻は で表される。ここに、ｒ、は差動増幅回路ｌｃＬ、１ｂ
の等価エミッタ抵抗Ｌ ｈｆｅ５ａはＰＮＰ トランジ
スタＱ５１Ｚの電流増幅率、ルｆ、５．はＮＰＮトラン
ジスタＱ５．の電流増幅率である。また、電流増幅率”
ｆｅ５ａは、次式で表される。
率五７．および高域しゃ新局波数すなわちトランジショ
ン周波数ｆＴが、ＮＰＮトランジスタのそれらに比べて
極端に低いのが普通である。例えば、電流増幅率り、ｅ
ｔｒｉ約半分以下、トランジション周波数ｆＴは約１／
１０以下である。このようなパラメータのＰＮＰトラン
ジスタを対称型プツシ−ゾル増幅回路に用いた場合、グ
ツシーグルバランスが大きく崩れてしまうことは明白で
ある。これをさらに詳しく説明するならば、第１図に示
すプツシ−ゾル増幅回路において、正側利得Ａミは、負
側利得輻は で表される。ここに、ｒ、は差動増幅回路ｌｃＬ、１ｂ
の等価エミッタ抵抗Ｌ ｈｆｅ５ａはＰＮＰ トランジ
スタＱ５１Ｚの電流増幅率、ルｆ、５．はＮＰＮトラン
ジスタＱ５．の電流増幅率である。また、電流増幅率”
ｆｅ５ａは、次式で表される。
ここに、Ａ／、ＯはＰＮＰ トランジスタＱ５ａの低域
端での電流増幅率、ｆｌはトランジション周波数である
。第２図に、ＰＮＰトランジスタＱ５ｃＬおよびＮＰＮ
トランジスタＱ５．の電流増幅率り、の周波数特性を示
す。第２図から明らかなように、ＰＮＰトランジスタＱ
５（Ｌの電流増幅率ｈｆｅ５ａはかなシ低い周波数ｆＴ
／’ｆｅｏから落ち始め、ＮＰＮトランジスタＱ５．の
電流増幅率”ｆｅ５ｂとは大きく異なっている。
・したがって、上記（１）式および（２）式において示
される正側利得Ａミと負側利得輻はアンバランスとなる
。
端での電流増幅率、ｆｌはトランジション周波数である
。第２図に、ＰＮＰトランジスタＱ５ｃＬおよびＮＰＮ
トランジスタＱ５．の電流増幅率り、の周波数特性を示
す。第２図から明らかなように、ＰＮＰトランジスタＱ
５（Ｌの電流増幅率ｈｆｅ５ａはかなシ低い周波数ｆＴ
／’ｆｅｏから落ち始め、ＮＰＮトランジスタＱ５．の
電流増幅率”ｆｅ５ｂとは大きく異なっている。
・したがって、上記（１）式および（２）式において示
される正側利得Ａミと負側利得輻はアンバランスとなる
。
このようにブツシュグル増幅回路のブツシュグルバラン
スが崩れると、 （１）特に高域において偶数次歪みを発生する（２）負
帰還増幅回路とした場合、その所要位相補償の大きさが
上下対称回路で大きく異なる（３）高域での歪み、周波
数、位相特性は性能の悪いＰＮＰトランジスタで決定さ
れてしまう（４） ＰＮＰトランジスタの／ｌラメー
タは大きく／々うつくので所要の位相補償を決定し難い 等の欠点を生じる。
スが崩れると、 （１）特に高域において偶数次歪みを発生する（２）負
帰還増幅回路とした場合、その所要位相補償の大きさが
上下対称回路で大きく異なる（３）高域での歪み、周波
数、位相特性は性能の悪いＰＮＰトランジスタで決定さ
れてしまう（４） ＰＮＰトランジスタの／ｌラメー
タは大きく／々うつくので所要の位相補償を決定し難い 等の欠点を生じる。
発明の概要
本発明の目的は、ＩＣ化した場合にもトラン・ゾスタの
ノクラメータ特性に左右されることなく高域までグツシ
ーグルバランスが安定し、かつ、歪みの少ない高性能の
グツシープル増幅回路を提供することにある。
ノクラメータ特性に左右されることなく高域までグツシ
ーグルバランスが安定し、かつ、歪みの少ない高性能の
グツシープル増幅回路を提供することにある。
上記の目的を達成する為に本発明によるプッシュプル増
幅回路は、出力段のコレクタ同士が接続された基本ＰＮ
Ｐ及びＮＰＮトラン・ゾスタのうちのＰＮＰトランジス
タのベースを固定電位としかつエミッタに追加ＮＰＮト
ランジスタのエミッタを接続して当該追加ＮＰＮトラン
ジスタのベースに基本ＮＰＮ）ラン・ゾスタとｔ相の駆
動信号を供給するようにしかつ該追加ＮＰＮトランジス
タのコレクタ間に正負電位を供給するようにしたもので
ある。
幅回路は、出力段のコレクタ同士が接続された基本ＰＮ
Ｐ及びＮＰＮトラン・ゾスタのうちのＰＮＰトランジス
タのベースを固定電位としかつエミッタに追加ＮＰＮト
ランジスタのエミッタを接続して当該追加ＮＰＮトラン
ジスタのベースに基本ＮＰＮ）ラン・ゾスタとｔ相の駆
動信号を供給するようにしかつ該追加ＮＰＮトランジス
タのコレクタ間に正負電位を供給するようにしたもので
ある。
第３図は、本発明の一実施例を示す回路図である。この
グツシュグル増幅回路は、ＮＰＮ）う／ジスタＱ、ａと
Ｑ２．とからなる第１差動増幅回路６と、ＰＮＰトラン
ジスタＱ１．とＱ２ｂとからなる第２差動増幅回路７と
を備えている。これら差動増幅回路のＮＰＮトランジス
タＱ、ｃＬのベースとＰＮＰトランジスタＱ４．のベー
スとは、非反転入力端子８に交流的に共通接続され、Ｎ
ＰＮトランジスタＱ２ａのベースとＰＮＰトランジスタ
Ｑ２ｂのベースとは反転入力端子９に交流的に共通接続
されている。
グツシュグル増幅回路は、ＮＰＮ）う／ジスタＱ、ａと
Ｑ２．とからなる第１差動増幅回路６と、ＰＮＰトラン
ジスタＱ１．とＱ２ｂとからなる第２差動増幅回路７と
を備えている。これら差動増幅回路のＮＰＮトランジス
タＱ、ｃＬのベースとＰＮＰトランジスタＱ４．のベー
スとは、非反転入力端子８に交流的に共通接続され、Ｎ
ＰＮトランジスタＱ２ａのベースとＰＮＰトランジスタ
Ｑ２ｂのベースとは反転入力端子９に交流的に共通接続
されている。
第１差動増幅回路６は、負荷としてカレントミラー１０
ヲ有しておシ、このカレントミラー１０はＰＮＰ トラ
ンジスタＱ３．５Ｑ４（ｚおよび抵抗Ｒ４（Ｌ、Ｒ２（
Ｌとから構成されている。第１差動増幅回路６のＮＰＮ
トランジスタＱ、。およびＱ２．のコレクタは、カレン
トミラー１０のＰＮＰトランジスタＱ３．およびＱ４ａ
のコレクタにそれぞれ接続され、カレントミラー１０の
抵抗Ｒ１ａ、Ｒ２（Ｌは正側電源電圧＋ｖｃｃに接続さ
れている。
ヲ有しておシ、このカレントミラー１０はＰＮＰ トラ
ンジスタＱ３．５Ｑ４（ｚおよび抵抗Ｒ４（Ｌ、Ｒ２（
Ｌとから構成されている。第１差動増幅回路６のＮＰＮ
トランジスタＱ、。およびＱ２．のコレクタは、カレン
トミラー１０のＰＮＰトランジスタＱ３．およびＱ４ａ
のコレクタにそれぞれ接続され、カレントミラー１０の
抵抗Ｒ１ａ、Ｒ２（Ｌは正側電源電圧＋ｖｃｃに接続さ
れている。
第２差動増幅回路７も、負荷としてカレントミラー１１
を有しておシ、このカレントミラー１１はＮＰＮトラン
ジスタＱ３６ ＋Ｑ４６および抵抗Ｒ１ｂＩＲ２ｂとか
ら構成されている。第２差動増幅回路７のＰＮＰトラン
ジスタＱ４．およびＱ２ｂのコレクタは、カレントミラ
ー１１のＮＰＮトランジスタＱ３．およびＱ４．のコレ
クタにそれぞれ接続され、カレントミラー１１の抵抗Ｒ
１，、Ｒ２，は負側電源電圧−Ｖ。Ｃに接続されている
。
を有しておシ、このカレントミラー１１はＮＰＮトラン
ジスタＱ３６ ＋Ｑ４６および抵抗Ｒ１ｂＩＲ２ｂとか
ら構成されている。第２差動増幅回路７のＰＮＰトラン
ジスタＱ４．およびＱ２ｂのコレクタは、カレントミラ
ー１１のＮＰＮトランジスタＱ３．およびＱ４．のコレ
クタにそれぞれ接続され、カレントミラー１１の抵抗Ｒ
１，、Ｒ２，は負側電源電圧−Ｖ。Ｃに接続されている
。
第２差動増幅回路７のＰＮＰトランジスタＱ１．。
Ｑ２ｂのエミッタと正側電源電圧＋ｖｃｃとの間には、
電流源■、が接続され、第１差動増幅回路６のＮ’ＰＮ
トランジスタＱ、ａ、Ｑ２ａのエミッタと負側電源電圧
−Ｖ。Ｃとの間には電流源■２が接続されている。
電流源■、が接続され、第１差動増幅回路６のＮ’ＰＮ
トランジスタＱ、ａ、Ｑ２ａのエミッタと負側電源電圧
−Ｖ。Ｃとの間には電流源■２が接続されている。
第１差動増幅回路６のＮＰＮトランジスタＱ２（Ｌのコ
レクタはＮＰＮトランジスタＱ６のベースに接続され、
トランジスタＱ６のコレクタは正側電源電圧＋ｖｃｃに
接続され、トランジスタＱ６のエミッタはベース接地回
路を形成するＰＮＰトランジスタＱ７のエミッタに接続
されている。
レクタはＮＰＮトランジスタＱ６のベースに接続され、
トランジスタＱ６のコレクタは正側電源電圧＋ｖｃｃに
接続され、トランジスタＱ６のエミッタはベース接地回
路を形成するＰＮＰトランジスタＱ７のエミッタに接続
されている。
第２差動増幅回路７のＰＮＰトランジスタＱ１．のコレ
クタは、ＮＰＮトランジスタＱ８ベースに接続され、ト
ランジスタＱ８のエミッタはレベルシフトダイオードＤ
１を経て負側電源電圧−Ｖ。Ｃに接続されている。ＰＮ
Ｐ ｌ−ランジスタＱ７のコレクタとＮＰＮトランジス
タＱ８のコレクタとはシングルエンド出力端子１２に接
続され、この出力端子１２には負荷抵抗ＲＬが接続され
る。
クタは、ＮＰＮトランジスタＱ８ベースに接続され、ト
ランジスタＱ８のエミッタはレベルシフトダイオードＤ
１を経て負側電源電圧−Ｖ。Ｃに接続されている。ＰＮ
Ｐ ｌ−ランジスタＱ７のコレクタとＮＰＮトランジス
タＱ８のコレクタとはシングルエンド出力端子１２に接
続され、この出力端子１２には負荷抵抗ＲＬが接続され
る。
ＰＮＰ トランジスタＱ７のベースハ、レベルシフトダ
イオードＤ２を経て正側電源電圧＋ｖｏｃに接続され、
かつ、抵抗Ｒ３を経て負側電源電圧−Ｖｃｃに接続され
ほぼ所定電位に維持されている。
イオードＤ２を経て正側電源電圧＋ｖｏｃに接続され、
かつ、抵抗Ｒ３を経て負側電源電圧−Ｖｃｃに接続され
ほぼ所定電位に維持されている。
以上のようなプノシ二プル増幅回路をＩＣ回路により形
成した場合１．ＮＰＮ）ランノスタＱ６とＮＰＮトラン
ジ亥りＱ８のノリメータ特性すなわち電流増幅率五ｆ、
およびトランジション周波数ｆＴはほとんど同一である
。また、ＰＮＰトランジスタＱ７はベース接地であるか
ら、そのトランジション周波数ｆＴ付近までＮＰＮトラ
ンジスタＱ６の出力を伝達するととができる。したがっ
て、このグツシーノル増幅回路において、正側利得Ａよ
と負側利得Ａ囚はほとんど超高域まで等しくなるので、
ノッシーグルパランスが改善される。また、正側利得へ
ミおよび負側利得Ａ′ｏのトランジション周波数ｆ、は
、ＮＰＮトランジスタＱ６およびＱ８の電流増幅率ｈ／
、にょって決定されるようになるので、第１図に示す
従来のグツシーグル増幅回路に比べて、トランジスタ周
波数が高域にまで伸びることになる。
成した場合１．ＮＰＮ）ランノスタＱ６とＮＰＮトラン
ジ亥りＱ８のノリメータ特性すなわち電流増幅率五ｆ、
およびトランジション周波数ｆＴはほとんど同一である
。また、ＰＮＰトランジスタＱ７はベース接地であるか
ら、そのトランジション周波数ｆＴ付近までＮＰＮトラ
ンジスタＱ６の出力を伝達するととができる。したがっ
て、このグツシーノル増幅回路において、正側利得Ａよ
と負側利得Ａ囚はほとんど超高域まで等しくなるので、
ノッシーグルパランスが改善される。また、正側利得へ
ミおよび負側利得Ａ′ｏのトランジション周波数ｆ、は
、ＮＰＮトランジスタＱ６およびＱ８の電流増幅率ｈ／
、にょって決定されるようになるので、第１図に示す
従来のグツシーグル増幅回路に比べて、トランジスタ周
波数が高域にまで伸びることになる。
本発明によれば、ＩＣ化した場合に、正側利得Ａミおよ
び負側利得Ａ；を超高域まで同一にすることができるの
で、 （１）全周波数帯域でバランスし、歪みが小さくなる （２）負帰還増幅回路とした場合であっても、位相補償
がし易い （３）高域まで周波数特性や位相特性が伸びる（４）安
定度のバラツキがない 等の効果が得られるので高性能中バランスしたグツシュ
グル増幅回路を得ることができる。
び負側利得Ａ；を超高域まで同一にすることができるの
で、 （１）全周波数帯域でバランスし、歪みが小さくなる （２）負帰還増幅回路とした場合であっても、位相補償
がし易い （３）高域まで周波数特性や位相特性が伸びる（４）安
定度のバラツキがない 等の効果が得られるので高性能中バランスしたグツシュ
グル増幅回路を得ることができる。
第１図は、従来のプツシ−グル増幅回路の回路図、
第２図は、第１図のデ°ツシーノル増幅回路の特性を説
明するための図、 第３図は、本発明の一実施１例の回路図である。 主要部分の符号の説明
明するための図、 第３図は、本発明の一実施１例の回路図である。 主要部分の符号の説明
Claims (1)
- ベースがほぼ所定電位に維持されたＰＮＰトランジスタ
と前記ＰＮＰトランジスタのコレクタに接続したコレク
タを有する第１ＮＰＮトランジスタと、前記ＰＮＰトラ
ンジスタのエミッタに接続されたエミッタを有する第２
ＮＰＮトランジスタと、前記第１及び第２ＮＰＮトラン
ジスタのベースに互いに逆相の２つの駆動信号を供給す
る信号源と、前記第１ＮＰＮトランジスタのエミッタ及
び前記第２ＮＰＮトランジスタのコレクタに負及び正電
位を印加する電源とからなり、前記ＰＮＰトランジスタ
のコレクタを出力端とすることを特徴とするプッシュプ
ル増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12339584A JPS613508A (ja) | 1984-06-15 | 1984-06-15 | プツシユプル増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12339584A JPS613508A (ja) | 1984-06-15 | 1984-06-15 | プツシユプル増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613508A true JPS613508A (ja) | 1986-01-09 |
Family
ID=14859499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12339584A Pending JPS613508A (ja) | 1984-06-15 | 1984-06-15 | プツシユプル増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613508A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1624564A1 (en) * | 2004-08-02 | 2006-02-08 | Semiconductor Ideas to The Market (ItoM) BV | Controllable power operational transconductance amplifier |
| JP2006339973A (ja) * | 2005-06-01 | 2006-12-14 | Nec Electronics Corp | 信号変換回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556708A (en) * | 1978-10-24 | 1980-04-25 | Kensonitsuku Kk | Power amplifing circuit |
-
1984
- 1984-06-15 JP JP12339584A patent/JPS613508A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556708A (en) * | 1978-10-24 | 1980-04-25 | Kensonitsuku Kk | Power amplifing circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1624564A1 (en) * | 2004-08-02 | 2006-02-08 | Semiconductor Ideas to The Market (ItoM) BV | Controllable power operational transconductance amplifier |
| WO2006013019A1 (en) * | 2004-08-02 | 2006-02-09 | Semiconductor Ideas To The Market (Itom) Bv | Controllable power operational transconductance amplifier |
| JP2006339973A (ja) * | 2005-06-01 | 2006-12-14 | Nec Electronics Corp | 信号変換回路 |
| JP4668690B2 (ja) * | 2005-06-01 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 信号変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755766A (en) | Differential to single-ended converter | |
| US5774019A (en) | Low distortion differential amplifier circuit | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPS59103174A (ja) | 電圧加算回路 | |
| JPS613508A (ja) | プツシユプル増幅回路 | |
| JP2001358546A (ja) | 差動アンプ回路、差動変換回路及びミキサ回路 | |
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| JPS645370Y2 (ja) | ||
| US6538501B2 (en) | Radio frequency amplifier and tuner | |
| JP2844664B2 (ja) | 差動増幅回路 | |
| US4330755A (en) | Power-amplifying circuit | |
| JPH06120747A (ja) | 差動増幅器 | |
| US6157255A (en) | High performance operational amplifier | |
| JPS6259926B2 (ja) | ||
| JP2932502B2 (ja) | 差動増幅回路 | |
| JPH0349460Y2 (ja) | ||
| JPH09162666A (ja) | リミッタ回路 | |
| JPS62224103A (ja) | 電力増幅器 | |
| JPH04145711A (ja) | 差動増幅回路 | |
| JPS61237505A (ja) | 増幅回路 | |
| JPS6112109A (ja) | カレントミラ−回路 | |
| JPS649766B2 (ja) | ||
| JPS58127417A (ja) | 演算増幅器回路 | |
| KR20030020241A (ko) | 무선 주파수 증폭기 및 텔레비전 동조기 |