JP2006338003A - 液晶表示装置の製造方法、液晶表示装置及びエージングシステム - Google Patents

Abstract

【課題】光リーク電流の変化によって発生する残像を防止する液晶表示装置及びその製造方法、並びにエージングシステムを提供すること。
【解決手段】本発明の液晶表示装置の製造方法は、ゲート電極、ゲート電極上に形成された半導体層、並びに半導体層上で且つゲート電極の両側にそれぞれ形成されたドレイン電極及びソース電極を含む複数の薄膜トランジスタを具備する液晶パネルを製造し、液晶パネルの正常動作時に薄膜トランジスタをターンオフするためにゲート電極に印加される電圧レベルを第３電圧、液晶パネルの正常動作時にドレイン電極に印加される電圧レベルのうち最大電圧レベルを第４電圧、ゲート電極に印加される電圧レベルを第１電圧且つ前記ドレイン電極に印加される電圧レベルを第２電圧とするとき、第１電圧−第２電圧＜第３電圧−第４電圧となるように直流電圧である第１電圧及び第２電圧を印加することを含む。
【選択図】図１

Description

本発明は液晶表示装置の製造方法、液晶表示装置及びエージングシステムに係り、さらに詳細には非晶質シリコン薄膜トランジスタを含む液晶表示装置の製造方法、液晶表示装置及びその製造方法に提供されるエージングシステムに関する。

一般的に、液晶表示装置は、共通電極及びカラーフィルター（ｃｏｌｏｒ ｆｉｌｔｅｒ）等が形成されているカラーフィルター基板と、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）及び画素電極などが形成されている薄膜トランジスタ基板との間に液晶物質を注入しておき、画素電極と共通電極とに相異なる電位を印加することによって電界を形成して液晶分子の配列を変化させて、これを通じて光の透過率を調節することによって画像を表現する装置である。

薄膜トランジスタが一つのマスクを利用して形成されたドレイン電極と非晶質シリコンで構成された半導体層とを含む場合、バックライトから照射される光により相当部分露出した半導体層が存在する。非晶質シリコンで構成された半導体層は、光に露出されると光リーク電流が発生して電気伝導度が変化するようになる。したがって、ゲート電極の隣接部位の非晶質シリコンで構成された半導体層には、バックライトから照射された光によりリーク電流を発生するようになる。

また、液晶表示装置はこのような光リーク電流によって残像が誘発され、このような残像は残像評価時にバックライトを遮って駆動した領域の残像パターンでは残像が発生しないが、正常的に駆動する領域の残像パターンでは残像が発生する。

このような残像が誘発される理由は、バックライトが正常的に動作する状態で薄膜トランジスタの駆動電圧の差が光リーク電流の差を誘発して、この差により画素電極とカラーフィルターに形成された共通電極とにかかる実効電圧が変化するためである。
大韓民国特開２００４−００４８７５６号公開

本発明が解決しようとする技術的課題は、光リーク電流の変化によって発生する残像を防止する液晶表示装置の製造方法を提供することにある。

本発明が解決しようとする他の技術的課題は、光リーク電流の変化によって発生する残像を防止する液晶表示装置を提供することにある。

本発明が解決しようとする他の技術的課題は、残像防止をする液晶表示装置の製造方法に提供されるエージングシステムを提供することにある。

本発明の技術的課題は以上で言及した技術的課題に制限されず、言及されないまた他の技術的課題は下記の記載から当業者に明確に理解され得る。

前記技術的課題を達成するために本発明の一実施形態による液晶表示装置の製造方法は、ゲート電極、前記ゲート電極上に形成された半導体層、並びに前記半導体層上で且つ前記ゲート電極の両側にそれぞれ形成されたドレイン電極及びソース電極を含む複数の薄膜トランジスタを具備する液晶パネルを製造し、前記液晶パネルの正常動作時に前記薄膜トランジスタをターンオフするために前記ゲート電極に印加される電圧レベルを第３電圧、前記液晶パネルの正常動作時前記ドレイン電極に印加される電圧レベルのうち最大電圧レベルを第４電圧、前記ゲート電極に印加される電圧レベルを第１電圧且つ前記ドレイン電極に印加される電圧レベルを第２電圧とするとき、前記第１電圧−前記第２電圧＜前記第３電圧−前記第４電圧となるように直流電圧である前記第１電圧及び前記第２電圧を印加することを含む。

前記他の技術的課題を達成するための本発明の一実施形態による液晶表示装置は、ゲート電極、前記ゲート電極上に形成された半導体層、並びに前記半導体層上で且つ前記ゲート電極の両側にそれぞれ形成されたドレイン電極及びソース電極を含む複数の薄膜トランジスタを具備する液晶パネル、前記複数の薄膜トランジスタをオフするゲートオフ電圧を供給する駆動電圧発生部、ゲート信号を前記液晶パネルのゲートラインに順次的に印加するゲート駆動部、前記駆動電圧発生部から前記ゲート駆動部に前記ゲートオフ電圧の伝達を決定するスイッチング部を含む液晶表示装置を製造し、前記液晶パネルの正常動作時に前記薄膜トランジスタをターンオフするために前記ゲート電極に印加される電圧レベルを第３電圧、前記液晶パネルの正常動作時に前記ドレイン電極に印加される電圧レベルのうち最大電圧レベルを第４電圧、前記ゲート電極に印加される電圧レベルを第１電圧且つ前記ドレイン電極に印加される電圧レベルを第２電圧とするとき、前記第１電圧−前記第２電圧＜前記第３電圧−前記第４電圧となるように直流電圧である前記第１電圧及び前記第２電圧を印加する段階を含む。

前記他の技術的課題を達成するために本発明の一実施形態によるエージングシステムは、液晶表示装置の正常動作時に薄膜トランジスタをターンオフするためのゲート電極に印加される電圧レベルを第３電圧、前記液晶表示装置の正常動作時にドレイン電極に印加される電圧レベルのうち最大電圧レベルを第４電圧、前記ゲート電極に印加する電圧レベルを第１電圧且つ前記ドレイン電極に印加する電圧レベルを第２電圧とするとき、前記第１電圧−前記第２電圧＜前記第３電圧−前記第４電圧となるように直流電圧である前記第１電圧及び前記第２電圧を供給する直流電圧供給部と、
前記液晶表示装置の前記ゲート駆動部と前記データ駆動部とを安定化させる電圧を前記ゲート駆動部とガンマ電圧発生部とに供給するＨＶＳ電圧供給部とを含み、
前記液晶表示装置は薄膜トランジスタをオフさせるためのゲートオフ電圧を供給する駆動電圧発生部、ゲート信号を順次的に印加するゲート駆動部、液晶パネルのデータラインにデータ信号を印加するデータ駆動部及び前記駆動電圧発生部で供給されたアレイ電源電圧でガンマ電圧を生成する前記ガンマ電圧発生部を含む。

その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。

前述したような本発明による液晶表示装置の製造方法、液晶表示装置及びその方法に提供するエージングシステムによれば次のような効果がある。

液晶表示装置の非晶質シリコンで構成された半導体層には、ドレイン電極に印加された電圧レベルを基準にして更に低い電圧をゲート電極に印加することにより、低い電圧が印加される。そして、ドレイン電極とゲート電極とにそれぞれ印加された電圧レベルが液晶表示装置の正常動作時にドレイン電極とゲート電極との間の電圧レベルより更に低いようにそれぞれの電極に電圧を印加することによって液晶表示装置の残像評価時残像パターンで残像を防止することができる。

本発明の利点及び特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述する実施形態を参照すると明確になる。しかし、本発明は以下で開示する実施形態に限られることはなく、相異なる多様な形態で具現される。本実施形態は、単に、本発明が属する技術分野の通常の知識を有する者に発明の範ちゅうを完全に知らせるために提供するに過ぎず、本発明は請求項の範ちゅうにより定義される。明細書全体に渡って同一参照符号は同一構成要素を指す。

以下、添付した図面を参照して本発明の望ましい実施形態による液晶表示装置の製造方法、液晶表示装置及びエージングシステムを詳細に説明する。

図１及び図２を参照して、本発明の一実施形態による液晶表示装置の液晶パネルを説明する。

図１は本発明の一実施形態による液晶表示装置の液晶パネルと直流電圧供給部の接続を示した概略的なブロック図であって、図２は本発明の一実施形態による液晶表示装置の薄膜トランジスタの断面図である。

液晶パネル１００はゲートラインＧ１−Ｇｎから伝達を受けた信号によって薄膜トランジスタをオン（ｏｎ）またはオフ（ｏｆｆ）させて、データラインＤ１−Ｄｍから伝達を受けた信号によって液晶を動作させる。液晶パネル１００はゲートラインＧ１−Ｇｎ、データラインＤ１−Ｄｍ及び複数の画素２００を含む。

複数のゲートライン（Ｇ１−Ｇｎまたは信号走査線）はゲート信号を伝達し、行方向に延びる。

複数のデータラインＤ１−Ｄｍは画像信号またはデータ信号を伝達し、列方向に延びる。

各画素２００は、ゲートラインＧ１−Ｇｎ、データラインＤ１−Ｄｍに接続した薄膜トランジスタ（ＴＦＴ）、これに接続した液晶キャパシタＣｌｃ及び維持キャパシタＣｓｔを含む。

図２を参照して薄膜トランジスタ（ＴＦＴ）について詳細に説明する。

薄膜トランジスタ（ＴＦＴ）は三端子素子であって、光透過率が高い透明基板である基板（２１０）上に形成される。薄膜トランジスタ（ＴＦＴ）はゲートラインＧ１−Ｇｎ及びデータラインＤ１−Ｄｍが交差する領域に形成される。薄膜トランジスタ（ＴＦＴ）はゲート電極２２０、ゲート絶縁膜２３０、半導体層２４０、オーミックコンタクト層２５２、２５４、ドレイン電極２６０及びソース電極２７０を含む。

ゲート電極２２０はゲートラインＧ１−Ｇｎに接続されており、ゲートラインＧ１−Ｇｎからゲートオン電圧Ｖｏｎまたはゲートオフ電圧Ｖｏｆｆの供給を受けて薄膜トランジスタ（ＴＦＴ）をターンオンまたはターンオフする。ゲート電極２２０の上部に無機絶縁物で構成されたゲート絶縁膜２３０が形成される。

一方、半導体層２４０は薄膜トランジスタ（ＴＦＴ）のチャネルを形成する。半導体層２４０はゲート絶縁膜２３０上に形成され、ドレイン電極２６０とソース電極２７０との間に遮られない部分まで積層されて、ゲート電極２２０の両端よりも延長されてゲート電極２２０の周辺に突出部を形成する。半導体層２４０は非晶質シリコンで構成されており、ダングリング・ボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）と弱いシリコン結合（ｗｅａｋ Ｓｉ−Ｓｉ ｂｏｎｄ）とを含む。図２に示す本発明の一実施形態による液晶表示装置では４マスク工程により形成された半導体層２４０の例を挙げて説明するが、ゲート電極２２０の周辺に半導体層２４０が突出した構造ならば、半導体層２４０に限定されない。

オーミックコンタクト層２５２、２５４は、半導体層２４０とドレイン電極２６０との間及び半導体層２４０とソース電極２７０との間のコンタクト抵抗を低める。オーミックコンタクト層２５２、２５４は半導体層２４０上で二部分に分けられている。オーミックコンタクト層２５２、２５４はシリサイドまたはｎ＋非晶質シリコンで構成される。

そして、ドレイン電極２６０は、データラインＤ１−Ｄｍから印加された信号を薄膜トランジスタ（ＴＦＴ）に供給する。ドレイン電極２６０はデータラインＤ１−Ｄｍに接続されて、２つに分けられたオーミックコンタクト層２５２の一部の上に形成される。

また、ソース電極２７０はドレイン電極２６０に印加された信号を画素電極２８２に供給する。ソース電極２７０はドレイン電極２６０が形成されたオーミックコンタクト層２５２と反対側のオーミックコンタクト層２５４上に形成される。

一方、画素電極２８２は有機絶縁膜２８０上のコンタクトホール２８４を介してソース電極２７０と接続されており、ドレイン電極２６０に印加された信号の供給を受ける。

液晶キャパシタＣｌｃは、画素電極２８２、カラーフィルター（図示せず）に形成された共通電極（図示せず）及びその間の液晶層（図示せず）を含む。共通電極（図示せず）に共通電圧が供給される。維持キャパシタＣｓｔの他の端子は真上のゲートラインＧ１−Ｇｎに接続される。維持キャパシタＣｓｔ（図示せず）は、その上を覆うゲートライン、画素電極２８２及びゲート絶縁膜２３０を含む。

このとき、用いられる維持キャパシタＣｓｔは、前段ゲート駆動方式と共通電極方式とを挙げることができる。以上で説明した本発明の一実施形態では、維持キャパシタＣｓｔを前段ゲート電極方式で説明したが、これに制限されるわけではなく、付加容量方式にも同じく適用することができる。

直流電圧供給部７５０は非晶質シリコンで構成された半導体層２４０を安定させて残像検査時残像パターンにおいて残像を防止する。直流電圧供給部７５０はゲート電極２２０とドレイン電極２６０とに印加する直流電圧を供給する。直流電圧供給部７５０は、印加する直流電圧レベルで−２５〜−３０Ｖをゲート電極２２０に印加し、印加する電圧レベルで接地電圧をドレイン電極２６０に印加する。

しかし、これに制限されなくて、液晶パネル１００の正常動作時に薄膜トランジスタ（ＴＦＴ）をターンオフするためにゲート電極２２０に印加される電圧レベルをＶ１、液晶パネル１００の正常動作時にドレイン電極２６０に印加される電圧レベルのうち最大電圧レベルをＶ２、ゲート電極２２０に印加される電圧レベルをＶｇ且つドレイン電極２６０に印加される電圧レベルをＶｄとするとき、ゲート電極２２０及びドレイン電極２６０が許容される電圧レベルの範囲内において、Ｖｇ及びＶｄは、Ｖｇ−Ｖｄ＜Ｖ１−Ｖ２を満たす。ここで、液晶パネル１００の正常動作時にドレイン電極２６０に印加される最大電圧レベルは、液晶表示装置（図４の１参考）の駆動電圧発生部（図４の５１０参考）で生成したアレイ電源電圧ＡＶｄｄのレベルと同じである。

図１ないし図３を参照して本発明の一実施形態による液晶表示装置の製造方法を説明する。

図３は本発明の一実施形態による液晶表示装置の製造方法において印加する電圧レベルを示した図面である。

液晶パネル１００のそれぞれのゲートラインＧ１−Ｇｎ及びデータラインＤ１−Ｄｍと直流電圧供給部７５０とを接続する。

図３に示したように、直流電圧供給部７５０はゲート電極２２０に印加する直流電圧レベルで−２５Ｖを生成し、ドレイン電極２６０に印加する電圧レベルで接地電圧を生成する。生成された電圧はそれぞれのゲートラインＧ１−ＧｎとデータラインＤ１−Ｄｍとに沿って薄膜トランジスタ（ＴＦＴ）のゲート電極２２０とドレイン電極２６０とに印加される。

このように、ゲート電極２２０には−２５Ｖの直流電圧が印加され、ドレイン電極２６０には接地電圧が印加され、ソース電極２７０はフローティングされる。

本発明の一実施形態では、ゲート電極２２０には−２５Ｖが印加され、ドレイン電極２６０には接地電圧が印加された例を挙げる。しかし、これに制限されるわけではなく、液晶パネル１００の正常動作時に薄膜トランジスタ（ＴＦＴ）をターンオフするためにゲート電極２２０に印加される電圧レベルをＶ１、液晶パネル１００の正常動作時にドレイン電極２６０に印加される電圧レベルのうち最大電圧レベルをＶ２、ゲート電極２２０に印加される電圧レベルをＶｇ且つドレイン電極２６０に印加される電圧レベルをＶｄとするとき、ゲート電極２２０及びドレイン電極２６０が許される電圧レベルの範囲内において、Ｖｇ及びＶｄはＶｇ−Ｖｄ＜Ｖ１−Ｖ２を満たす。ここで、液晶パネル１００の正常動作時にドレイン電極２６０に印加される最大電圧レベルは、液晶表示装置（図４の１参考）の駆動電圧発生部（図４の５１０参考）で生成したアレイ電源電圧ＡＶｄｄのレベルと同じである。

ここで、直流電圧供給部７５０は、１０分以上各電極に電圧を印加する。

図４は本発明の一実施形態による液晶表示装置と本発明の一実施形態によるエージングシステムの接続を示した概略的なブロック図である。

液晶表示装置１は、液晶パネル１００、ゲート駆動部３００、データ駆動部４００及びプリント回路基板５００を含む。

液晶パネルは前で説明して以下ゲート駆動部３００、データ駆動部４００及びプリント回路基板５００を説明する。

ゲート駆動部３００はスキャン（ｓｃａｎ）駆動部とも言い、液晶パネル１００のゲートラインＧ１−Ｇｎに接続されて、駆動電圧発生部５１０からのゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとのコンビネーションで構成されたゲート信号をゲートラインＧ１−Ｇｎに印加する。ゲート駆動部３００はゲートテープキャリアパッケージ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）に実装されるようにしてもよい。

データ駆動部４００は、液晶パネル１００のデータラインＤ１−Ｄｍに接続され、データ信号をデータラインＤ１−Ｄｍに印加する。データ駆動部４００はデータテープキャリアパッケージに実装されるようにしてもよい。

プリント回路基板５００は、データテープキャリアパッケージに電気的に接続され、ゲート駆動部３００に駆動電圧を供給し、データ駆動部４００にデータ信号を供給する。プリント回路基板５００は、駆動電圧発生部５１０、ガンマ電圧発生部５２０、タイミング制御部５３０及びスイッチング部６００を含む。

駆動電圧発生部５１０は、薄膜トランジスタ（ＴＦＴ）をターンオンするゲートオン電圧Ｖｏｎ、薄膜トランジスタ（ＴＦＴ）をターンオフするゲートオフ電圧Ｖｏｆｆ、共通電圧Ｖｃｏｍ、ガンマ電圧生成のためのアレイ電源電圧ＡＶｄｄ、及び電源電圧Ｖｄｄ等を生成する。

ガンマ電圧発生部５２０は、駆動電圧発生部５１０からのアレイ電源電圧ＡＶｄｄに基づいてガンマ電圧を生成しデータ駆動部４００に供給する。

タイミング制御部５３０は、ゲート駆動部３００、データ駆動部４００、及び駆動電圧発生部５１０等の動作を制御する制御信号を生成して、該当する各制御信号をゲート駆動部３００、データ駆動部４００、及び駆動電圧発生部５１０等に供給する。

スイッチング部６００は、駆動電圧発生部５１０からゲートオフ電圧Ｖｏｆｆをゲート駆動部３００に伝達するかどうかを決定して、直流電圧供給部７１０が供給した電圧から駆動電圧発生部５１０を保護する。そして、スイッチング部６００は、エージングシステム７００のスイッチング信号供給部７４０において発生した信号を介して駆動電圧発生部５１０とゲート駆動部３００との接続を開放（切断）する。例えば、スイッチング部６００がｎ型金属酸化半導体電界効果トランジスタである場合には、一定値以下の電圧がスイッチング部６００のゲート電極（図示せず）に印加されると、スイッチング部６００のチャネル層（図示せず）に電流が流れなくなり、駆動電圧発生部５１０とゲート駆動部３００との接続が開放される。また、スイッチング部６００はゲートオフ電圧ライン６１０上に形成されるようにしてもよい。

本発明の一実施形態では、スイッチング素子を半導体電界効果トランジスタとした例を挙げているが、スイッチング効果を有する手段であれば特別に制限されない。

エージングシステム７００は、液晶表示装置１に薄膜トランジスタ（ＴＦＴ）の半導体層（図２の２４０参考）、ゲート駆動部３００及びデータ駆動部４００を安定させる電圧を供給する。エージングシステム７００は直流電圧供給部７１０、ＨＶＳ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｓｔｒｅｓｓ）電圧供給部７２０、制御部７３０及びスイッチング信号供給部７４０を含む。

直流電圧供給部７１０は、液晶パネル１００の非晶質シリコンで構成された半導体層（図２の２４０参考）を安定させて残像検査時の残像パターンによる残像を防止する。直流電圧供給部７１０は、ゲート駆動部３００とガンマ電圧発生部５２０とに供給する直流電圧を供給する。直流電圧供給部７１０は、ゲート駆動部３００にゲートオフ電圧Ｖｏｆｆ、ゲートオン電圧Ｖｏｎ及び電源電圧Ｖｄｄを供給し、データ駆動部４００にアレイ電源電圧ＡＶｄｄを供給する。直流電圧供給部７１０は、−２５〜−３０Ｖのゲートオフ電圧Ｖｏｆｆを供給し、接地電圧のゲートオン電圧Ｖｏｎ、電源電圧Ｖｄｄ及びアレイ電源電圧ＡＶｄｄを供給する。ここで、ゲートオフ電圧Ｖｏｆｆとアレイ電源電圧ＡＶｄｄとはゲート電極（図２の２２０参考）とドレイン電極（図２の２６０参考）とに印加される。

本発明の一実施形態では、−２５〜−３０Ｖのゲートオフ電圧Ｖｏｆｆを供給し、接地電圧でアレイ電源電圧ＡＶｄｄを供給する例を挙げている。しかし、これに制限されるわけではなく、液晶パネル１００の正常動作時に薄膜トランジスタ（ＴＦＴ）をターンオフするためのゲート電極（図２の２２０参考）に印加される電圧レベルをＶ１、液晶パネル１００の正常動作時にドレイン電極（図２の２６０参考）に印加される電圧レベルのうち最大電圧レベルをＶ２、ゲートオフ電圧ＶｏｆｆレベルをＶａ、アレイ電源電圧ＡＶｄｄレベルをＶｂとするとき、ゲート電極（図２の２２０参考）及びドレイン電極（図２の２６０参考）が許される電圧レベルの範囲内において、Ｖａ及びＶｂはＶａ−Ｖｂ＜Ｖ１−Ｖ２を満たす。ここで、液晶パネル１００の正常動作時にドレイン電極（図２の２６０参考）に印加される最大電圧レベルは、液晶表示装置１の駆動電圧発生部５１０で生成したアレイ電源電圧ＡＶｄｄのレベルと同じである。

ＨＶＳ電圧供給部７２０は、液晶表示装置１のゲート駆動部３００及びデータ駆動部４００を安定させる電圧を供給する。ＨＶＳ電圧供給部７２０は、ゲート駆動部３００にゲートオン電圧Ｖｏｎ、ゲートオフ電圧Ｖｏｆｆ及び電源電圧Ｖｄｄを供給し、ガンマ電圧発生部５２０にアレイ電源電圧ＡＶｄｄを供給する。ＨＶＳ電圧供給部７２０は、３３Ｖのゲートオン電圧Ｖｏｎを供給し、−８Ｖのゲートオフ電圧Ｖｏｆｆを供給し、３．３Ｖの電源電圧Ｖｄｄを供給し、且つ１３Ｖのアレイ電源電圧ＡＶｄｄを供給する。

制御部７３０は、エージングシステム７００から液晶表示装置１に供給する電圧を選択して、スイッチング信号供給部７４０の動作を制御する。制御部７３０は、直流電圧供給部７１０とスイッチング信号供給部７４０との動作を開始する信号を送り、同時にＨＶＳ電圧供給部７２０の動作を止めるようにする。

一方、スイッチング信号供給部７４０は、制御部７３０から動作開始信号を受けてスイッチング部６００に供給する信号を生成する。スイッチング信号供給部７４０は、ゲートオフ電圧ライン６１０上のスイッチング部６００と接続される。

図４、図５及び図６を参照して、本発明の他の実施形態による液晶表示装置の製造方法を説明する。

図５は本発明の他の一実施形態による液晶表示装置の製造方法を順次的に示したフローチャートであって、図６は本発明の他の実施形態による液晶表示装置の製造方法で直流電圧供給部が印加する電圧レベルを示した図面である。

直流電圧発生（Ｓ６１０）は制御部７３０を介して入力された信号により直流電圧供給部７１０において直流電圧が発生する。一方、ＨＶＳ電圧供給部７２０電圧の発生（Ｓ６２０）は直流電圧発生（Ｓ６１０）が行われない場合に開始される。

図６に示したように、直流電圧供給部７１０は、−２５Ｖのゲートオフ電圧Ｖｏｆｆを供給し、接地電圧のゲートオン電圧Ｖｏｎ、電源電圧Ｖｄｄ及びアレイ電源電圧ＡＶｄｄを供給する。ここで、ゲートオフ電圧Ｖｏｆｆとアレイ電源電圧ＡＶｄｄとはゲート電極（図２の２２０参考）とドレイン電極（図２の２６０参考）とに印加される。

本発明の一実施形態では、−２５Ｖのゲートオフ電圧Ｖｏｆｆを供給し、接地電圧のアレイ電源電圧ＡＶｄｄを供給する例を挙げている。しかし、これに制限されるわけではなく、液晶パネル１００の正常動作時に薄膜トランジスタ（ＴＦＴ）をターンオフするためにゲート電極（図２の２２０参考）に印加される電圧レベルをＶ１、液晶パネル１００の正常動作時にドレイン電極（図２の２６０参考）に印加される電圧レベルのうち最大電圧レベルをＶ２、ゲートオフ電圧ＶｏｆｆレベルをＶａ、且つアレイ電源電圧ＡＶｄｄレベルをＶｂとするとき、ゲート電極（図２の２２０参考）及びドレイン電極（図２の２６０参考）が許される電圧レベルの範囲内において、Ｖａ及び、ＶｂはＶａ−Ｖｂ＜Ｖ１−Ｖ２を満たす。ここで、液晶パネル１００の正常動作時にドレイン電極（図２の２６０参考）に印加される最大電圧レベルは液晶表示装置１の駆動電圧発生部５１０で生成したアレイ電源電圧ＡＶｄｄのレベルと同じである。

一方、スイッチング信号印加（Ｓ６３０）はスイッチング信号供給部７４０からスイッチング部６００にゲート駆動部３００と駆動電圧発生部５１０との接続を開放（切断）する一定信号を供給する。

また、ゲート駆動部３００と駆動電圧発生部５１０との接続の開放（Ｓ６４０）はスイッチング部６００で行なわれる。これは駆動電圧発生部５１０の回路がバーント（ｂｕｒｎｔ）されないようにするためである。

直流電圧供給部７１０で発生した電圧は、ゲート駆動部３００及びガンマ電圧発生部５２０へ印加（Ｓ６５０）される。

ゲート駆動部３００に印加された直流電圧は、ゲートラインＧ１−Ｇｎを介して各ゲート電極（図２の２２０参考）に印加（Ｓ６６０）される。一方、ガンマ電圧発生部５２０に印加された接地電圧は、データ駆動部４００とデータラインＤ１−Ｄｍとに沿って各ドレイン電極（図２の２６０参考）に印加（Ｓ６６０）される。この時、ソース電極（図２の２７０参考）はフローティングされる。ここで直流電圧供給部７１０の電圧印加時間は１０分以上とする。

薄膜トランジスタ（ＴＦＴ）のゲート電極２２０に印加された電圧はドレイン電極２６０の接地電圧より低く、フェルミ準位（ｆｅｒｍｉ ｌｅｖｅｌ）をバランスバンド（ｂａｌａｎｃｅ ｂａｎｄ）側に移動させる。薄膜トランジスタ（ＴＦＴ）の半導体層（図２の２４０参考）はドレイン電極２６０より更に低い電圧を印加することによって弱いシリコン・ボンド（結合）でダングリング・ボンドを形成する。

本発明に関するさらに詳細な内容は次の具体的な実験例を介して説明し、ここに記載されない内容はこの技術分野で熟練された者ならば十分に技術的に類推することができることであるので説明を省略する。
＜実験例１＞

グラフａ、ｂ、ｃはバックライトをオンさせた場合のリーク電流の測定結果であって、グラフａ’、ｂ’、ｃ’はバックライトをオフさせた場合のリーク電流の測定結果である。

グラフａとａ’とは、２０Ｖから０．５Ｖ間隔で２０Ｖまで電圧をゲート電極に印加し、１０Ｖをドレイン電極に印加し、且つ接地電圧をソース電極に印加してリーク電流を測定した結果である。

グラフｂとｂ’とは、本発明の一実施形態による液晶表示装置の製造方法によって約１０分間、−３０Ｖをゲート電極に印加し、接地電位をドレイン電極に印加し、ソース電極をフローティングにした後、前述の条件と同じ条件でリーク電流を測定した。

グラフｃとｃ’とは本発明の一実施形態による液晶表示装置の製造方法を実施した後、ホワイトストレスを駆動した次に前述の条件と同じ条件でリーク電流を測定した結果である。ホワイトストレスはホワイト駆動領域の電圧状態を摸して印加したストレスであって、ここでは、約１０分間、ゲート電極に−７Ｖ、ドレイン電極に６Ｖ、ソース電極に１２Ｖを印加したストレスを言う。

リーク電流の測定結果は図７に図示される。

図７は本発明の一実施形態による液晶表示装置の製造方法を適用した場合、適用する前の場合及びホワイトストレスを適用した場合の光リーク電流の大きさを比較した図面である。

図７のｘ軸はゲート電極に印加された電圧を示し、ｙ軸はリーク電流を示す。

バックライトオフ状態でａ’とｃ’とを比較してみれば、リーク電流の差が最大約９×１０^−１４Ａの差が生じる。しかし、ｂ’とｃ’とを比較してみても、リーク電流の差がほとんど生じない。

バックライトオン状態でａとｃとを比較してみれば、リーク電流の差が最大約９×１０^−１３Ａの差が生じる。しかし、ｂとｃとを比較してみても、リーク電流の差がほとんど生じない。

ここで、バックライトオン状態で薄膜トランジスタがオフした場合、ａとｃとの差が最も大きく現われる。これはバックライトがオン状態である時、薄膜トランジスタ（ＴＦＴ）においてホワイトストレス前後のリーク電流の変化が生じるためである。このリーク電流の変化は、維持キャパシタに印加される電圧の差を生じるようにする。維持キャパシタのかかった電圧差は残像検査時に残像パターンで残像を誘発させる。しかし、ｂとｃとはリーク電流の差がほとんど生じないので、維持キャパシタに印加された電圧の差が生じず、残像検査時に残像パターンで残像を誘発させない。よって、残像が改善された効果が見られる。

一方、非晶質シリコンで構成された半導体層は、原子配列が無秩序で弱いシリコン・ボンド及びダングリング・ボンドによる局所状態を含んでいる。本発明の一実施形態による液晶表示装置の製造方法を実施した場合、残像が改善される理由は、非晶質シリコン層に印加された電界によりダングリング・ボンドの密度が増加して、内部における弱いシリコン・ボンドが減って半導体層が安定したからである。すなわち、非晶質シリコンで構成された半導体層のフェルミ準位が低くなって薄膜トランジスタの特性が変化する。
＜実験例２＞

本発明の一実施形態による液晶表示装置の製造方法を実施することにおいて、ゲート電極に印加した電圧レベルによる残像是認指数（ｒｅｓｉｄｕａｌ ｉｍａｇｅ ｖｉｅｗｉｎｇ ｆａｃｔｏｒ）を評価した。ここで、１０分間、−２０Ｖから−５Ｖ間隔で−３０Ｖまで電圧をゲート電極に印加し、接地電位をドレイン電極に印加するようにし、ソース電極をフローティングにした。このとき、残像是認指数は１〜６４階調のテスト階調を用いた残像テストパターンにおける残像を目視評価することによって評価され、微弱水準の残像が観察され始める階調を基準にした。その測定結果は図８に図示される。

図８は本発明の一実施形態による液晶表示装置の製造方法でゲート電極に対して印加した電圧レベルと残像是認指数との関係を示した図面である。

図８のｘ軸はゲート電極に印加される電圧レベルを示し、ｙ軸は残像是認指数を示す。ゲート電極に−２５Ｖ以下の電圧が印加される場合、残像是認指数が１以下になり、残像が顕著に改善されることが示されている。
＜実験例３＞

本発明の一実施形態による液晶表示装置の製造方法を実施することにおいて、電圧印加時間による残像是認指数を評価した。ここで、−２５Ｖをゲート電極に印加し、接地電位をドレイン電極に印加し、ソース電極をフローティングにした。その測定結果は図９に示される。

図９は本発明の一実施形態による液晶表示装置の製造方法で電圧印加時間と残像是認指数との関係を示した図面である。

図９のｘ軸はゲート電極に電圧が印加される時間を示し、ｙ軸は残像是認指数を示す。電圧印加時間が１０分を越える場合は、残像是認指数が１以下になり、残像が顕著に改善されることが示されている。

以上添付した図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須な特徴を変更せずに他の具体的な形態で実施できるということを理解することができる。それゆえ、上述した実施形態はすべての面で例示的であって限定的でないものと理解しなければならない。

本発明は残像防止のための液晶表示装置の製造方法、このような製造方法により製造された液晶表示装置及びこのような製造方法に提供されるエージングシステムに適用することができる。

本発明の一実施形態による液晶表示装置の液晶パネルと直流電圧供給部との接続を示した概略的なブロック図である。 本発明の一実施形態による液晶表示装置の薄膜トランジスタの断面図である。 本発明の一実施形態による液晶表示装置の製造方法で印加する電圧レベルを示した図面である。 本発明の一実施形態による液晶表示装置と本発明の一実施形態によるエージングシステムの接続を示した概略的なブロック図である。 本発明の他の実施形態による液晶表示装置の製造方法を順次的に示したフローチャートである。 本発明の他の実施形態による液晶表示装置の製造方法で直流電圧供給部が印加する電圧レベルを示した図面である。 本発明の一実施形態による液晶表示装置の製造方法を適用した場合、適用する前の場合及びホワイトストレスを適用した場合の光リーク電流大きさを比較した図面である。 本発明の一実施形態による液晶表示装置の製造方法でゲート電極に対する印加した電圧レベルと残像是認指数との関係を示した図面である。 本発明の一実施形態による液晶表示装置の製造方法で電圧印加時間と残像是認指数との関係を示した図面である。

符号の説明

１：液晶表示装置
１００：液晶パネル
２００：画素
２２０：ゲート電極
２４０：半導体層
２６０：ドレイン電極
２７０：ソース電極
３００：ゲート駆動部
４００：データ駆動部
５００：プリント回路基板
５１０：駆動電圧発生部
５２０：ガンマ電圧発生部
６００：スイッチング部
６１０：ゲートオフ電圧ライン
７００：エージングシステム
７１０：直流電圧供給部

Claims (25)

1. ゲート電極、前記ゲート電極上に形成された半導体層、並びに前記半導体層上で且つ前記ゲート電極の両側にそれぞれ形成されたドレイン電極及びソース電極を含む複数の薄膜トランジスタを具備する液晶パネルを製造し、
   前記液晶パネルの正常動作時に前記薄膜トランジスタをターンオフするために前記ゲート電極に印加される電圧レベルを第３電圧、前記液晶パネルの正常動作時に前記ドレイン電極に印加される電圧レベルのうち最大電圧レベルを第４電圧、前記ゲート電極に印加される電圧レベルを第１電圧且つ前記ドレイン電極に印加される電圧レベルを第２電圧とするとき、前記第１電圧−前記第２電圧＜前記第３電圧−前記第４電圧となるように直流電圧である前記第１電圧及び前記第２電圧を印加することを含むことを特徴とする液晶表示装置の製造方法。
2. 前記第１電圧は−２５〜−３０Ｖであって、前記第２電圧は接地電圧であることを特徴とする請求項１に記載の液晶表示装置の製造方法。
3. 前記第１電圧が−２５Ｖであるとき、電圧印加時間は１０分以上であることを特徴とする請求項２に記載の液晶表示装置の製造方法。
4. 前記半導体層は前記ドレイン電極及び前記ソース電極と一つの感光膜パターンとをエッチングマスクとして形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
5. 前記半導体層は非晶質シリコンで形成されたことを特徴とする請求項１に記載の液晶表示装置の製造方法。
6. ゲート電極、前記ゲート電極上に形成された半導体層、並びに前記半導体層上で且つ前記ゲート電極の両側にそれぞれ形成されたドレイン電極及びソース電極を含む複数の薄膜トランジスタを具備する液晶パネル、前記複数の薄膜トランジスタをオフするゲートオフ電圧を供給する駆動電圧発生部、ゲート信号を前記液晶パネルのゲートラインに順次的に印加するゲート駆動部、前記駆動電圧発生部から前記ゲート駆動部に前記ゲートオフ電圧の伝達を決定するスイッチング部を含む液晶表示装置を製造し、
   前記液晶パネルの正常動作時に前記薄膜トランジスタをターンオフするために前記ゲート電極に印加される電圧レベルを第３電圧、前記液晶パネルの正常動作時に前記ドレイン電極に印加される電圧レベルのうち最大電圧レベルを第４電圧、前記ゲート電極に印加される電圧レベルを第１電圧且つ前記ドレイン電極に印加される電圧レベルを第２電圧とするとき、前記第１電圧−前記第２電圧＜前記第３電圧−前記第４電圧となるように直流電圧である前記第１電圧及び前記第２電圧を印加することを含むことを特徴とする液晶表示装置の製造方法。
7. 前記スイッチング部は、前記駆動電圧発生部から前記ゲート駆動部に前記ゲートオフ電圧を伝達するゲートオフ電圧ライン上に具備されたことを特徴とする請求項６に記載の液晶表示装置の製造方法。
8. 外部電圧が前記ゲート駆動部に印加される時、前記スイッチング部は前記駆動電圧発生部と前記ゲート駆動部との接続を開放することを特徴とする請求項６に記載の液晶表示装置の製造方法。
9. 前記第１電圧は−２５〜−３０Ｖであって、前記第２電圧は接地電圧であることを特徴とする請求項６に記載の液晶表示装置の製造方法。
10. 前記第１電圧が−２５Ｖであるとき、電圧印加時間は１０分以上であることを特徴とする請求項９に記載の液晶表示装置の製造方法。
11. 前記半導体層は前記ドレイン電極及び前記ソース電極と一つの感光膜パターンとをエッチングマスクとして形成することを特徴とする請求項６に記載の液晶表示装置の製造方法。
12. 前記半導体層は非晶質シリコンで形成されたことを特徴とする請求項６に記載の液晶表示装置の製造方法。
13. ゲート電極、前記ゲート電極上に形成された半導体層、並びに前記半導体層上で且つ前記ゲート電極の両側にそれぞれ形成されたドレイン電極及びソース電極を含む複数の薄膜トランジスタを具備する液晶パネルと、
    前記複数の薄膜トランジスタをオフするゲートオフ電圧を供給する駆動電圧発生部と、
    ゲート信号を前記液晶パネルのゲートラインに順次的に印加するゲート駆動部と、
    前記駆動電圧発生部から前記ゲート駆動部に前記ゲートオフ電圧の伝達を決定するスイッチング部とを含むことを特徴とする液晶表示装置。
14. 前記スイッチング部は、前記駆動電圧発生部から前記ゲート駆動部に前記ゲートオフ電圧を伝達するゲートオフ電圧ライン上に具備されたことを特徴とする請求項１３に記載の液晶表示装置。
15. 外部電圧が前記ゲート駆動部に印加される時、前記スイッチング部は時前記駆動電圧発生部と前記ゲート駆動部との接続を開放することを特徴とする請求項１３に記載の液晶表示装置。
16. 前記液晶パネルの正常動作時に前記薄膜トランジスタをターンオフするための前記ゲート電極に印加される電圧レベルを第３電圧、前記液晶パネルの正常動作時に前記ドレイン電極に印加される電圧レベルのうち最大電圧レベルを第４電圧、前記ゲート電極に印加される電圧レベルを第１電圧且つ前記ドレイン電極に印加される電圧レベルを第２電圧とするとき、前記第１電圧−前記第２電圧＜前記第３電圧−前記第４電圧となるように直流電圧である前記第１電圧及び前記第２電圧を印加することを特徴とする請求項１３に記載の液晶表示装置。
17. 前記第１電圧は−２５〜−３０Ｖであって、前記第２電圧は接地電圧であることを特徴とする請求項１６に記載の液晶表示装置。
18. 前記第１電圧が−２５Ｖであるとき、電圧印加時間は１０分以上であることを特徴とする請求項１７に記載の液晶表示装置。
19. 前記半導体層は前記ドレイン電極及び前記ソース電極と一つの感光膜パターンとをエッチングマスクとして形成することを特徴とする請求項１３に記載の液晶表示装置。
20. 前記半導体層は非晶質シリコンで形成されたことを特徴とする請求項１３に記載の液晶表示装置。
21. 液晶表示装置の正常動作時に薄膜トランジスタをターンオフするためのゲート電極に印加される電圧レベルを第３電圧、前記液晶表示装置の正常動作時にドレイン電極に印加される電圧レベルのうち最大電圧レベルを第４電圧、前記ゲート電極に印加する電圧レベルを第１電圧且つ前記ドレイン電極に印加する電圧レベルを第２電圧とするとき、前記第１電圧−前記第２電圧＜前記第３電圧−前記第４電圧となるように直流電圧である前記第１電圧及び前記第２電圧を供給する直流電圧供給部と、
    前記液晶表示装置の前記ゲート駆動部と前記データ駆動部とを安定化させる電圧を前記ゲート駆動部とガンマ電圧発生部とに供給するＨＶＳ電圧供給部とを含むエージングシステムであって、
    前記液晶表示装置は薄膜トランジスタをオフさせるためのゲートオフ電圧を供給する駆動電圧発生部、ゲート信号を順次的に印加するゲート駆動部、液晶パネルのデータラインにデータ信号を印加するデータ駆動部及び前記駆動電圧発生部で供給されたアレイ電源電圧でガンマ電圧を生成する前記ガンマ電圧発生部を含むことを特徴とするエージングシステム。
22. 前記直流電圧供給部は−２５〜−３０Ｖである前記第１電圧及び接地電圧である前記第２電圧を供給することを特徴とする請求項２１に記載のエージングシステム。
23. 前記直流電圧供給部は前記ゲート駆動部に−２５Ｖ〜−３０Ｖの電圧であるゲートオフ電圧を印加することを特徴とする請求項２１に記載のエージングシステム。
24. 前記直流電圧供給部は、接地電圧をアレイ電源電圧として前記ガンマ電圧発生部に供給し、電源電圧及びゲートオン電圧として前記ゲート駆動部に供給することを特徴とする請求項２３に記載のエージングシステム。
25. 前記駆動電圧発生部から前記ゲート駆動部に前記ゲートオフ電圧の伝達を決定するスイッチング部と、前記直流電圧供給部が前記ゲート駆動部に−２５〜−３０Ｖであるゲートオフ電圧を印加する時、前記スイッチング部をターンオフするスイッチング信号を供給するスイッチング信号供給部とをさらに含むことを特徴とする請求項２１に記載のエージングシステム。
    

Images