JP2006098437A - 画素回路及び表示装置 - Google Patents

Abstract

【課題】表示画面の黒浮きを防止可能な画素回路を提供する。
【解決手段】ドライブトランジスタＴｒ２は、保持容量Ｃｓ２が黒表示の映像信号に応じた入力電位を保持している時、リーク電流成分のみを含む出力電流Ｉｄを供給する。ドライブトランジスタＴｒ２にバイパストランジスタＴｒ７が接続している。バイパストランジスタＴｒ７は、黒表示の時流れるリーク電流成分をバイパスして、ドライブトランジスタＴｒ２から発光素子ＥＬに供給される出力電流をゼロレベルに抑制する一方、発光素子ＥＬのオン抵抗に比べて充分高い抵抗を有しており白表示時ドライブトランジスタＴｒ２から発光素子ＥＬに供給される出力電流Ｉｄのレベルに影響を及ぼさない。
【選択図】図６

Description

本発明は、画素ごとに配した発光素子を電流駆動する画素回路に関する。またこの画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬ素子などの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。

従来の画素回路は、行状の走査線と列状の信号線とが交差する部分に配されている。走査線には外部のスキャナから選択パルスが供給される。信号線には黒表示から白表示までの輝度に応じた映像信号が外部のドライバから供給される。画素回路は、基本的にサンプリングトランジスタと、保持容量と、ドライブトランジスタと、有機ＥＬ素子などで代表される発光素子とで構成される。サンプリングトランジスタは、走査線から供給される選択パルスに応じて導通し、信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号に応じた入力電位を保持する。ドライブトランジスタは、保持容量に保持された入力電位に応じて出力電流を供給する。発光素子はドライブトランジスタに接続しており、これから供給された出力電流に応じて黒表示から白表示までの所定の輝度で発光する。

かかる構成を有する画素回路を備えたアクティブマトリクス型の有機ＥＬ表示装置は、例えば以下の特許文献１ないし３に記載がある。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０

映像信号のレベルは、例えば０Ｖ〜５Ｖまで変化する。０Ｖのとき発光素子は発光せず、黒表示になる。５Ｖになると発光素子は最大輝度で発光し、白表示となる。映像信号のレベルが０Ｖ〜５Ｖの間に入るときは、そのレベルに応じた中間調表示となる。

保持容量はあらかじめドライブトランジスタの閾電圧を検出してこれを保持しておく。これは個々のドライブトランジスタの閾電圧のばらつきをキャンセルするためである。黒表示に対応した０Ｖの映像信号がサンプリングされたとき、保持容量には０Ｖの電位しか加わらないので、結局入力電位はドライブトランジスタの閾電圧と等しくなる。ゲートに加わる入力電位が閾電圧と同じであるならば、ドライブトランジスタは出力電流（ドレイン電流）を流さない。したがって発光素子には出力電流が流れず、表示装置は黒表示となる。

しかしながら、実際には画素回路を構成するトランジスタのリークなどにより、黒表示の場合でも保持容量に保持された入力電位がドライブトランジスタの閾電圧をわずかに上回る事態が生じる。この場合ドライブトランジスタはわずかではあるがリーク電流成分程度の（例えばｎＡ程度）出力電流が流れる。これにより、発光素子は微弱ながら発光するので、完全な黒表示とならない。黒が完全に沈まないので表示が浮き上がった感じとなり、画質が損なわれる。以下本明細書では、この現象を「黒浮き」と呼ぶ。黒浮きがあると画面のコントラストが下がり画質を損なうので解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は黒浮きを防止可能な画素回路及び表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち、選択パルスを供給する行状の走査線と黒表示から白表示までの輝度に応じた映像信号を供給する列状の信号線とが交差する部分に配され、サンプリングトランジスタと、保持容量と、ドライブトランジスタと、発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される選択パルスに応じて導通し該信号線から供給された映像信号をサンプリングし、前記保持容量は、該サンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは、該保持容量に保持された入力電位に応じて出力電流を供給し、前記発光素子は該ドライブトランジスタに接続しており、これから供給された出力電流に応じて黒表示から白表示までの所定の輝度で発光する画素回路において、前記ドライブトランジスタは、該保持容量が黒表示の映像信号に応じた入力電位を保持している時、リーク電流成分のみを含む出力電流を供給し、該ドライブトランジスタにバイパストランジスタが接続しており、前記バイパストランジスタは、黒表示の時流れる該リーク電流成分をバイパスして、該ドライブトランジスタから該発光素子に供給される出力電流をゼロレベルに抑制する一方、該発光素子のオン抵抗に比べて充分高い抵抗を有しており白表示時該ドライブトランジスタから該発光素子に供給される出力電流のレベルに影響を及ぼさない様にしたことを特徴とする。

一態様では、前記発光素子はアノード及びカソードを有する二端子型の発光素子であり、前記バイパストランジスタはチャネル領域、ソース領域及びドレイン領域を有する薄膜トランジスタであり、ソース領域及びドレイン領域が各々ソース配線及びドレイン配線により該発光素子の二端子に接続し、少なくとも該ソース領域とソース配線の間又は該ドレイン領域とドレイン配線との間が高抵抗になっている。他の態様では、該発光素子の発光をオンオフ制御するスイッチングトランジスタを含んでおり、前記スイッチングトランジスタは、別の走査線から供給される第１のゲートパルスに応じて該発光素子に対する出力電流の通電をオンする一方、前記バイパストランジスタはさらに別の走査線から供給される第１のゲートパルスと同相の第２のゲートパルスに応じてオンし該リーク電流成分をバイパスするとともに、該第２のゲートパルスの電圧は第１のゲートパルスの電圧に比べて低く設定されており、該バイパストランジスタのオン抵抗を高くする。好ましくは、該ドライブトランジスタの閾電圧を検出して該保持容量に保持する検出トランジスタを含んでおり、前記保持容量は該閾電圧に足し込むかたちで映像信号に応じた信号電位を上乗せし以って入力電位として保持し、前記ドライブトランジスタは黒表示時信号電位がゼロで閾電圧のみからなる入力電位に応じてリーク電流成分のみを含む出力電流を供給し、黒表示時前記検出トランジスタのリークにより該入力電位が上昇し、前記ドライブトランジスタは該入力電位の上昇により該リーク電流成分が生じる。

又本発明は、選択パルスを供給する行状の走査線と、黒表示から白表示までの輝度に応じた映像信号を供給する列状の信号線と、両者が交差する部分に配された行列状の画素とを含み、各画素は、サンプリングトランジスタと、保持容量と、ドライブトランジスタと、発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される選択パルスに応じて導通し該信号線から供給された映像信号をサンプリングし、前記保持容量は、該サンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは、該保持容量に保持された入力電位に応じて出力電流を供給し、前記発光素子は該ドライブトランジスタに接続しており、これから供給された出力電流に応じて黒表示から白表示までの所定の輝度で発光する表示装置において、前記ドライブトランジスタは、該保持容量が黒表示の映像信号に応じた入力電位を保持している時、リーク電流成分のみを含む出力電流を供給し、該ドライブトランジスタにバイパストランジスタが接続しており、前記バイパストランジスタは、黒表示の時流れる該リーク電流成分をバイパスして、該ドライブトランジスタから該発光素子に供給される出力電流をゼロレベルに抑制する一方、該発光素子のオン抵抗に比べて充分高い抵抗を有しており白表示時該ドライブトランジスタから該発光素子に供給される出力電流のレベルに影響を及ぼさない様にしたことを特徴とする。

本発明によれば、発光素子と並列してバイパストランジスタを設けている。このバイパストランジスタは、黒表示のときドライブトランジスタから流れてくるリーク電流成分をバイパスしている。これにより、ドライブトランジスタから発光素子に供給される出力電流はゼロレベルに抑制され、発光しなくなる。これにより従来問題となっていた黒浮きを防ぐことができる。リーク電流成分はｎＡ程度のオーダーである。このバイパストランジスタは、発光素子のオン抵抗に比べて充分高い抵抗を有している。したがって、白表示時ドライブトランジスタから発光素子に供給される出力電流に影響を及ぼすことがない。例えば白表示時の出力電流はμＡ程度であるが、この内バイパストランジスタが分流する分はほとんど無視できる程度である。この様に高抵抗のバイパストランジスタをドライブトランジスタに接続することで、リーク電流成分による黒浮きを除去することができる。白表示の輝度を保ったまま、黒表示の輝度を下げることができるので、高コントラストの有機ＥＬ表示装置を得ることができる。

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにするため、図１を参照してアクティブマトリクス表示装置の一般的な構成を参考例として説明する。図示するように、アクティブマトリクス型の表示装置は、主要部となる画素アレイ１と周辺の回路群とで構成されている。画素アレイ１は画素回路２を含んでいる。周辺の回路群は水平セレクタ３、ライトスキャナ４、第一ドライブスキャナ５、第二ドライブスキャナ６、補正用スキャナ７などを含んでいる。

画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素回路２とで構成されている。本例の場合、カラー表示を行うため、画素回路２はＲＧＢ三原色に分かれて設けてある。信号線ＳＬは水平セレクタ３によって駆動される。走査線ＷＳはライトスキャナ４によって走査される。なお、走査線ＷＳと平行に別の走査線ＤＳ１，ＤＳ２，ＡＺも配線されている。走査線ＤＳ１は第一ドライブスキャナ５によって走査される。走査線ＤＳ２は第二ドライブスキャナ６によって走査される。なお、走査線ＤＳ２はＲＧＢに分かれて３本配されている。これに対し走査線ＤＳ１はＲＧＢ共通で１本配されている。残りの走査線ＡＺは補正用スキャナ７によって走査される。

図２は、図１に示した画素回路２の基本的な構成を示す参考図である。本画素回路２は、サンプリングトランジスタＴｒ１、ドライブトランジスタＴｒ２、スイッチングトランジスタＴｒ３、スイッチングトランジスタＴｒ４、検出トランジスタＴｒ５、スイッチングトランジスタＴｒ６、一対の容量素子Ｃｓ１，Ｃｓ２及び発光素子ＥＬとで構成されている。本参考例では各トランジスタＴｒ１ないしＴｒ６は全てＮチャネル型のアモルファスシリコン薄膜トランジスタ（ＴＦＴ）で構成されている。また発光素子ＥＬは、例えば有機ＥＬ素子を用いることができる。

引き続き図２を参照して、画素回路２の構成を具体的に説明する。ドライブトランジスタＴｒ２は入力ノードとなるゲートＧ、出力ノードとなるソースＳ及び電源ノードとなるドレインＤとを備えている。出力ノード（Ｓ）には発光素子ＥＬのアノードが接続している。発光素子ＥＬのカソードは接地（ＧＮＤ）されている。本例では、発光素子ＥＬはアノード及びカソードを備えた二端子形である。ドライブトランジスタＴｒ２の電源側ノード（Ｄ）は、スイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ４のゲートは、走査線ＤＳ２に接続されている。

ドライブトランジスタＴｒ２の入力ノード（Ｇ）には保持容量Ｃｓ２の一端が接続されている。この保持容量Ｃｓ２の他端は出力ノード（Ｓ）に接続するとともに、スイッチングトランジスタＴｒ３を介して接地されている。スイッチングトランジスタＴｒ３のゲートは走査線ＤＳ１に接続されている。さらに入力ノード（Ｇ）には結合容量Ｃｓ１を介してサンプリングトランジスタＴｒ１が接続している。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。またサンプリングトランジスタＴｒ１のソースは信号線ＳＬに接続している。加えて結合容量Ｃｓ１とサンプリングトランジスタＴｒ１の接続ノードは、スイッチングトランジスタＴｒ６を介して接地されている。スイッチングトランジスタＴｒ６のゲートは走査線ＡＺに接続している。最後に、ドライブトランジスタＴｒ２のゲートＧとドレインＤとの間に検出容量Ｔｒ５が接続されている。検出トランジスタＴｒ５のゲートは走査線ＡＺに接続している。

図３のタイミングチャートを参照して、図２に示した参考例にかかる画素回路の動作を詳細に説明する。図示のタイミングチャートは、タイミングＴ１で１フィールド（１ｆ）がスタートし、タイミングＴ８で１フィールドが終わるように表してある。時間軸に沿って、走査線ＷＳ，ＡＺ，ＤＳ１及びＤＳ２にそれぞれ印加される制御パルスｗｓ、ａｚ、ｄｓ１及びｄｓ２の波形を表してある。また同じ時間軸に沿って、ドライブトランジスタＴｒ２の入力ノード（Ｇ）及び出力ノード（Ｓ）の電位変化を表してある。なお図３のタイミングチャートは、白表示の映像信号が入力された場合である。

当該フィールドがスタートするタイミングＴ１の前のタイミングＴ０で、走査線ＷＳ，ＡＺ，ＤＳ１がローレベルにある一方、走査線ＤＳ２がハイレベルにある。したがってスイッチングトランジスタＴｒ４のみがオン状態で、残りのトランジスタＴｒ１，Ｔｒ３，Ｔｒ５及びＴｒ６はオフ状態となっている。この状態でドライブトランジスタＴｒ２のドレインＤはオン状態のスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続される。ドライブトランジスタＴｒ２はゲートＧとソースＳとの間に印加されるゲート電圧Ｖｇｓに応じて出力電流（ドレイン電流）Ｉｄを発光素子ＥＬに供給する。これにより発光素子ＥＬは所定の輝度で発光している。

タイミングＴ１となって当該フィールドがスタートすると、制御パルスａｚが立ち上がる。これにより検出トランジスタＴｒ５とスイッチングトランジスタＴｒ６がオンする。Ｔｒ６がオンすることで結合容量Ｃｓ１の一端が接地電位ＧＮＤに固定され、ドライブトランジスタＴｒ２の閾電圧（Ｖｔｈ）の検出準備状態に入る。検出トランジスタＴｒ５もオンするため、ドライブトランジスタＴｒ２のゲートＧとドレインＤが直結する。このときスイッチングトランジスタＴｒ４はまだオン状態に保たれているため、ドライブトランジスタＴｒ２のゲート電位は急激に上昇する。これと連動してドライブトランジスタＴｒ２のソース電位も急激に上昇する。

続いてタイミングＴ２になると、制御パルスｄｓ２がローレベルとなりスイッチングトランジスタＴｒ４がオフする。これにより、ドライブトランジスタＴｒ２は電源Ｖｃｃから切り離され非発光状態になる。同時に制御パルスＤＳ１が立ち上がるので、スイッチングトランジスタＴｒ３がオンし、ドライブトランジスタＴｒ２のソースＳ及び保持容量Ｃｓ２の一端が接地される。スイッチングトランジスタＴｒ４がオフすることで、ドライブトランジスタＴｒ２のゲート電位Ｇは低下していく。丁度ゲート電位Ｇとソース電位Ｓとの差Ｖｇｓが閾電圧Ｖｔｈとなったところで、ドレイン電流Ｉｄは流れなくなる。この結果、ゲートＧとソースＳとの間に接続された保持容量Ｃｓ２にドライブトランジスタＴｒ２の閾電圧Ｖｔｈが保持される。

この後タイミングＴ３で制御パルスａｚが立ち下がり、検出トランジスタＴｒ５がオフとなってＶｔｈ検出動作が終了する。

続いてタイミングＴ４になると、選択パルスｗｓが立ち上がり、サンプリングトランジスタＴｒ１がオンする。これにより信号線ＳＬから供給された白表示の映像信号が結合容量Ｃｓ１を介して保持容量Ｃｓ２にカップリングされる。この結果、保持容量Ｃｓ２には先に書き込まれたＶｔｈに足し込むかたちで映像信号に対応した信号電圧Ｖｉｎが書き込まれる。この結果、保持容量Ｃｓ２はドライブトランジスタＴｒ２の入力ノード（Ｇ）に対して、入力電位Ｖｉｎ＋Ｖｔｈを供給することになる。入力電位には常に閾電圧Ｖｔｈが足し込まれているので、例え画素ごとにドライブトランジスタの閾電圧がばらついていても、常にキャンセルすることができる。

この後映像信号のサンプリングに割り当てられた１水平期間（１Ｈ）が経過するタイミングＴ５で選択パルスｗｓが立ち下がり、サンプリングトランジスタＴｒ１がオフする。

続いてタイミングＴ６に至ると、制御パルスＤＳ１が立ち下がり、スイッチングトランジスタＴｒ３がオフする。これにより、ドライブトランジスタＴｒ２のソースＳ及び保持容量Ｃｓ２の一端が接地レベルから切り離され、発光動作の準備状態となる。

この後タイミングＴ７になると制御パルスｄｓ２が立ち上がり、スイッチングトランジスタＴｒ４がオンする。この結果ドライブトランジスタＴｒ２のドレインＤが電源電位Ｖｃｃに接続し、入力電位Ｖｉｎ＋Ｖｔｈに応じたドレイン電流Ｉｄが流れ、発光素子ＥＬは最大レベルの信号電位Ｖｉｎに応じて白レベルの輝度で発光する。タイミングＴ７では既にドライブトランジスタＴｒ２のソースＳが接地電位ＧＮＤから切り離されているので、発光素子ＥＬに出力電流Ｉｄが流れると電圧降下によりアノード電位（したがってドライブトランジスタＴｒ２のソース電位）が上昇する。このときブートストラップ動作でゲート電位もそのまま上昇するので、保持容量Ｃｓ２に保持された入力電位（ゲート電位Ｖｇｓ）は一定に維持される。この結果ドライブトランジスタＴｒ２は定電源として動作する。

最後にタイミングＴ８に至ると当該フィールドが完了するとともに次のフィールドに入る。

図４は、黒表示の場合のタイミングチャートである。理解を容易にするため、図３に示した白表示のタイミングチャートと対応する部分には対応する参照符号を用いてある。タイミングＴ３までは図３と同様である。すなわち、あらかじめドライブトランジスタＴｒ２の閾電圧Ｖｔｈを検出して、保持容量Ｃｓ２に保持してある。この後タイミングＴ４になると、選択パルスｗｓが立ち上がり、サンプリングトランジスタＴｒ１がオンして信号線ＳＬから映像信号をサンプリングする。この場合映像信号は黒レベルなので０Ｖである。したがって保持容量Ｃｓ２には正味の信号電圧は加わらず、ドライブトランジスタＴｒ２に対する入力電位はＶｔｈのままである。この後タイミングＴ５で選択パルスｗｓが立ち下がりサンプリングトランジスタＴｒ１がオフする。さらにタイミングＴ６で制御パルスｄｓ１が立ち下がり、スイッチングトランジスタＴｒ３がオフする。

この後タイミングＴ７に至ると制御パルスｄｓ２が立ち上がり、スイッチングトランジスタＴｒ４がオンして発光期間に入る。しかしながら、黒表示の場合入力電位はＶｔｈのままであり、ドライブトランジスタＴｒ２は原理上ドレイン電流Ｉｄがゼロである。したがって発光素子ＥＬには出力電流が流れないので、黒表示となる。

図５は同じく黒表示の場合のタイミングチャートであるが、ドライブトランジスタのゲート電位（Ｇ）及びソース電位（Ｓ）に加えてドレイン電位（Ｄ）も描いてある。タイミングＴ２で制御パルスｄｓ２が立ち下がった後は、制御パルスａｚがオンしておりＶｔｈ補正動作を行っているので、ドレイン電位（Ｄ）もゲート電位（Ｇ）と等しくなっている。そのため、タイミングＴ３でＶｔｈ補正動作が完了すると、ドレイン電位（Ｄ）はＶｔｈとなり、その後制御パルスｄｓ２が立ち上がるまでそのまま保持される。次にタイミングＴ７で制御パルスｄｓ２が立ち上がると、黒表示時にはドライブトランジスタＴｒ２には理想的にはドレイン電流が流れないので、スイッチングトランジスタＴｒ４にも電流は流れず、ドレイン電位（Ｄ）は電源電位Ｖｃｃとなる。

しかしながら、タイミングＴ７〜タイミングＴ８の発光期間において、検出トランジスタＴｒ５に注目すると、このトランジスタＴｒ５は発光期間Ｔ７〜Ｔ８において制御パルスａｚがローレベルにあるので、オフ状態となっている。したがって検出トランジスタＴｒ５のソース電位はドライブトランジスタＴｒ２のゲート電位と等しくＶｔｈ（例えば２Ｖ）に保たれている。しかし、検出トランジスタＴｒ５のドレイン電圧は、ドライブトランジスタＴｒ２のドレイン電位と同一であり、発光期間中はＶｃｃ（例えば１５Ｖ）となる。ここで検出トランジスタＴｒ５はＶｇｓのマイナス電圧は大きくないものの、ＶｄｓはＶｃｃ（１５Ｖ）−Ｖｔｈ（２Ｖ）＝１３Ｖの電圧差となり、非常に大きくなってしまう。この動作点では、検出トランジスタＴｒ５のリーク電流が大きくなってしまう。このため、ドライブトランジスタＴｒ２のゲートＧに電荷がチャージされ、ゲート電圧ＶｇｓはＶｔｈ（２Ｖ）よりも大きくなってしまい、例えばＶｇｓ＝２．１Ｖとなる。これにより、本来黒表示であってもドライブトランジスタＴｒ２にわずかながらドレイン電流Ｉｄが流れてしまい、黒浮きとなってしまう。この黒浮き現象は、動作電圧の大きいアモルファスシリコンＴＦＴにて顕著に見られる。

図６は、本発明にかかる画素回路並びに表示装置を示す模式的な回路図である。図２に示した参考例の対応する部分には対応する参照符号を付して理解を容易にしている。異なる点は、バイパストランジスタＴｒ７が追加されたことである。バイパストランジスタＴｒ７のドレインはドライブトランジスタＴｒ２のソースＳ及び発光素子ＥＬのアノードに接続されている。バイパストランジスタＴｒ７のソースは接地されている。ドライブトランジスタＴｒ７のゲートは走査線ＤＳ２に接続されている。すなわちバイパストランジスタＴｒ７はスイッチングトランジスタＴｒ４と同相の制御パルスでオンオフ駆動される。

以下、本発明にかかる画素回路の特徴を説明する。図示するように、画素回路２は行状の走査線ＷＳと列状の信号線ＳＬとが交差する部分に配されている。走査線ＷＳはライトスキャナ４に接続されており、選択パルスを画素回路２に供給する。信号線ＳＬは水平セレクタ３に接続しており、黒表示から白表示までの輝度に応じた映像信号を画素回路２に供給する。この他画素回路２には走査線ＤＳ１，ＤＳ２及びＡＺも接続されている。画素回路２は基本的にサンプリングトランジスタＴｒ１と保持容量Ｃｓ２とドライブトランジスタＴｒ２と発光素子ＥＬとを含んでいる。サンプリングトランジスタＴｒ１は、走査線ＷＳから供給される選択パルスｗｓに応じて導通し、信号線ＳＬから供給された映像信号をサンプリングする。保持容量Ｃｓ２は、サンプリングされた映像信号に応じた入力電位Ｖｉｎを保持する。ドライブトランジスタＴｒ２は、保持容量Ｃｓ２に保持された入力電位に応じて出力電流（ドレイン電流）Ｉｄを供給する。発光素子ＥＬはドライブトランジスタＴｒ２に接続しており、これから供給された出力電流Ｉｄに応じて黒表示から白表示までの所定の輝度で発光する。

ドライブトランジスタＴｒ２は、保持容量Ｃｓ２が黒表示の映像信号に応じた入力電位を保持している時、リーク電流成分のみを含む出力電流を供給する。このドライブトランジスタＴｒ２にバイパストランジスタＴｒ７が接続している。このバイパストランジスタＴｒ７は、黒表示の時流れるリーク電流成分をバイパスして、ドライブトランジスタＴｒ２から発光素子ＥＬに供給される出力電流をゼロレベルに抑制する一方、発光素子ＥＬのオン抵抗に比べて充分高い抵抗を有しており白表示時ドライブトランジスタＴｒ２から発光素子ＥＬに供給される出力電流Ｉｄのレベルに影響を及ぼさない。例えば黒表示時バイパストランジスタＴｒ７によってバイパスされるリーク電流成分はｎＡ程度のオーダーであるのに対し、白表示時発光素子ＥＬに供給される出力電流はμＡオーダーである。

発光素子ＥＬはアノード及びカソードを有する二端子方の発光素子である。バイパストランジスタＴｒ７は、チャネル領域、ソース領域及びドレイン領域を有する薄膜トランジスタ（ＴＦＴ）であり、ソース領域及びドレイン領域が各々ソース配線及びドレイン配線により発光素子ＥＬの二端子に接続している。バイパストランジスタＴｒ７は、少なくともソース領域とソース配線の間またはドレイン領域とドレイン配線との間が高抵抗になっている。これにより、白表示時における発光輝度を維持できるようにしている。

本実施形態は検出トランジスタＴｒ５を含んでおり、ドライブトランジスタＴｒ２の閾電圧Ｖｔｈを検出して保持容量Ｃｓ２に保持する。保持容量Ｃｓ２は閾電圧Ｖｔｈに足し込むかたちで映像信号に応じた信号電位Ｖｉｎを上乗せし、以って入力電位として保持する。ドライブトランジスタＴｒ２は黒表示時信号電位Ｖｉｎがゼロで閾電圧Ｖｔｈのみからなる入力電位に応じてリーク電流成分のみを含む出力電流Ｉｄを供給する。黒表示時、検出トランジスタＴｒ５のリークにより入力電位が上昇する。ドライブトランジスタＴｒ２はこの入力電位の上昇によりリーク電流成分が生じてしまう。このリーク電流成分はバイパストランジスタＴｒ７によってバイパスされ、発光素子ＥＬには流れない。

図７は、図６に示した本発明にかかる画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、図４に示した黒表示時における参考例のタイミングチャートと対応する部分には対応する参照符号を用いてある。基本的には、当該フィールドがスタートしてタイミングＴ１〜タイミングＴ７まで動作は同じである。タイミングＴ７に至ると制御パルスｄｓ２が立ち上がり、スイッチングトランジスタＴｒ４と同時にバイパストランジスタＴｒ７もオンする。前述したように、黒表示でも検出トランジスタＴｒ５のゲートリークにより、ドライブトランジスタＴｒ２に微少な電流が流れ、なんら対策を施さないと黒浮きが生じる。この点本発明では、黒浮きをもたらす微少電流がｎＡ程度のオーダーであれば、バイパストランジスタＴｒ７を介してリークする。これにより、発光素子ＥＬのアノード電位はＧＮＤもしくはこれよりも低いＶｓｓに保たれ、ＥＬは非発光状態になる。よって検出トランジスタＴｒ５のリーク電流があったとしても、黒浮きのない高コントラストのパネルを得ることができる。

図８は、図６に示した画素回路に含まれるトランジスタＴｒの一般的な構成を示す模式的な断面図である。図示するように、トランジスタＴｒはＴＦＴであり、ガラスなどの基板１１の上に形成されている。本例はボトムゲート型であり、ゲート配線１２の上にゲート絶縁膜１３を介して半導体薄膜１４が形成されている。この半導体薄膜１４は例えばアモルファスシリコン薄膜である。半導体薄膜１４はゲート配線１２の直上のチャネル領域とその両側のソース領域及びドレイン領域を備えている。半導体薄膜１４の上にはストッパ膜１５を介してドレイン配線１７Ｄ及びソース配線１７Ｓが形成されている。なお、ドレイン配線１７Ｄと半導体薄膜１４との間にはｎ＋不純物層１６Ｄが介在している。同様にソース配線１７Ｓと半導体薄膜１４との間にはｎ＋不純物層１６Ｓが介在している。図示のトランジスタＴｒは、サンプリングトランジスタＴｒ１、ドライブトランジスタＴｒ２、スイッチングトランジスタＴｒ４、検出トランジスタＴｒ５などに用いられる。

図９は、バイパストランジスタＴｒ７の構成を表しており、（Ａ）は平面図、（Ｂ）はＢ−Ｂ線に沿った横断面図、（Ｃ）はＣ−Ｃ線に沿った縦断面図である。理解を容易にするため、図８に示したＴｒと対応する部分には対応する参照番号を付してある。図示するように、ゲート配線１２とソース配線１７Ｓ及びドレイン配線１７Ｄとの間に、アモルファスシリコンからなる半導体薄膜１４とストッパ膜１５とを介在させている。互いに隣接するソース配線１７Ｓ及び１７Ｄの下には、共通の半導体薄膜１４やストッパ膜１５のアイランドがある。この互いに隣接する配線１７Ｓ，１７Ｄ間が高抵抗のバイパストランジスタＴｒ７となる。縦方向の断面図（Ｃ）を見ると、ソース配線１７Ｓの下部にはストッパ膜１５があるが、この配線１７Ｓは下部に位置する半導体薄膜１４の側面と導通している。この部分を接触部Ｚで表してある。これにより、配線１７Ｓ，１７Ｄは各々下部の半導体薄膜１４と導通している。ここで横方向の断面図（Ｂ）を参照する。図示するように１本のゲート配線１２の上に、半導体薄膜１４がレイアウトされている。ここで、半導体薄膜１４の端部にて各配線１７Ｓ，１７Ｄが導通しているので、この各々の電位がソース・ドレイン電位となり、ゲート配線１２上の半導体薄膜１４をチャネル領域としてトランジスタが形成される。このトランジスタはソース配線１７Ｓ及びドレイン配線１７Ｄの接触部Ｚにおけるコンタクト抵抗が高いため、オン電流も数ｎＡのオーダーとなる。本発明は、このトランジスタをバイパストランジスタＴｒ７に用いることができる。

ただし本発明はこれに限られるものではない。別の方式として、図９に示した配線抵抗の高いトランジスタの代わりに、図８に示した通常のトランジスタＴｒを用いることができる。この場合にはオン電流値がｎＡオーダーとなるように、ゲートをオンする電圧を小さくして、黒浮きを防止する事ができる。このゲートパルスの位相は制御パルスｄｓ２と同一とする。すなわち、発光素子ＥＬの発光をオンオフ制御するスイッチングトランジスタＴｒ４のゲートパルスと同相にする。前述したように、スイッチングトランジスタＴｒ４は、走査線ＤＳ２から供給される第一のゲートパルスｄｓ２に応じて発光素子ＥＬに対する出力電流Ｉｄの通電をオンする。これに対しバイパストランジスタは、走査線ＤＳ２とは別の走査線から供給される同相のゲートパルスに応じてオンし、リーク電流成分をバイパスして黒浮きを防止する。このときバイパストランジスタに印加されるゲートパルスの電圧はスイッチングトランジスタＴｒ４に印加されるゲート電圧に比べて低く設定されており、バイパストランジスタのオン抵抗を高くしている。

図１０は、本発明にかかる画素回路及び表示装置の他の実施形態を示す模式的な回路図である。理解を容易にするため、図２に示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、ドライブトランジスタＴｒ２としてＮチャネル型のＴＦＴにかえてＰチャネル型のＴＦＴを使ったことである。これによりドライブトランジスタＴｒ２はそのままで定電流源となり、ブートストラップ動作は不要となる。先の実施形態と同様に、黒浮きを防止するためのバイパストランジスタＴｒ７が設けてある。

具体的には、ドライブトランジスタＴｒ２のソースＳが電源Ｖｃｃに接続し、ドレインＤがスイッチングトランジスタＴｒ４を介して発光素子ＥＬのアノードＡに接続している。発光素子ＥＬのカソードは接地電位ＧＮＤに接続している。バイパストランジスタＴｒ７はアノードＡと接地電位ＧＮＤとの間に接続されている。ドライブトランジスタＴｒ２のゲートＧとドレインＤとの間に閾電圧検出抵抗Ｔｒ５が接続している。ドライブトランジスタＴｒ２のゲートは保持容量Ｃｓ２を介してサンプリングトランジスタＴｒ１に接続している。保持容量Ｃｓ２とサンプリングトランジスタＴｒ１の接続ノードには、電位固定用のスイッチングトランジスタＴｒ６が接続している。またこの接続ノードと電源電位Ｖｃｃとの間に別の保持容量Ｃｓ１が接続している。

図１１は、図１０に示した実施形態の動作説明に供するタイミングチャートである。理解を容易にするため、図３に示した先の実施形態の白表示時におけるタイミングチャートと対応させた表記になっている。まずタイミングＴ１で制御パルスａｚが立ち上がり、検出トランジスタＴｒ５及び電位固定用のスイッチングトランジスタＴｒ６がオンする。これによりドライブトランジスタＴｒ２のゲート電位（Ｇ）が急激に低下するとともに、発光素子ＥＬのアノード電位（Ａ）が急激に上昇する。

タイミングＴ２になると、制御パルスｄｓが立ち下がりスイッチングトランジスタＴｒ４及びバイパストランジスタＴｒ７がオフして非発光期間に入る。このときゲート電位（Ｇ）が上昇し、丁度Ｖｃｃとの差がＶｔｈとなったところでドレイン電流Ｉｄが流れなくなる。したがってアノード電位（Ａ）は接地電位ＧＮＤまで低下する。この様にして検出されたドライブトランジスタＴｒ２の閾電圧Ｖｔｈは保持容量Ｃｓ２に保持される。

この後タイミングＴ３で制御パルスａｚが立ち下がった後、タイミングＴ４で選択パルスｗｓが立ち上がる。これによりサンプリングトランジスタＴｒ１がオンし、信号線ＳＬから供給された映像信号に応じた信号電位Ｖｉｎが保持容量Ｃｓ１にサンプリングされる。これにより、保持容量Ｃｓ２に保持された入力電位はＶｔｈ＋Ｖｉｎとなり、これがドライブトランジスタＴｒ２のゲート電位（Ｇ）として与えられる。

この後タイミングＴ７に至ると制御パルスｄｓが立ち上がりスイッチングトランジスタＴｒ４がオンする。この結果入力電位Ｖｔｈ＋Ｖｉｎに応じたドレイン電流Ｉｄが発光素子ＥＬに流れ、タイミングＴ８までの間発光期間となる。

図１１のタイミングチャートから明らかなように、映像信号が黒レベルの場合、信号電位Ｖｉｎはゼロとなり、ドライブトランジスタのゲート電位（Ｇ）は閾電圧Ｖｔｈのみとなる。したがって、原理的には黒表示のときドレイン電流Ｉｄは流れず、発光素子ＥＬは発光しない。しかしながら、検出トランジスタＴｒ５のソース／ドレイン間に大きな電圧がかかるため、リークが生じドライブトランジスタＴｒ２のゲート電位（Ｇ）がＶｔｈよりわずかに下回る。この分ドライブトランジスタＴｒ２に微少な電流が流れ、発光素子ＥＬをわずかでも発光させるので、黒浮きになってしまう。しかしながら本実施形態でも発光素子ＥＬのアノードＡにバイパストランジスタＴｒ７が接続されているため、数ｎＡオーダーのリーク電流はＴｒ７を介してバイパスされ、発光素子ＥＬは完全な黒表示状態となる。

参考例にかかる表示装置のブロック図である。 図１に示した参考例の画素回路を示す回路図である。 図２に示した参考例の画素回路の動作説明に供するタイミングチャートである。 同じくタイミングチャートである。 同じくタイミングチャートである。 本発明にかかる画素回路及び表示装置を示す回路図である。 図６に示した画素回路の動作説明に供するタイミングチャートである。 図６に示した画素回路に含まれるトランジスタの構成を示す断面図である。 図６に示した画素回路含まれるバイパストランジスタの構成を示す平面図、横断面図及び縦断面図である。 本発明にかかる画素回路及び表示装置の他の実施形態を示す回路図である。 図１０に示した画素回路の動作説明に供するタイミングチャートである。

符号の説明

１・・：・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・第一ドライブスキャナ、６・・・第二ドライブスキャナ、７・・・補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・ドライブトランジスタ、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒ５・・・検出トランジスタ、Ｔｒ７・・・バイパストランジスタ、ＥＬ・・・発光素子

Claims (5)

1. 選択パルスを供給する行状の走査線と黒表示から白表示までの輝度に応じた映像信号を供給する列状の信号線とが交差する部分に配され、サンプリングトランジスタと、保持容量と、ドライブトランジスタと、発光素子とを含み、
   前記サンプリングトランジスタは、走査線から供給される選択パルスに応じて導通し該信号線から供給された映像信号をサンプリングし、
   前記保持容量は、該サンプリングされた映像信号に応じた入力電位を保持し、
   前記ドライブトランジスタは、該保持容量に保持された入力電位に応じて出力電流を供給し、
   前記発光素子は該ドライブトランジスタに接続しており、これから供給された出力電流に応じて黒表示から白表示までの所定の輝度で発光する画素回路において、
   前記ドライブトランジスタは、該保持容量が黒表示の映像信号に応じた入力電位を保持している時、リーク電流成分のみを含む出力電流を供給し、
   該ドライブトランジスタにバイパストランジスタが接続しており、前記バイパストランジスタは、黒表示の時流れる該リーク電流成分をバイパスして、該ドライブトランジスタから該発光素子に供給される出力電流をゼロレベルに抑制する一方、該発光素子のオン抵抗に比べて充分高い抵抗を有しており白表示時該ドライブトランジスタから該発光素子に供給される出力電流のレベルに影響を及ぼさない様にしたことを特徴とする画素回路。
2. 前記発光素子はアノード及びカソードを有する二端子型の発光素子であり、前記バイパストランジスタはチャネル領域、ソース領域及びドレイン領域を有する薄膜トランジスタであり、ソース領域及びドレイン領域が各々ソース配線及びドレイン配線により該発光素子の二端子に接続し、少なくとも該ソース領域とソース配線の間又は該ドレイン領域とドレイン配線との間が高抵抗になっていることを特徴とする請求項１記載の画素回路。
3. 該発光素子の発光をオンオフ制御するスイッチングトランジスタを含んでおり、前記スイッチングトランジスタは、別の走査線から供給される第１のゲートパルスに応じて該発光素子に対する出力電流の通電をオンする一方、前記バイパストランジスタはさらに別の走査線から供給される第１のゲートパルスと同相の第２のゲートパルスに応じてオンし該リーク電流成分をバイパスするとともに、該第２のゲートパルスの電圧は第１のゲートパルスの電圧に比べて低く設定されており、該バイパストランジスタのオン抵抗を高くしたことを特徴とする請求項１記載の画素回路。
4. 該ドライブトランジスタの閾電圧を検出して該保持容量に保持する検出トランジスタを含んでおり、前記保持容量は該閾電圧に足し込むかたちで映像信号に応じた信号電位を上乗せし以って入力電位として保持し、前記ドライブトランジスタは黒表示時信号電位がゼロで閾電圧のみからなる入力電位に応じてリーク電流成分のみを含む出力電流を供給し、黒表示時前記検出トランジスタのリークにより該入力電位が上昇し、前記ドライブトランジスタは該入力電位の上昇により該リーク電流成分が生じることを特徴とする請求項１記載の画素回路。
5. 選択パルスを供給する行状の走査線と、黒表示から白表示までの輝度に応じた映像信号を供給する列状の信号線と、両者が交差する部分に配された行列状の画素とを含み、
   各画素は、サンプリングトランジスタと、保持容量と、ドライブトランジスタと、発光素子とを含み、
   前記サンプリングトランジスタは、走査線から供給される選択パルスに応じて導通し該信号線から供給された映像信号をサンプリングし、
   前記保持容量は、該サンプリングされた映像信号に応じた入力電位を保持し、
   前記ドライブトランジスタは、該保持容量に保持された入力電位に応じて出力電流を供給し、
   前記発光素子は該ドライブトランジスタに接続しており、これから供給された出力電流に応じて黒表示から白表示までの所定の輝度で発光する表示装置において、
   前記ドライブトランジスタは、該保持容量が黒表示の映像信号に応じた入力電位を保持している時、リーク電流成分のみを含む出力電流を供給し、
   該ドライブトランジスタにバイパストランジスタが接続しており、前記バイパストランジスタは、黒表示の時流れる該リーク電流成分をバイパスして、該ドライブトランジスタから該発光素子に供給される出力電流をゼロレベルに抑制する一方、該発光素子のオン抵抗に比べて充分高い抵抗を有しており白表示時該ドライブトランジスタから該発光素子に供給される出力電流のレベルに影響を及ぼさない様にしたことを特徴とする表示装置。

Images