JP2008292705A - 表示パネルおよび表示装置 - Google Patents
表示パネルおよび表示装置 Download PDFInfo
- Publication number
- JP2008292705A JP2008292705A JP2007137161A JP2007137161A JP2008292705A JP 2008292705 A JP2008292705 A JP 2008292705A JP 2007137161 A JP2007137161 A JP 2007137161A JP 2007137161 A JP2007137161 A JP 2007137161A JP 2008292705 A JP2008292705 A JP 2008292705A
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- gate
- transistor
- gate signal
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】ゲート信号の立ち下がりのみを簡単に大きくなまるように遅延させることのできる表示パネルを実現する。
【解決手段】絵素(PIX)の選択素子(SW)に電界効果型トランジスタを用いたアクティブマトリクス型の表示パネル(11)において、ゲートバスライン(GL)のゲート信号入力側に電界効果型トランジスタからなる第1トランジスタ(15)が接続されており、第1トランジスタ(15)のゲート端子と、第1トランジスタ(15)のゲート信号入力側の端子(D)とが互いに接続されている。
【選択図】図1
【解決手段】絵素(PIX)の選択素子(SW)に電界効果型トランジスタを用いたアクティブマトリクス型の表示パネル(11)において、ゲートバスライン(GL)のゲート信号入力側に電界効果型トランジスタからなる第1トランジスタ(15)が接続されており、第1トランジスタ(15)のゲート端子と、第1トランジスタ(15)のゲート信号入力側の端子(D)とが互いに接続されている。
【選択図】図1
Description
本発明は、表示パネルの絵素に対するソース信号の書き込みに関するものである。
アクティブマトリクス型の液晶表示装置においては、各絵素の選択期間に、ソースバスラインを介して供給されたソース信号が絵素に書き込まれる。
図5に、このようなソース信号の書き込みが行われる絵素の構成を等価回路で示す。
j番目のゲートバスラインGLjとi番目のソースバスラインSLiとの交差点に対応して設けられた絵素を代表として示す。絵素はTFTからなるスイッチング素子SWと、液晶容量CLと、補助容量Csとを備えている。液晶容量CLと補助容量Csとは絵素容量Cpixを構成している。液晶容量CLおよび補助容量Csの一端側は絵素電極に接続されており、この絵素電極はスイッチング素子SWのドレインに接続されている。スイッチング素子SWのソース端子はソースバスラインSLiに接続されている。スイッチング素子SWのゲート端子はゲートバスラインGLjに接続されている。また、絵素電極とゲートバスラインGLjとの間に寄生容量Cgdが形成されている。
絵素にソース信号を書き込むときには、絵素の選択期間に合わせて選択電位とされたゲート信号がゲートバスラインGLjに供給され、スイッチング素子SWがON状態となる。このとき、ソースバスラインSLiには選択した絵素に書き込むべきソース信号が供給され、当該データ信号の電位がスイッチング素子SWを介して絵素電極に書き込まれる。
図6に、上記電位書き込みに関連する各電位波形を示す。
ゲート信号Vgは選択期間にローの電位Vglからハイの電位Vghへと変化し、この期間にソース信号Vsは画素に書き込むべき所定の電位となる。表示パネルを交流駆動する場合には、このソース信号Vsの極性が1フレームごとに反転される。この場合に、ゲート信号Vgは、ゲートドライバの出力端子側に近い側では、電位Vg(1)のように、ゲートドライバで生成された状態の急峻な立ち上がりおよび立ち下がりを有する矩形波となる。これにより、ゲートドライバに近い側の絵素の絵素電極電位は、電位Vd(1)のように、供給されたソース信号Vsにより絵素容量Cpixおよび寄生容量Cgdが充電されるに伴って変化していく。選択期間の最後にゲート信号Vgがハイの電位Vghからローの電位Vglへと変化し、スイッチング素子SWがOFF状態となる。このとき、寄生容量Cgdを介した絵素電極とゲートバスラインGLjとの容量結合による絵素電位の引き込み現象が生じて、絵素電極の電位Vd(1)は、
ΔVd=Cgd/Cpix×(Vgh−Vgl) ・・・(1)
だけ低下する。
ΔVd=Cgd/Cpix×(Vgh−Vgl) ・・・(1)
だけ低下する。
一方、ゲートドライバの出力端子から遠い側では、ゲート信号Vgは、ゲートバスラインGLjの配線抵抗および配線容量の影響を受けて遅延し、電位Vg(2)のようになだらかな立ち上がりおよび立ち下がりを有する波形となる。これにより、ゲートドライバから遠い側の絵素の絵素電極電位は、電位Vd(2)のように、電位Vd(1)よりは緩やかに変化していく。選択期間の最後には電位Vd(1)と同様の電位に達するが、ゲート信号Vgが電位Vghから電位Vglに向かって緩やかに変化するために、寄生容量Cgdを介した容量結合による引き込み現象と同時に、スイッチング素子SWが瞬時にOFF状態へ移行しないことによる絵素への再充電が起って、絵素電極の電位Vd(2)は、
ΔVd<Cgd/Cpix×(Vgh−Vgl) ・・・(2)
で表される、式(1)の値よりも小さい電圧だけ低下する。
ΔVd<Cgd/Cpix×(Vgh−Vgl) ・・・(2)
で表される、式(1)の値よりも小さい電圧だけ低下する。
これにより、電位Vdは、ゲートドライバに近いほど低下する分布を有することとなり、パネル面内で絵素の輝度ムラが生じたり、フリッカが生じたりするという問題が起る。
そこで、従来は、このようなゲート信号の遅延がパネル面内で均一になるように、ゲートバスラインに供給するゲート信号に予め大きな遅延を与えておき、ゲートバスラインによる遅延の差が無視できる程度となるようにする技術が考えられている。
図7に、特許文献1に記載された、ゲート信号の遅延分布を解消するための構成を示す。
この構成では、データバスラインD1〜Dmがドライバ5で駆動され、スキャンバスラインG1〜Gnがドライバ6で駆動される。各絵素は、液晶セル3がTFT等のスイッチング素子2を介してデータバスラインDに接続された構成であり、スキャンバスラインGに出力されたスキャンパルスによってスイッチング素子2がON状態になる。ここで、スキャンバスラインG1〜Gnのそれぞれと、ドライバ6との間に抵抗1が接続されている。点線で示すコンデンサがさらに接続されてもよい。
上記抵抗1(および点線のコンデンサ)により、ドライバ6から出力されたスキャンパルスの立ち上がりと立ち下がりとが大きくなまるように遅延し、この遅延したスキャンパルスがスキャンバスラインGに供給される。従って、全体の遅延に対するスキャンバスラインGでのスキャンパルスの遅延の割合が小さくなり、スキャンパルスの立ち下がりの遅延分布が解消されるとされる。また、立ち下がりの遅延が大きいため、式(1)や式(2)のΔVdが小さくなる。
特公平8−33532号公報(1996年3月29日公告)
しかしながら、特許文献1のように抵抗を挿入してゲート信号をなまるように遅延させると、ゲート信号の立ち下がりのみならず立ち上がりまでもが大きく遅延する。立ち上がりが大きくなまるように遅延すると、選択期間に絵素が目的の電位に充電されない充電不足が生じる虞がある。
また、ゲートドライバで立ち下がりのみを大きくなまるように遅延させようとすると、ゲートドライバ内に遅延回路を形成する必要があり、駆動回路が複雑になってしまう。
このように、従来は、ゲート信号の立ち下がりのみを簡単に大きくなまるように遅延させることが困難であった。
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、ゲート信号の立ち下がりのみを簡単に大きくなまるように遅延させることのできる表示パネルおよび表示装置を実現することにある。
本発明の表示パネルは、上記課題を解決するために、絵素の選択素子に電界効果型トランジスタを用いたアクティブマトリクス型の表示パネルにおいて、ゲートバスラインのゲート信号入力側に電界効果型トランジスタからなる第1トランジスタが接続されており、前記第1トランジスタのゲート端子と、前記第1トランジスタのゲート信号入力側の端子とが互いに接続されていることを特徴としている。
上記の発明によれば、第1トランジスタのゲート端子と、第1トランジスタのゲート信号入力側の端子とが互いに接続されているので、ゲート信号の立ち上がり時には第1トランジスタの直流抵抗が小さいためにゲートバスラインの電位の立ち上がり時間は短くなる一方、ゲート信号の立ち下がり時には第1トランジスタの抵抗値が大きくなり、第1トランジスタにはゲートバスラインからゲート信号入力側へ向かってリーク電流が流れるためにゲートバスラインの電位の立ち下がりは大きくなまるように遅延する。また、このように立ち上がり時間を短くするとともに立ち下がりを大きくなまるように遅延させることが、第1トランジスタを挿入するだけの簡単な方法で実現される。
以上により、ゲート信号の立ち下がりのみを簡単に大きくなまるように遅延させることのできる表示パネルを実現することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、前記選択素子はTFTであることを特徴としている。
上記の発明によれば、選択素子にTFTを用いた表示パネルにおいて、ゲート信号の立ち下がりのみを簡単に大きくなまるように遅延させることができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、前記第1トランジスタはTFTであることを特徴としている。
上記の発明によれば、表示パネルに一般に用いられるTFTを第1トランジスタに用いるので、構成やプロセスに従来のものを適用することができるという効果を奏する。
また、TFTは電界効果トランジスタの中でもリーク電流が大きいので、ゲート信号の立ち下がりをある有限時間内に収めて、選択素子を水平期間で制限される時間内にOFF状態に移行させるのに適しているという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、前記選択素子および前記第1トランジスタはnチャネル型であり、前記ゲート信号は正のパルスであることを特徴としている。
上記の発明によれば、選択素子および第1トランジスタの構造と、ゲート信号の波形とが、ゲート信号の立ち下がりの上記遅延を実現する上で好ましい組み合わせになるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、前記選択素子および前記第1トランジスタはTFTであり、前記第1トランジスタの各層が、前記選択素子と同じ層で形成されていることを特徴としている。
上記の発明によれば、TFTを用いる表示パネルにおいて、第1トランジスタを選択素子と同時に製造することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、前記第1トランジスタの前記ゲート信号の供給時におけるON状態での直流抵抗値をR、ゲートバスライン1本当りの容量をC、ゲートバスライン1本当りの絵素の選択期間をτonとしたとき、R・C≦τonの関係に設定されていることを特徴としている。
上記の発明によれば、絵素の選択期間に確実に絵素の充電を完了させることができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、前記第1トランジスタのゲート信号入力側の端子が接続されたゲートドライバ接続パッドを備えていることを特徴としている。
上記の発明によれば、ゲートドライバ接続パッドに直接ゲートドライバの出力端子を接続したり、ゲートドライバの出力端子から引き回された配線を接続したりすることにより、第1トランジスタのゲート信号入力側の端子にゲートドライバから出力されたゲート信号を供給することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、ソースバスラインが接続されたソースドライバ接続パッドを備えていることを特徴としている。
上記の発明によれば、ソースドライバ接続パッドに直接ソースドライバの出力端子を接続したり、ソースドライバの出力端子から引き回された配線を接続したりすることにより、ソースラインにソースドライバから出力されたソース信号を供給することができるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、複数の前記第1トランジスタのゲート信号入力側の端子どうしを接続する配線を備えていることを特徴としている。
上記の発明によれば、複数の第1トランジスタのゲート信号入力側の端子どうしを接続する配線を介して、複数あるいは全てのゲートバスラインに一斉に同じ検査用ゲート信号を供給することができる。検査用ゲート信号の信号源にとっては、複数あるいは全てのゲートバスラインが並列に接続された状態となるため、検査用ゲート信号で充電する負荷が大きな負荷となるが、第1トランジスタが設けられていることにより、ゲート信号の立ち下がり遅延の面内分布、すなわち絵素電極電位の変動の面内分布が小さく抑えられる。従って、表示パネルの点灯検査をより正確に行うことが可能となるという効果を奏する。
本発明の表示パネルは、上記課題を解決するために、液晶表示パネルであることを特徴としている。
上記の発明によれば、液晶表示パネルにおいて、ゲート信号の立ち下がりのみを簡単に大きくなまるように遅延させることができ、輝度ムラやフリッカが抑制された高品位表示が得られるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、前記表示パネルを備えていることを特徴としている。
上記の発明によれば、高品位表示の表示装置が得られるという効果を奏する。
本発明の表示パネルは、以上のように、ゲートバスラインのゲート信号入力側に電界効果型トランジスタからなる第1トランジスタが接続されており、前記第1トランジスタのゲート端子と、前記第1トランジスタのゲート信号入力側の端子とが互いに接続されている。
以上により、ゲート信号の立ち下がりのみを簡単に大きくなまるように遅延させることのできる表示パネルを実現することができるという効果を奏する。
本発明の実施形態について図1ないし図4に基づいて説明すると以下の通りである。
図1に、本実施形態に係る液晶表示装置(表示装置)の表示パネル11の構成を示す。
表示パネル11はアクティブマトリクス型の表示パネルであり、表示部12、ゲートドライバ接続パッド13…、ソースドライバ接続パッド14…、および、遅延発生用トランジスタ(第1トランジスタ)15…を備えている。
表示部12は、複数本のゲートバスラインGL…と、ゲートバスラインGL…のそれぞれと交差する複数本のソースバスラインSL…と、ゲートバスラインGL…のそれぞれに対応して設けられた補助容量バスラインCsL…と、ゲートバスラインGL…とソースバスラインSL…との交差点のそれぞれに対応して設けられた画素PIX…とを含む。
各画素PIXは、nチャネル型TFTからなるスイッチング素子(選択素子)SWと、液晶容量CLと、補助容量Csとを備えている。スイッチング素子SWのゲート端子はゲートバスラインGLに、ソース端子はソースバスラインSLに、ドレイン端子は画素電極にそれぞれ接続されている。液晶容量CLは、画素電極と対向電極と、それらの間に挟持された液晶層とから構成されている。対向電極には電圧Vcomが印加される。補助容量Csは、画素電極に接続された補助容量電極と、補助容量バスラインCSLとの間で構成されている。補助容量配線CSLには所定の電圧Vcsが印加される。
ゲートドライバ接続パッド13…はゲートドライバの出力端子に接続されるパッドであり、ソースドライバ接続パッド14…はソースドライバの出力端子に接続されるパッドである。表示パネル11においては、ゲートドライバおよびソースドライバが、ゲートドライバ接続パッド13…およびソースドライバ接続パッド14…に接続されていない状態のものや、上記パッドにパネル面上で接続されている状態のもの、パネル外からパネル面上に配線が引き回されて上記パッドに接続されている状態のものなど、様々な形態が可能である。また、ゲートドライバ接続パッド13…およびソースドライバ接続パッド14…はそれぞれ、表示部12を挟む両側に配置されていても構わない。
遅延発生用トランジスタ15は、1つのゲートドライバ接続パッド13と、当該ゲートドライバ接続パッド13に対応する絵素行のゲートバスラインGLとの間に接続されている。遅延発生用トランジスタ15のゲート端子は、ゲート信号入力側すなわちゲートドライバ接続パッド13側の端子Dと互いに接続されている。
この他に、表示パネル11には表示制御回路や表示駆動の電源回路などをパネル面内外に備えていてもよい。
本実施形態では、図6に関連して前述したのと同じ図3(a)の矩形波のゲート信号をゲートドライバ接続パッド13から入力する。遅延発生用トランジスタ15の動作については、図2に示すTFTのドレイン電流Idとゲート電圧Vgとの関係を参照する。図2において、領域Aの曲線はゲート電圧Vg(ゲート信号Vgの符号で代用する)が閾値電圧Vth以上である場合のドレイン電流Idを示し、領域Bの曲線はゲート電圧Vgが閾値電圧Vth以下である場合のドレイン電流Idを示している。このとき、ゲートドライバ接続パッド13から入力されるゲート信号の立ち上がり時(電位Vgl→電位Vghのタイミング)から選択期間が終了するまで(電位Vgh→電位Vglのタイミング)は、図2に示す領域Aで遅延発生用トランジスタ15が動作する。ゲート電位はゲート信号入力側の端子Dの電位と同じであり、端子Dの電位がその反対側の端子Sの電位よりも高い状態にある間に、ゲートバスラインGLは充電され続け、図3(b)の波形のように立ち上がる。立ち上がった後は、ゲートバスラインGLは一定電位となる。この立ち上がり時間の間にスイッチング素子SWがON状態となって絵素PIXへのソース信号Vsの書き込みが開始される。図2の領域Aは、遅延発生用トランジスタ15のドレイン電流Idが大きい領域であり、上記立ち上がり時間は短く抑えられる。
この立ち上がり時間を短くして確実に絵素PIXの充電を完了させるために、遅延発生用トランジスタ15のON状態での直流抵抗値(ソース・ドレイン間電圧をドレイン電流で割った値)をR、ゲートバスラインGL1本当りの容量をC、ゲートバスラインGL1本当りの絵素PIXの選択期間をτonとしたとき、
R・C≦τon ・・・(3)
の関係となるように定数が設定されている。
R・C≦τon ・・・(3)
の関係となるように定数が設定されている。
次に、選択期間が終了すると、ゲートドライバ接続パッド13から入力されるゲート信号Vgは電位Vglから電位Vghに立ち下がる。このとき、端子Dの電位は端子Sの電位よりも低くなり、遅延発生用トランジスタ15は図2の領域Bで動作する。ゲート電位は端子Dの電位と同じであるので、ゲート電圧Vgは閾値電圧よりも低いが、遅延発生用トランジスタ15にはリーク電流が流れるため、これがゲートバスラインGLからの放電電流となる。当該リーク電流は、光励起、界面順位、不純物順位、格子欠陥等に基づくものであり、領域Aで示されるON電流の105分の1程度と小さい。これにより、立ち下がりは図3(b)のように緩やかな波形となる。
このように、遅延発生用トランジスタ15を用いると、ゲート信号Vgの立ち上がり時には直流抵抗Rが小さいことにより大きな電流が流れ、立ち下がり時には非常に大きな抵抗値となって小さな電流しか流れない。従って、図3(b)に示すようにゲート信号Vgの立ち上がり時にはなまりの小さな遅延が得られ、立ち下がりはなまりの大きな遅延が得られる。
図7を用いて説明した線形な抵抗を用いる場合には、図3(c)に示すように立ち上がり、立ち下がりとも、大きくなまる遅延が得られるため、ソース信号Vsによる絵素の充電が選択期間に完了しない虞があるが、本実施形態では立ち上がり時間が短いので、絵素の充電不足を発生させることなく立ち下がりを大きく遅延させることができる。また、図3(b)と図3(c)とを比較すると、図3(b)では立ち下がりを図3(c)よりもさらに大きくなまらせることができるので、それだけパネル面内での遅延分布と、絵素電極電位の変動ΔVdとを小さくすることができる。
以上のように、表示パネル11は、ゲート信号Vgの立ち下がりのみを、トランジスタを挿入するだけの簡単な方法で、大きくなまるように遅延させることのできる表示パネルである。
遅延発生用トランジスタ15には、一般に電界効果型トランジスタを用いることが可能であるが、TFTは電界効果トランジスタの中でもリーク電流が大きいので、ゲート信号Vgの立ち下がりをある有限時間内に収めて、スイッチング素子SWを水平期間で制限される時間内にOFF状態に移行させるのに適している。また、スイッチング素子SWには上記TFTを含め、電界効果型トランジスタを用いることができる。
また、上記例のように、スイッチング素子SWおよび遅延発生用トランジスタ15をともにnチャネル型とし、ゲート信号Vgを立ち上がった状態でアクティブな電位となる正のパルスとすると、スイッチング素子SWおよび遅延発生用トランジスタ15の構造と、ゲート信号Vgの波形とが、ゲート信号Vgの立ち下がりの上記遅延を実現する上で好ましい組み合わせとなる。
また、上記例は表示パネル11の通常動作についての説明であるが、表示パネル11の製造段階における点灯検査にも、遅延発生用トランジスタ15を有効に用いることができる。点灯検査においては、ゲートドライバ接続パッド13…およびソースドライバ接続パッド14…はゲートドライバおよびソースドライバにまだ接続されていない状態にある。このとき、複数あるいは全ての遅延発生用トランジスタ15の端子Dどうしを接続する配線を表示パネル11上に形成しておけば、当該配線を介して複数あるいは全てのゲートバスラインGL…に一斉に同じ検査用ゲート信号を供給することができる。検査用ゲート信号の信号源にとっては、複数あるいは全てのゲートバスラインGL…が並列に接続された状態となるため、検査用ゲート信号で充電する負荷が大きな負荷となる。従って、遅延発生用トランジスタ15…がなければ検査用ゲート信号の立ち下がり遅延の面内分布、すなわち絵素電極電位のΔVdの面内分布が顕著になる。遅延発生用トランジスタ15…が設けられていることにより、この面内分布が小さく抑えられるため、点灯検査をより正確に行うことが可能となる。
次に、図4(a)・(b)に、遅延発生用トランジスタ15の詳細な構成を示す。
図4(a)は平面図を示し、図4(b)は図4(a)のa−b−c−d線断面図を示している。遅延発生用トランジスタ15の各層は、スイッチング素子SWと同じ層で形成されている。
ガラス基板21上に、遅延発生用トランジスタ15のゲート電極となるゲートメタル22aと、遅延発生用トランジスタのゲート電極および端子Dとゲートドライバ接続パッド13とを接続するゲートメタル22bと、ゲートバスラインGLのゲートメタル22cとがパターン形成されている。ただし、ゲートメタル22aとゲートメタル22bとは互いにパターンが繋がっている。上記ゲートメタル22a・22b・22c上にはゲート絶縁膜23が形成されている。ゲートメタル22aの上方のゲート絶縁膜23上には、活性層となる半導体層24と、ソース・ドレイン領域およびコンタクト領域となるn+シリコン層25・25とがこの順に形成されている。n+シリコン層25・25上にはソースメタル26・26が形成されており、一方のソースメタル26は、ゲートメタル22b上のゲート絶縁膜23に形成されたコンタクトホールを介してゲートメタル22bに接続されており、他方のソースメタル26は、ゲートメタル22c上のゲート絶縁膜23に形成されたコンタクトホールを介してゲートメタル22cに接続されている。
このように、表示パネルに一般に用いられるTFTを遅延発生用トランジスタ15に用いることにより、構成やプロセスに従来のものを適用することができる。遅延発生用トランジスタ15の各層が、スイッチング素子SWと同じ層で形成されるようにすれば、TFTを用いる表示パネルにおいて、遅延発生用トランジスタ15をスイッチング素子SWと同時に製造することができる。
以上、本実施形態について説明した。
表示パネル11ではゲート信号Vgの立ち下がりのみを簡単に大きくなまるように遅延させることができるので、特に液晶表示パネルおよび液晶表示装置で従来問題となっていた輝度ムラやフリッカが抑制され、高品位表示が得られる。
なお、表示パネル、表示装置としては、液晶以外に、例えば表示素子として有機EL素子や誘電性液体、エレクトロクロミックなどを用いるものなども可能である。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、液晶表示装置に、特に好適に使用することができる。
11 表示パネル
13 ゲートドライバ接続パッド
14 ソースドライバ接続パッド
15 遅延発生用トランジスタ(第1トランジスタ)
GL ゲートバスライン
SL ソースバスライン
SW スイッチング素子(選択素子)
13 ゲートドライバ接続パッド
14 ソースドライバ接続パッド
15 遅延発生用トランジスタ(第1トランジスタ)
GL ゲートバスライン
SL ソースバスライン
SW スイッチング素子(選択素子)
Claims (11)
- 絵素の選択素子に電界効果型トランジスタを用いたアクティブマトリクス型の表示パネルにおいて、
ゲートバスラインのゲート信号入力側に電界効果型トランジスタからなる第1トランジスタが接続されており、
前記第1トランジスタのゲート端子と、前記第1トランジスタのゲート信号入力側の端子とが互いに接続されていることを特徴とする表示パネル。 - 前記選択素子はTFTであることを特徴とする請求項1に記載の表示パネル。
- 前記第1トランジスタはTFTであることを特徴とする請求項1または2に記載の表示パネル。
- 前記選択素子および前記第1トランジスタはnチャネル型であり、
前記ゲート信号は正のパルスであることを特徴とする請求項1に記載の表示パネル。 - 前記選択素子および前記第1トランジスタはTFTであり、
前記第1トランジスタの各層が、前記選択素子と同じ層で形成されていることを特徴とする請求項1に記載の表示パネル。 - 前記第1トランジスタの前記ゲート信号の供給時におけるON状態での直流抵抗値をR、ゲートバスライン1本当りの容量をC、ゲートバスライン1本当りの絵素の選択期間をτonとしたとき、
R・C≦τon
の関係に設定されていることを特徴とする請求項1から5までのいずれか1項に記載の表示パネル。 - 前記第1トランジスタのゲート信号入力側の端子が接続されたゲートドライバ接続パッドを備えていることを特徴とする請求項1から6までのいずれか1項に記載の表示パネル。
- ソースバスラインが接続されたソースドライバ接続パッドを備えていることを特徴とする請求項1から7までのいずれか1項に記載の表示パネル。
- 複数の前記第1トランジスタのゲート信号入力側の端子どうしを接続する配線を備えていることを特徴とする請求項1から8までのいずれか1項に記載の表示パネル。
- 液晶表示パネルであることを特徴とする請求項1から9までのいずれか1項に記載の表示パネル。
- 請求項1から10までのいずれか1項に記載の表示パネルを備えていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137161A JP2008292705A (ja) | 2007-05-23 | 2007-05-23 | 表示パネルおよび表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137161A JP2008292705A (ja) | 2007-05-23 | 2007-05-23 | 表示パネルおよび表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008292705A true JP2008292705A (ja) | 2008-12-04 |
Family
ID=40167483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007137161A Pending JP2008292705A (ja) | 2007-05-23 | 2007-05-23 | 表示パネルおよび表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008292705A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010087051A1 (ja) * | 2009-01-30 | 2012-07-26 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
-
2007
- 2007-05-23 JP JP2007137161A patent/JP2008292705A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010087051A1 (ja) * | 2009-01-30 | 2012-07-26 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9293093B2 (en) | Gate driver in which each stage thereof drives multiple gate lines and display apparatus having the same | |
US8537094B2 (en) | Shift register with low power consumption and liquid crystal display having the same | |
US9673806B2 (en) | Gate driver and display device including the same | |
US8749469B2 (en) | Display device for reducing parasitic capacitance with a dummy scan line | |
US9412315B2 (en) | Gate driving circuit and display apparatus having the same | |
US9865217B2 (en) | Method of driving display panel and display apparatus | |
US20140118231A1 (en) | Pixel Driving Circuit And Method, Array Substrate, And Display Apparatus | |
US20050083292A1 (en) | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register | |
US20150287376A1 (en) | Gate driver and display device including the same | |
WO2018030226A1 (ja) | 表示装置 | |
JP2007316635A (ja) | 液晶表示装置 | |
US11594182B2 (en) | Gate driver on array (GOA) circuit, display panel and threshold voltage compensating method for a thin film transistor | |
JP2007279748A (ja) | 表示装置 | |
US9196213B2 (en) | Gate driving circuit and display device having the same | |
KR101860732B1 (ko) | 게이트 구동회로 및 이를 포함하는 표시 장치 | |
KR100531246B1 (ko) | 피모스소자의 누설전류 저감을 위한 평판디스플레이장치및 그 신호인가방법 | |
WO2014050719A1 (ja) | 液晶表示装置 | |
US20130162508A1 (en) | Driving Circuit of a Liquid Crystal Panel and an LCD | |
KR20100074858A (ko) | 액정표시장치 | |
TWI435298B (zh) | 電泳顯示器的驅動方法及饋通電壓的量測方法 | |
US20160365060A1 (en) | Display device and production method thereof | |
JP2005128101A (ja) | 液晶表示装置 | |
JP2008292705A (ja) | 表示パネルおよび表示装置 | |
KR20070002613A (ko) | 라인 온 글래스형 액정표시장치 | |
US20150091954A1 (en) | Liquid crystal display device |