JP2006324975A - 誤差増幅回路 - Google Patents

Abstract

【課題】起動時に持ち上がり電圧が発生することを防止する。
【解決手段】第１定電流回路と、指示信号が入力される端子と、第１定電流回路を動作させる定電流制御回路と、第１定電流回路の電流が供給されることにより動作し、入力電圧を基準電圧と比較する差動回路と、第１定電流回路の電流が供給されることにより動作し、入力電圧が基準電圧よりも大であるときの差動回路の出力に応じて、入力電圧にフィードバックするべき一方のレベルのフィードバック電圧を出力し、入力電圧が前記基準電圧よりも小であるときの差動回路の出力に応じて、入力電圧にフィードバックするべき他方のレベルのフィードバック電圧を出力する出力回路と、を有する誤差増幅回路において、指示信号が端子に入力されてからの一定期間、差動回路の出力電圧に関わらず、出力回路から一方のレベルのフィードバック電圧を発生させるフィードバック電圧制御回路、を備えた。
【選択図】 図１

Description

本発明は、誤差増幅回路に関する。

誤差増幅回路は、２つの入力に印加される電圧の誤差を増幅して出力する回路であり、例えば、スイッチング電源回路において、当該スイッチング電源回路の出力から帰還された出力電圧と、基準電圧とを入力し、その誤差に基づいて出力電圧を制御するために用いられている（例えば特許文献１参照）。

図３は、誤差増幅回路を用いた昇圧型のスイッチング電源回路の一例を示すブロック図である。なお、図３において破線で囲まれた部分は、例えば同一チップ上に集積化されている。
三角波発生回路２１０は、電圧振幅が一定（例えば０．８ボルト）で、所定周期の三角波を発生する。
ＰＷＭコンパレータ２０８の反転入力（−）端子には三角波発生回路２１０から出力される三角波が入力され、ＰＷＭコンパレータ２０８の非反転入力（＋）端子には誤差増幅回路２００の出力が入力される。そして、ＰＷＭコンパレータ２０８は、誤差増幅回路２００の出力が三角波より大きい期間にはハイレベル（以下、「Ｈ」とする）に相当する電圧を出力し、誤差増幅回路２００の出力が三角波より小さい期間にはローレベル（以下、「Ｌ」とする）に相当する電圧を出力する。

アンプ２１２は、ＰＷＭコンパレータ２０８の出力を増幅し、ＯＵＴ端子を介してＮＰＮトランジスタ２１３のベースに供給する。
ＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタとする）２１３のコレクタはコイル２１４の一端に接続され、エミッタは接地されている。また、コイル２１４の他端には電源２１６から電圧ＶＤが印加されている。なお、ＮＰＮトランジスタ２１３は、ＰＷＭコンパレータ２０８の出力が「Ｈ」である期間にオンとなり、ＰＷＭコンパレータ２０８の出力が「Ｌ」である期間にオフとなる。

ダイオード２１８のアノードはＮＰＮトランジスタ２１３のコレクタと接続され、カソードはコンデンサ２２０の非接地側の電極と接続されている。
コンデンサ２２０は、電荷を保持するとともに出力電圧ＶＯＵＴを平滑化するものである。
直列抵抗２２２、２２４は、コンデンサ２２０の非接地側の電極と接地間に接続され、出力電圧ＶＯＵＴを所定分圧するものである。
バンドギャップ電圧発生回路２０６は、例えば電源電圧ＶＣＣから、温度変化の影響を受けることのない基準電圧ＶＢ（例えば１．２ボルト）を発生する。
誤差増幅回路２００の反転入力（−）端子には、直列抵抗２２２、２２４の接続部に現れる電圧が、ＩＮ端子を介して印加される。

誤差増幅回路２００の非反転入力（＋）端子には、バンドギャップ電圧発生回路２０６で発生する基準電圧ＶＢが印加される。そして、誤差増幅回路２００は、基準電圧ＶＢと、ＩＮ端子の電圧ＶＩＮとの大きさに応じて動作し、その結果をＰＷＭコンパレータ２０８に出力する。また、誤差増幅回路２００の出力は、ＦＢ端子に印加され、さらに、ＦＢ端子とＩＮ端子との間に接続された位相補償用コンデンサ２０２と位相補償用抵抗２０４を介して誤差増幅回路２００の反転入力（−）端子にフィードバックされる。なお、位相補償用コンデンサ２０２と位相補償用抵抗２０４は、帰還による発振を防止し、スイッチング電源回路の制御を安定にするためのものである。

ＯＮ／ＯＦＦ端子には、例えばスイッチング電源回路の低消費電力化のため、出力電圧ＶＯＵＴが印加される不図示の負荷回路（例えばＤＳＰ、ＣＣＤ等）が動作する場合に、誤差増幅回路２００、ＰＷＭコンパレータ２０８、アンプ２１２を動作させるＯＮの信号が入力される。また、負荷回路が停止する場合には、誤差増幅回路２００、ＰＷＭコンパレータ２０８、アンプ２１２の動作を停止させるＯＦＦの信号が入力される。

次に、図３に示すスイッチング電源回路の動作について説明する。
ＯＮ／ＯＦＦ端子がＯＦＦ（入力信号が「Ｌ」）の場合には、誤差増幅回路２００、ＰＷＭコンパレータ２０８、アンプ２１２は動作していない。
ＯＮ／ＯＦＦ端子がＯＮ（入力信号が「Ｈ」）になると、誤差増幅回路２００、ＰＷＭコンパレータ２０８、アンプ２１２は動作を開始する。

誤差増幅回路２００において、電圧ＶＩＮが基準電圧ＶＢより低い場合は、誤差増幅回路２００の出力が「Ｈ」となる。すると、ＰＷＭコンパレータ２０８の出力における「Ｈ」のデューティが増加し、ＮＰＮトランジスタ２１３のオンの期間が長くなる。なお、ＮＰＮトランジスタ２１３のオンしている期間にコイル２１４に蓄えられたエネルギーは、ＮＰＮトランジスタ２１３がオフすることによって、ダイオード２１８を介してコンデンサ２２０にチャージされるとともに、出力電圧ＶＯＵＴとして出力される。従って、ＮＰＮトランジスタ２１３のオンの期間が長くなるほど、コイル２１４に蓄えられるエネルギーが大きくなり、ＮＰＮトランジスタ２１３のスイッチング動作によって出力電圧ＶＯＵＴは上昇する。そして、ＩＮ端子の電圧ＶＩＮも上昇する。電圧ＶＩＮは、誤差増幅回路２００で、さらに基準電圧ＶＢと比較される。

電圧ＶＩＮが基準電圧ＶＢより高い場合は、誤差増幅回路２００の出力が「Ｌ」となる。すると、ＰＷＭコンパレータ２０８の出力における「Ｈ」のデューティが減少し、ＮＰＮトランジスタ２１３のオンの期間が短くなる。ＮＰＮトランジスタ２１３のオンの期間が短くなるほど、コイル２１４に蓄えられるエネルギーが小さくなる。よって、ＮＰＮトランジスタ２１３のスイッチング動作によって、コンデンサ２２０の電荷は直列抵抗２２２、２２４を介して接地にディスチャージされるようになり出力電圧ＶＯＵＴは低下する。従って、電圧ＶＩＮも低下する。電圧ＶＩＮは、誤差増幅回路２００で、さらに基準電圧ＶＢと比較される。

以上の動作を繰り返すことによって、直列抵抗２２２、２２４の接続点に現れる電圧、つまりＩＮ端子の電圧ＶＩＮは、基準電圧ＶＢに近づき、電源２１６の電圧ＶＤ（例えば３ボルト）を昇圧した出力電圧ＶＯＵＴ（例えば６ボルト）を得ることができる。

次に、図４を参照しつつ従来の誤差増幅回路について説明する。図４は、例えば図３のスイッチング電源回路に適用される従来の誤差増幅回路２００の構成の一例を説明するための回路図である。なお、図４に示す誤差増幅回路２００は、例えば同一チップ上に集積化されている。

誤差増幅回路２００は、基準電圧回路１００、ＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタとする）１０２、１０６、１０８、１１０、１１２、１１４、１２２、１２４、ＮＰＮトランジスタ１１６、１２０、１３０、１３２、１３６、１４０、抵抗１０４、１１８、１２６、１２８、１３８、位相補償用コンデンサ１３４、ＯＮ／ＯＦＦ端子、ＩＮ端子、ＦＢ端子を有している。

ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」の場合、ＮＰＮトランジスタ１２０がオフとなる。ＮＰＮトランジスタ１２０がオフとなることによって、ＮＰＮトランジスタ１１６がオフとなり、ＰＮＰトランジスタ１０２、およびＰＮＰトランジスタ１０２と電流ミラー回路を構成するＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４がすべてオフとなる。よって、誤差増幅回路２００の動作が停止することになる。

次に、ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」から「Ｈ」に切り替わると、ＮＰＮトランジスタ１２０がオンとなる。また、それとともに、ＮＰＮトランジスタ１１６がオンとなり、さらに、ＰＮＰトランジスタ１０２もオンとなる。

ＰＮＰトランジスタ１０２がオンとなることによって、ＰＮＰトランジスタ１０２と電流ミラー回路を構成するＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４もオンとなる。そして、各トランジスタサイズ比が等しいとすると、ＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４は、ＰＮＰトランジスタ１０２のコレクタ電流と等倍のコレクタ電流を流そうとする。ＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４にコレクタ電流が流れることによって、電圧ＶＩＮと基準電圧ＶＢの大きさに基づいた差動の動作が行われる。

≪電圧ＶＩＮ＜基準電圧ＶＢの場合≫
ＮＰＮトランジスタ１２２のコレクタ電流の方が、ＮＰＮトランジスタ１２４のコレクタ電流より大きくなる。すると、ＮＰＮトランジスタ１３０のエミッタ電圧が上昇し、ＮＰＮトランジスタ１３０はオフとなる。ＮＰＮトランジスタ１３０にＰＮＰトランジスタ１０８のコレクタ電流が供給されなくなることで、ＮＰＮトランジスタ１３２のベースに供給されるＰＮＰトランジスタ１０８のコレクタ電流が増加する。ＮＰＮトランジスタ１３２のベース電流が増加するので、ＮＰＮトランジスタ１３２のコレクタ電流が増加し、ＮＰＮトランジスタ１３６に供給されるベース電流が減少する。そのため、ＮＰＮトランジスタ１３６のエミッタ電流が減少し、ＮＰＮトランジスタ１４０のベース電流が減少する。そして、ＮＰＮトランジスタ１４０のベース−エミッタ間電圧が当該ＮＰＮトランジスタ１４０の立ち上がり電圧未満となると、ＮＰＮトランジスタ１４０はオフとなる。ＮＰＮトランジスタ１４０がオフとなることによって、ＦＢ端子に発生する電圧ＶＦＢは「Ｈ」となる。

≪電圧ＶＩＮ＞基準電圧ＶＢの場合≫
ＮＰＮトランジスタ１２４のコレクタ電流の方がＮＰＮトランジスタ１２２のコレクタ電流より大きくなる。すると、ＮＰＮトランジスタ１３２のエミッタ電圧が上昇し、ＮＰＮトランジスタ１３２がオフとなる。よって、ＰＮＰトランジスタ１１０のコレクタからＮＰＮトランジスタ１３６のベースにベース電流が供給され、ＮＰＮトランジスタ１３６のエミッタ電流が増加する。従ってＮＰＮトランジスタ１４０のベース電流が増加する。そして、ＮＰＮトランジスタ１４０のベース−エミッタ間電圧が当該ＮＰＮトランジスタ１４０の立ち上がり電圧以上となると、ＮＰＮトランジスタ１４０はオンとなる。ＮＰＮトランジスタ１４０がオンとなることによって、ＦＢ端子に発生する電圧ＶＦＢは「Ｌ」となる。

このように、ＯＮ／ＯＦＦ端子の入力信号が「Ｈ」の場合には、電圧ＶＩＮと基準電圧ＶＢとの大きさに応じてＦＢ端子の電圧ＶＦＢの電圧レベルが変化する。なお、この電圧ＶＦＢは、図３のコンパレータ２０８に出力されるとともに、位相補償用コンデンサ２０２、位相補償用抵抗２０４を介してＩＮ端子にフィードバックされる。
特開２００２−７８３２６号公報

従来の誤差増幅回路２００では、ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」から「Ｈ」に切り替わった場合、ＮＰＮトランジスタ１２０→ＮＰＮトランジスタ１１６→電流ミラー回路を構成するＰＮＰトランジスタ１０２及びＰＮＰトランジスタ１０４、１０６、１０８、１１０、１１２、１１４→ＮＰＮトランジスタ１３６→ＮＰＮトランジスタ１４０の順で動作することになる。つまり、ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」から「Ｈ」になると、ＮＰＮトランジスタ１４０がオンとなるより早く、ＰＮＰトランジスタ１１４がオンとなる。そのため、ＦＢ端子の電圧ＶＦＢは、電圧ＶＩＮと基準電圧ＶＢの比較結果に関わらず「Ｈ」となる。

図５は、従来の誤差増幅回路２００において、ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」から「Ｈ」に切り替わる前後の電圧ＶＦＢの変化を示す図である。入力信号が「Ｌ」の場合誤差増幅回路２００は動作せず、電圧ＶＦＢは図５のＶ０となっている。入力信号が「Ｈ」となり、ＮＰＮトランジスタ１４０がオンする前にＰＮＰトランジスタ１１４がオンすると、電圧ＶＦＢは「Ｈ」（図５のＶ１）となる。そして、ＮＰＮトランジスタ１３６、１４０がオンすると電圧ＶＦＢは「Ｌ」（図５のＶ２）となる。なお、Ｖ２は電源電圧ＶＣＣを、ＮＰＮトランジスタ１１４のオン抵抗とＮＰＮトランジスタ１４０のオン抵抗で分圧した電圧である。このように、従来の誤差増幅回路２００では、入力信号が「Ｌ」から「Ｈ」に切り替わった時に、電圧ＶＦＢが「Ｈ」に持ち上がる（以下持ち上がり電圧とする）という問題があった。

また、この誤差増幅回路２００を、図３に示すスイッチング電源回路に使用すると、スイッチング電源回路の起動時に発生する持ち上がり電圧が、例えば三角波の電圧振幅の最大値を超えてしまうことがある。すると、持ち上がり電圧が発生している期間には、ＰＷＭコンパレータ２０８の出力における「Ｈ」のデューティが１００％となる。この場合、コイル２１４、ＮＰＮトランジスタ２１３に過電流が流れ、ＮＰＮトランジスタ２１３が破損する恐れがあるという問題があった。

そこで、本発明は、起動時に持ち上がり電圧が発生することを防止する誤差増幅回路を提供することを目的とする。

前記課題を解決するための主たる発明は、第１定電流回路と、前記第１定電流回路を動作させるための指示信号が入力される端子と、前記指示信号が前記端子に入力されることにより前記第１定電流回路を動作させる定電流制御回路と、前記第１定電流回路の電流が供給されることにより動作し、入力電圧を基準電圧と比較する差動回路と、前記第１定電流回路の電流が供給されることにより動作し、前記入力電圧が前記基準電圧よりも大であるときの前記差動回路の出力に応じて、前記入力電圧にフィードバックするべき一方のレベルのフィードバック電圧を出力し、前記入力電圧が前記基準電圧よりも小であるときの前記差動回路の出力に応じて、前記入力電圧にフィードバックするべき他方のレベルのフィードバック電圧を出力する出力回路と、を有する誤差増幅回路において、前記指示信号が前記端子に入力されてからの一定期間、前記差動回路の出力電圧に関わらず、前記出力回路から前記一方のレベルのフィードバック電圧を発生させるフィードバック電圧制御回路、を備えたことを特徴とする。

本発明によれば、入力電圧が基準電圧より大であるときの出力レベルから動作することができる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝誤差増幅回路の構成＝＝＝
図１を参照しつつ本発明の誤差増幅回路の構成について説明する。図１は本発明にかかる誤差増幅回路３００の構成の一例を示す回路図である。なお、図１に示す誤差増幅回路３００は、例えば同一チップ上に集積化されている。また、図１において、図４と同一の構成である部分には同一符号を付している。

基準電圧発生回路１００は、電源電圧ＶＣＣから基準電圧ＶＲＥＦ（『定電圧』）を発生し、ＮＰＮトランジスタ１１６のベースに印加する。なお、基準電圧ＶＲＥＦはＮＰＮトランジスタ１１６を動作させることが可能な電圧であり、基準電圧ＶＲＥＦによって、ＮＰＮトランジスタ１１６、及び電流ミラー回路を構成するＰＮＰ型バイポーラトランジスタ１０２、１０６、１１０、１１２、１１４のコレクタ電流の大きさが制御される。

ＰＮＰトランジスタ１０２のエミッタには、電源電圧ＶＣＣが印加され、ＰＮＰトランジスタ１０２のベースとコレクタは短絡されている（以下、バイポーラトランジスタにおいて、ベースとコレクタとの短絡をダイオード接続と呼ぶ）。
抵抗１０４は、電源電圧ＶＣＣと、ＰＮＰトランジスタ１０２のベースとの間に接続されている。

ＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４のエミッタには電源電圧ＶＣＣが印加され、ＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４のベースはＰＮＰトランジスタ１０２のベースと共通に接続されている。よって、ＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４は、ＰＮＰトランジスタ１０２と電流ミラー回路（『第１定電流回路』）を構成している。そして、各トランジスタのトランジスタサイズ比が全て等しいとすると、ＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４は、ＰＮＰトランジスタ１０２のコレクタ電流と等倍のコレクタ電流を流そうとする。

ＮＰＮトランジスタ１１６（『第１制御トランジスタ』）のコレクタは、ＰＮＰトランジスタ１０２のコレクタと接続され、エミッタは抵抗１１８を介してＮＰＮトランジスタ１２０のコレクタと接続されている。

ＮＰＮトランジスタ１２０（『定電流制御回路』）のエミッタは接地され、ベースには外部からＯＮ／ＯＦＦ端子を介して誤差増幅回路２００の動作を指示する信号（『指示信号』）が印加される。

ＰＮＰトランジスタ１２２とＰＮＰトランジスタ１２４のエミッタは、共にＰＮＰトランジスタ１０６のコレクタと接続されている。ＰＮＰトランジスタ１２２のベースにはＩＮ端子の電圧ＶＩＮ（『入力電圧』）が印加され、コレクタは抵抗１２６を介して接地されている。また、ＰＮＰトランジスタ１２４のベースには基準電圧ＶＢが印加され、コレクタは抵抗１２８を介して接地されている。なお、抵抗１２６と抵抗１２８は、例えば抵抗値の等しい抵抗である。

ＮＰＮトランジスタ１３０はダイオード接続されている。またＮＰＮトランジスタ１３０のコレクタはＰＮＰトランジスタ１０８のコレクタと接続され、エミッタはＰＮＰトランジスタ１２２のコレクタと接続されている。
ＮＰＮトランジスタ１３２のベースはＮＰＮトランジスタ１３０のベースと接続され、コレクタはＰＮＰトランジスタ１１０のコレクタと接続されている。また、ＮＰＮトランジスタ１３２のエミッタは、ＰＮＰトランジスタ１２４のコレクタと接続されている。
コンデンサ１３４は、位相補償のために設けられるとともに、ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」から「Ｈ」に切り替わってからの一定期間、ＮＰＮトランジスタ１３６およびＮＰＮトランジスタ１４０をオンさせるための電荷を蓄えるものである。コンデンサ１３４の一方の電極は、ＰＮＰトランジスタ１１０のコレクタと接続され、他方の電極は、ＰＮＰトランジスタ１１４のコレクタと接続されている。

ＮＰＮトランジスタ１３６のベースはＮＰＮトランジスタ１３２のコレクタと接続され、ＮＰＮトランジスタ１３６のコレクタはＰＮＰトランジスタ１２２のコレクタと接続されている。また、ＮＰＮトランジスタ１３６のエミッタは抵抗１３８を介して接地されている。
ＮＰＮトランジスタ１４０のベースはＮＰＮトランジスタ１３６のエミッタと接続され、コレクタはＰＮＰトランジスタ１１４のコレクタと接続されると共に、ＦＢ端子と接続されている。また、ＮＰＮトランジスタ１４０のエミッタは接地されている。

ＰＮＰトランジスタ１８のエミッタには電源電圧ＶＣＣが印加され、ベースはＰＮＰトランジスタ１０２のベースと接続されている。従って、ＰＮＰトランジスタ１８はＰＮＰトランジスタ１０２と電流ミラー回路（『第３定電流回路』）を構成しており、トランジスタサイズ比が等しい場合、ＰＮＰトランジスタ１８はＰＮＰトランジスタ１０２のコレクタ電流と等倍のコレクタ電流を流そうとする。また、ＰＮＰトランジスタ１８のコレクタは抵抗１４を介して接地されている。
ＮＰＮトランジスタ１２（『停止制御回路』）のコレクタには基準電圧ＶＲＥＦが抵抗１０を介して印加される。またＮＰＮトランジスタ１２のベースはＰＮＰトランジスタ１８のコレクタと接続され、エミッタは接地されている。

ＮＰＮトランジスタ１６（『第２制御トランジスタ』）のコレクタはＰＮＰトランジスタ２０のコレクタと接続され、エミッタは抵抗２６を介して接地されている。またＮＰＮトランジスタ１６のベースはＮＰＮトランジスタ１２のコレクタと接続されている。
ＰＮＰトランジスタ２０はダイオード接続されており、エミッタには電源電圧ＶＣＣが印加されている。ＰＮＰトランジスタ２２、２４のエミッタには電源電圧ＶＣＣが印加され、ＰＮＰトランジスタ２２、２４のベースはＰＮＰトランジスタ２０のベースと共通に接続されている。従って、ＰＮＰトランジスタ２０とＰＮＰトランジスタ２２、２４は電流ミラー回路（『第２定電流回路』）を構成している。また、ＰＮＰトランジスタ２２のコレクタはＮＰＮトランジスタ１３６のベースと接続され、ＰＮＰトランジスタ２４のコレクタはＮＰＮトランジスタ１４０のベースと接続されている。

なお、ＰＮＰトランジスタ１２２、１２４、抵抗１２６、１２８、ＮＰＮトランジスタ１３０、１３２は差動回路を構成し、ＮＰＮトランジスタ１３６、１４０、抵抗１３８は出力回路を構成している。差動回路を図１以外の構成としてもよいが、図１の構成とすると、ＮＰＮトランジスタ１３０をオフさせるとともに、ＰＮＰトランジスタ１２２が飽和しないように抵抗１２６の抵抗値を設定することによって、所定電圧より低い電圧ＶＩＮ（例えば接地レベル）から動作することができる。また、ＰＮＰトランジスタ１８、２０、２２、２４、ＮＰＮトランジスタ１２、１６、抵抗１０、１４、２６、コンデンサ１３４はフィードバック電圧制御回路を構成している。

＝＝＝誤差増幅回路の動作＝＝＝
次に、誤差増幅回路３００の動作について説明する。なお、誤差増幅回路３００において、電圧ＶＩＮと基準電圧ＶＢの大きさに基づく差動の動作は、誤差増幅回路２００と同じなので説明を省略する。

≪入力信号が「Ｌ」の場合≫
ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」の場合にはＮＰＮトランジスタ１２０がオフとなる。よってＮＰＮトランジスタ１１６もオフとなり、電流ミラー回路を構成するＰＮＰトランジスタ１０２、１０６、１０８、１１０、１１２、１１４、１８もオフとなる。よって、差動回路を構成するＰＮＰトランジスタ１２２、１２４、ＮＰＮトランジスタ１３０、１３２、さらに、ＮＰＮトランジスタ１２はオフとなる。

一方、ＮＰＮトランジスタ１６のベースには基準電圧回路１００で発生する基準電圧ＶＲＥＦが印加されるため、ＮＰＮトランジスタ１６はオンとなる。また、ＮＰＮトランジスタ１６がオンとなることによって、電流ミラー回路を構成するＰＮＰトランジスタ２０、２２、２４がオンとなる。ＰＮＰトランジスタ２２のコレクタ電流は位相補償用のコンデンサ１３４の一方の電極に供給される。ＰＮＰトランジスタ２４のコレクタ電流はＮＰＮトランジスタ１４０のベースに供給される。このように、ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」の場合には、ＰＮＰトランジスタ２４のコレクタ電流によって、ＮＰＮトランジスタ１４０をオンさせるとともに、ＰＮＰトランジスタ２４のコレクタ電流によって、ＮＰＮトランジスタ１３６をオンさせるための電荷を、位相補償用のコンデンサ１３４にチャージさせておく。

≪入力信号が「Ｈ」になった場合≫
ＯＮ／ＯＦＦ端子の入力信号が「Ｈ」に切り替わると、ＮＰＮトランジスタ１２０がオンとなる。ＮＰＮトランジスタ１２０がオンとなることによって、ＮＰＮトランジスタ１１６がオンとなり、さらに、電流ミラー回路を構成するＰＮＰトランジスタ１０２、１０６、１０８、１１０、１１２、１１４、１８もオンとなる。

そして、ＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４がオンすることによって、ＰＮＰトランジスタ１２２、１２４及びＮＰＮトランジスタ１３０、１３２、が動作を開始する。なお、本発明の誤差増幅回路３００では、ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」の期間でも、ＮＰＮトランジスタ１４０はオンとなっている。従って、入力信号が「Ｌ」から「Ｈ」に切り替わった瞬間の電圧ＶＦＢ（『フィードバック電圧』）は「Ｌ」となる。

また、ＰＮＰトランジスタ１８がオンとなることによって、ＮＰＮトランジスタ１２のベースにＰＮＰトランジスタ１８のコレクタ電流が供給されるので、ＮＰＮトランジスタ１２がオンとなる。ＮＰＮトランジスタ１２のコレクタ電流が増加することによって、ＮＰＮトランジスタ１６のベース電流は減少し、ＮＰＮトランジスタ１６はオフとなる。さらに、電流ミラー回路を構成するＰＮＰトランジスタ２０、２２、２４がオフとなる。

このように、ＰＮＰトランジスタ２４がオフとなるのは、ＰＮＰトランジスタ１８がオンするより遅いことになる。つまり、ＰＮＰトランジスタ２４からＮＰＮトランジスタ１４０へのベース電流の供給が停止するよりもＰＮＰトランジスタ１１４がオンする方が早いことになる。さらに、ＰＮＰトランジスタ２４がオフとなっても、コンデンサ１３４に電荷がチャージされているため、ＮＰＮトランジスタ１３６及びＮＰＮトランジスタ１４０を一定期間オンさせておくことができる。

図２は本発明の誤差増幅回路３００において、ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」から「Ｈ」となる前後のＦＢ端子の電圧変化を示す図である。本発明の誤差増幅回路３００では、入力信号が「Ｌ」の期間にもＮＰＮトランジスタ１４０はオンとなっているため、入力信号が「Ｌ」から「Ｈ」に切り替わっても、電圧ＶＦＢは「Ｌ」となり、持ち上がり電圧が発生することを防止することができる。また、ＰＮＰトランジスタ２４からＮＰＮトランジスタ１４０のベース電流の供給が停止しても、コンデンサ１３４に電荷がチャージされているため、ＮＰＮトランジスタ１４０は、直ちにオフとならず、コンデンサ１３４の電圧が所定値に低下するまでの期間、オンの状態を維持できる。なお、コンデンサ１３４の容量値を大きくするほど、図２において電圧Ｖ０から電圧Ｖ２になるまでの傾きが緩やかになる。

以上、説明したように、本発明の誤差増幅回路３００は、ＯＮ／ＯＦＦ端子の入力信号が「Ｌ」から「Ｈ」に切り替わってからの一定期間において、ＮＰＮトランジスタ１４０をオンさせるので、ＦＢ端子の電圧ＶＦＢを「Ｌ」とすることができ、持ち上がり電圧の発生を防止することができる。そして、本発明の誤差増幅回路３００を図３に示すスイッチング電源回路に適用すれば、起動時にコイル２１４、ＮＰＮトランジスタ２１３に過電流が流れることを防止することができ、ＮＰＮトランジスタ２１３の破損の恐れを無くすことができる。

また、入力信号が「Ｌ」から「Ｈ」になることによって、ＰＮＰトランジスタ２４からＮＰＮトランジスタ１４０のベースへの電流の供給が停止しても、コンデンサ１３４に電荷がチャージされているため、コンデンサ１３４の電圧が所定値に低下するまでの期間、ＮＰＮトランジスタ１３６、１４０をオンさせることができる。さらに、入力信号が「Ｌ」の期間にＮＰＮトランジスタ１３６をオンさせるための電荷をチャージさせておくコンデンサと、位相補償用のコンデンサ１３４とを兼用することができる。

さらに、同一の基準電圧ＶＲＥＦによって、相補的に動作するＰＮＰトランジスタ１０６、１０８、１１０、１１２、１１４と、ＰＮＰトランジスタ２２、２４のコレクタ電流をともに制御することができる。

以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本発明に係る誤差増幅回路の構成の一例を示す回路図である。 本発明に係る誤差増幅回路の起動時のＦＢ端子の電圧変化を示す図である。 スイッチング電源回路のブロック図である。 従来の誤差増幅回路の構成の一例を説明するための回路図である。 従来の誤差増幅回路の起動時のＦＢ端子の電圧変化を示す図である。

符号の説明

１０、１４、２６、１０４ 抵抗
１１８、１２６、１２８、１３８ 抵抗
２０４、２２２、２２４ 抵抗
１２、１６、１１６ ＮＰＮトランジスタ
１２０、１３０、１３２ ＮＰＮトランジスタ
１３６、１４０、２１３ ＮＰＮトランジスタ
１８、２０、２２、２４ ＰＮＰトランジスタ
１０２、１０６、１０８ ＰＮＰトランジスタ
１１０、１１２、１１４ ＰＮＰトランジスタ
１２２、１２４ ＰＮＰトランジスタ
１３４、２０２、２２０ コンデンサ
１００ 基準電圧回路
２００ 誤差増幅回路
２０６ バンドギャップ電圧発生回路
２０８ ＰＷＭコンパレータ
２１０ 三角波発生回路
２１２ アンプ
２１４ コイル
２１６ 電源
２１８ ダイオード

Claims (3)

1. 第１定電流回路と、
   前記第１定電流回路を動作させるための指示信号が入力される端子と、
   前記指示信号が前記端子に入力されることにより前記第１定電流回路を動作させる定電流制御回路と、
   前記第１定電流回路の電流が供給されることにより動作し、入力電圧を基準電圧と比較する差動回路と、
   前記第１定電流回路の電流が供給されることにより動作し、前記入力電圧が前記基準電圧よりも大であるときの前記差動回路の出力に応じて、前記入力電圧にフィードバックするべき一方のレベルのフィードバック電圧を出力し、前記入力電圧が前記基準電圧よりも小であるときの前記差動回路の出力に応じて、前記入力電圧にフィードバックするべき他方のレベルのフィードバック電圧を出力する出力回路と、
   を有する誤差増幅回路において、
   前記指示信号が前記端子に入力されてからの一定期間、前記差動回路の出力電圧に関わらず、前記出力回路から前記一方のレベルのフィードバック電圧を発生させるフィードバック電圧制御回路、
   を備えたことを特徴とする誤差増幅回路。
2. 前記出力回路は、前記差動回路の出力電圧に応じて動作し、前記一方のレベルのフィードバック電圧を出力する出力トランジスタを有し、
   前記フィードバック電圧制御回路は、前記出力トランジスタを前記一定期間だけ動作させるための電荷を蓄えるコンデンサと、前記第１定電流回路と相補的に動作し、前記出力トランジスタを動作させるとともに前記コンデンサをチャージさせる第２定電流回路と、前記第１定電流回路とともに動作する第３定電流回路と、前記第３定電流回路の電流が供給されることにより動作し、前記第２定電流回路の動作を停止させる停止制御回路と、を有し、
   前記第２定電流回路が停止した後、前記差動回路の出力電圧に関わらず、前記コンデンサに現れる電圧で前記出力トランジスタを動作させることを特徴とする請求項１に記載の誤差増幅回路。
3. 前記第１定電流回路は、当該第１定電流回路の電流の大きさを定める第１制御トランジスタを有し、
   前記第２定電流回路は、当該第２定電流回路の電流の大きさを定める第２制御トランジスタを有し、
   前記第１制御トランジスタおよび前記第２制御トランジスタの制御電極には、同一の制御電圧が印加されることを特徴とする請求項２に記載の誤差増幅回路。
   
   

Images