JPH08204461A - 定電流源回路 - Google Patents
定電流源回路Info
- Publication number
- JPH08204461A JPH08204461A JP7007365A JP736595A JPH08204461A JP H08204461 A JPH08204461 A JP H08204461A JP 7007365 A JP7007365 A JP 7007365A JP 736595 A JP736595 A JP 736595A JP H08204461 A JPH08204461 A JP H08204461A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- circuit
- transistor
- current
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 定電流源回路を内蔵したオペアンプやコンパ
レータ等において、電源投入時やスタンバイ解除時の動
作が不安定な時間を短縮する。 【構成】 ＤＮＭＯＳ２２で構成された定電流回路によ
り、タイマ回路１０で決定される期間のみオペアンプ回
路３０の定電流源回路の定電流値が増加する。そのた
め、オペアンプ回路３０の定常状態での消費電流を増加
させることなく、オペアンプ回路３０内部に形成された
浮遊容量や位相補償コンデンサが従来よりも速く充電さ
れ、オペアンプ回路３０の応答速度が速くなる。
レータ等において、電源投入時やスタンバイ解除時の動
作が不安定な時間を短縮する。 【構成】 ＤＮＭＯＳ２２で構成された定電流回路によ
り、タイマ回路１０で決定される期間のみオペアンプ回
路３０の定電流源回路の定電流値が増加する。そのた
め、オペアンプ回路３０の定常状態での消費電流を増加
させることなく、オペアンプ回路３０内部に形成された
浮遊容量や位相補償コンデンサが従来よりも速く充電さ
れ、オペアンプ回路３０の応答速度が速くなる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、演算増幅器
（以下、オペアンプという）や比較器（以下、コンパレ
ータという）等に内蔵される定電流源回路で、特に該オ
ペアンプやコンパレータ等の電源投入時やスタンバイ解
除時の動作が安定状態になるまでの時間の短縮に関する
ものである。
（以下、オペアンプという）や比較器（以下、コンパレ
ータという）等に内蔵される定電流源回路で、特に該オ
ペアンプやコンパレータ等の電源投入時やスタンバイ解
除時の動作が安定状態になるまでの時間の短縮に関する
ものである。
【０００２】
【従来の技術】一般に、従来のオペアンプやコンパレー
タ等に内蔵された定電流源回路は、常に一定の電流を入
力段や電圧増幅段等に供給するのみの回路であり、特に
電源投入時やスタンバイ解除時に特別な動作を行う回路
ではなかった。
タ等に内蔵された定電流源回路は、常に一定の電流を入
力段や電圧増幅段等に供給するのみの回路であり、特に
電源投入時やスタンバイ解除時に特別な動作を行う回路
ではなかった。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
オペアンプやコンパレータ等に内蔵された定電流源回路
では、次のような課題があった。即ち、常に一定電流を
発生する定電流源回路を内蔵した従来のオペアンプやコ
ンパレータ等において、電源投入時やスタンバイ解除時
に、内部の浮遊容量や位相補償用コンデンサが充電され
るまで、動作が不安定な時間がある。この動作の不安定
な時間を短縮するためには、オペアンプやコンパレータ
の入力段や電圧増幅段等に流す定電流値を増加して前記
内部の浮遊容量や位相補償用コンデンサを速く充電する
方法があるが、この定電流値を増加する方法をとると、
回路全体の消費電流が増大するという問題があった。
オペアンプやコンパレータ等に内蔵された定電流源回路
では、次のような課題があった。即ち、常に一定電流を
発生する定電流源回路を内蔵した従来のオペアンプやコ
ンパレータ等において、電源投入時やスタンバイ解除時
に、内部の浮遊容量や位相補償用コンデンサが充電され
るまで、動作が不安定な時間がある。この動作の不安定
な時間を短縮するためには、オペアンプやコンパレータ
の入力段や電圧増幅段等に流す定電流値を増加して前記
内部の浮遊容量や位相補償用コンデンサを速く充電する
方法があるが、この定電流値を増加する方法をとると、
回路全体の消費電流が増大するという問題があった。
【０００４】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、内部に静電容量が形成された回路に
定常電流を供給する定電流源回路において、次のような
手段を設けている。即ち、動作開始信号を入力してから
一定時間が経過したことを検出するタイマ部と、前記供
給電流を変化させる電流制御部とを設けている。前記電
流制御部は、前記動作開始信号を入力した時点から前記
タイマ部で検出する一定時間になるまでは前記定電流源
回路の供給電流を前記定常電流よりも大きくなるように
制御し、該一定時間経過後は該供給電流を前記定常電流
になるように制御する構成としている。第２の発明で
は、第１の発明のタイマ部は、コンデンサと、このコン
デンサに蓄積された電荷を放電する抵抗手段を含むスイ
ッチ手段と、このコンデンサを充電する第１の定電流回
路とを備えている。第１の発明の電流制御部は、前記供
給電流を決定する第２の定電流回路と、前記第２の定電
流回路の電流値を前記タイマ部で検出した時間に基づき
制御する制御手段とを備えている。第３の発明では、定
電流源回路に、第２の発明のコンデンサと第２の発明の
スイッチ手段と電源に接続されて該コンデンサを充電す
る第３の抵抗手段とを備えたタイマ部と、第２の発明の
電流制御部とを、設けている。
を解決するために、内部に静電容量が形成された回路に
定常電流を供給する定電流源回路において、次のような
手段を設けている。即ち、動作開始信号を入力してから
一定時間が経過したことを検出するタイマ部と、前記供
給電流を変化させる電流制御部とを設けている。前記電
流制御部は、前記動作開始信号を入力した時点から前記
タイマ部で検出する一定時間になるまでは前記定電流源
回路の供給電流を前記定常電流よりも大きくなるように
制御し、該一定時間経過後は該供給電流を前記定常電流
になるように制御する構成としている。第２の発明で
は、第１の発明のタイマ部は、コンデンサと、このコン
デンサに蓄積された電荷を放電する抵抗手段を含むスイ
ッチ手段と、このコンデンサを充電する第１の定電流回
路とを備えている。第１の発明の電流制御部は、前記供
給電流を決定する第２の定電流回路と、前記第２の定電
流回路の電流値を前記タイマ部で検出した時間に基づき
制御する制御手段とを備えている。第３の発明では、定
電流源回路に、第２の発明のコンデンサと第２の発明の
スイッチ手段と電源に接続されて該コンデンサを充電す
る第３の抵抗手段とを備えたタイマ部と、第２の発明の
電流制御部とを、設けている。
【０００５】
【作用】第１の発明によれば、以上のように定電流源回
路を構成したので、タイマ部に動作開始信号が入力され
てから一定時間が経過した後に該タイマ部から検出信号
が出力される。電源投入時又はスタンバイ解除時、内部
に静電容量が形成された回路に供給される電流は、電流
制御部によって定常電流よりも大きくなるように制御さ
れ、前記検出信号が出力された時に該供給電流は該定常
電流になるように制御される。そのため、回路内部に形
成された静電容量を従来よりも速く充電できるので、回
路の応答速度を速くできる。第２の発明によれば、タイ
マ部中のコンデンサは、スイッチ手段によって放電され
た後、第１の定電流回路によって充電される。次に、前
記タイマ部からの検出信号に基づき第２の定電流回路が
制御手段によって制御され、内部に静電容量が形成され
た回路に供給される電流が制御される。即ち、電源投入
時又はスタンバイ解除時、制御手段によって第２の定電
流回路が制御され、更に内部に静電容量が形成された回
路に供給される電流が、定常電流よりも大きくなるよう
に制御される。その後、前記検出信号が出力された時、
前記制御手段によって第２の定電流回路が制御され、更
に前記定電流源回路の供給電流が前記定常電流になるよ
うに制御される。そのため、定常時の消費電流が増加す
ることなく、回路内部に形成された静電容量が従来より
も速く充電され、回路の応答速度が速くなる。第３の発
明によれば、第２の発明のコンデンサは、第３の抵抗手
段を介して充電される。そのため、この第３の抵抗手段
の値を調整することによりタイマ部の時定数が自由に可
変されるので、動作開始信号が入力されてから一定時間
が経過したことを検出する時間が自由に設定される。従
って、前記課題を解決できるのである。
路を構成したので、タイマ部に動作開始信号が入力され
てから一定時間が経過した後に該タイマ部から検出信号
が出力される。電源投入時又はスタンバイ解除時、内部
に静電容量が形成された回路に供給される電流は、電流
制御部によって定常電流よりも大きくなるように制御さ
れ、前記検出信号が出力された時に該供給電流は該定常
電流になるように制御される。そのため、回路内部に形
成された静電容量を従来よりも速く充電できるので、回
路の応答速度を速くできる。第２の発明によれば、タイ
マ部中のコンデンサは、スイッチ手段によって放電され
た後、第１の定電流回路によって充電される。次に、前
記タイマ部からの検出信号に基づき第２の定電流回路が
制御手段によって制御され、内部に静電容量が形成され
た回路に供給される電流が制御される。即ち、電源投入
時又はスタンバイ解除時、制御手段によって第２の定電
流回路が制御され、更に内部に静電容量が形成された回
路に供給される電流が、定常電流よりも大きくなるよう
に制御される。その後、前記検出信号が出力された時、
前記制御手段によって第２の定電流回路が制御され、更
に前記定電流源回路の供給電流が前記定常電流になるよ
うに制御される。そのため、定常時の消費電流が増加す
ることなく、回路内部に形成された静電容量が従来より
も速く充電され、回路の応答速度が速くなる。第３の発
明によれば、第２の発明のコンデンサは、第３の抵抗手
段を介して充電される。そのため、この第３の抵抗手段
の値を調整することによりタイマ部の時定数が自由に可
変されるので、動作開始信号が入力されてから一定時間
が経過したことを検出する時間が自由に設定される。従
って、前記課題を解決できるのである。
【０００６】
【実施例】第１の実施例 図１は、本発明の第１の実施例を示す定電流源回路の回
路図である。この定電流源回路は、タイマ回路１０及び
電流制御回路２０を備え、オペアンプ回路３０に接続さ
れている。タイマ回路１０は、入力側が電源電位Ｖｃｃ
に接続され、定電流Ｉ0 を負荷に流す第１の定電流回路
である定電流源１１を有している。定電流源１１の出力
側は、コンデンサ１２を介してグランドに接続されると
共にスイッチ手段であるＰチャネル型ＭＯＳトランジス
タ（以下、ＰＭＯＳという）１３のソースＳに接続され
ている。ＰＭＯＳ１３のドレインＤはグランドに接続さ
れている。ＰＭＯＳ１３のゲートＧには、入力端子ＩＮ
から動作開始信号ｓｔが入力されるようになっている。
又、定電流源１１の出力側は、インバータ１４の入力側
に接続されている。
路図である。この定電流源回路は、タイマ回路１０及び
電流制御回路２０を備え、オペアンプ回路３０に接続さ
れている。タイマ回路１０は、入力側が電源電位Ｖｃｃ
に接続され、定電流Ｉ0 を負荷に流す第１の定電流回路
である定電流源１１を有している。定電流源１１の出力
側は、コンデンサ１２を介してグランドに接続されると
共にスイッチ手段であるＰチャネル型ＭＯＳトランジス
タ（以下、ＰＭＯＳという）１３のソースＳに接続され
ている。ＰＭＯＳ１３のドレインＤはグランドに接続さ
れている。ＰＭＯＳ１３のゲートＧには、入力端子ＩＮ
から動作開始信号ｓｔが入力されるようになっている。
又、定電流源１１の出力側は、インバータ１４の入力側
に接続されている。
【０００７】電流制御回路２０は、ゲートＧが前記イン
バータ１４の出力側に接続された制御手段であるＮチャ
ネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）２
１を有している。ＮＭＯＳ２１のソースＳは、第２の定
電流回路であるデプレッション型のＮＭＯＳ（以下、Ｄ
ＮＭＯＳという）２２のドレインＤに接続され、該ＤＮ
ＭＯＳ２２のソースＳ及びゲートＧがグランドに接続さ
れている。ＮＭＯＳ２１のドレインＤは、第２の定電流
回路であるＤＮＭＯＳ２３のドレインＤに接続され、該
ＤＮＭＯＳ２３のソースＳ及びゲートＧがグランドに接
続されている。ＮＭＯＳ２１のドレインＤはＮＭＯＳ２
４のソースＳに接続され、該ＮＭＯＳ２４のドレインＤ
がＰＭＯＳ２５のドレインＤ及びゲートＧに接続されて
いる。ＮＭＯＳ２４のゲートＧにはスタンバイ信号ｓｂ
が入力されるようになっている。ＰＭＯＳ２５のソース
Ｓは電源電位Ｖｃｃに接続されている。ＰＭＯＳ２５の
ゲートＧはＰＭＯＳ２６のドレインＤに接続され、該Ｐ
ＭＯＳ２６のソースＳが電源電位Ｖｃｃに接続されてい
る。ＰＭＯＳ２６のゲートＧにはスタンバイ信号ｓｂが
入力されるようになっている。
バータ１４の出力側に接続された制御手段であるＮチャ
ネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）２
１を有している。ＮＭＯＳ２１のソースＳは、第２の定
電流回路であるデプレッション型のＮＭＯＳ（以下、Ｄ
ＮＭＯＳという）２２のドレインＤに接続され、該ＤＮ
ＭＯＳ２２のソースＳ及びゲートＧがグランドに接続さ
れている。ＮＭＯＳ２１のドレインＤは、第２の定電流
回路であるＤＮＭＯＳ２３のドレインＤに接続され、該
ＤＮＭＯＳ２３のソースＳ及びゲートＧがグランドに接
続されている。ＮＭＯＳ２１のドレインＤはＮＭＯＳ２
４のソースＳに接続され、該ＮＭＯＳ２４のドレインＤ
がＰＭＯＳ２５のドレインＤ及びゲートＧに接続されて
いる。ＮＭＯＳ２４のゲートＧにはスタンバイ信号ｓｂ
が入力されるようになっている。ＰＭＯＳ２５のソース
Ｓは電源電位Ｖｃｃに接続されている。ＰＭＯＳ２５の
ゲートＧはＰＭＯＳ２６のドレインＤに接続され、該Ｐ
ＭＯＳ２６のソースＳが電源電位Ｖｃｃに接続されてい
る。ＰＭＯＳ２６のゲートＧにはスタンバイ信号ｓｂが
入力されるようになっている。
【０００８】オペアンプ回路３０は、ゲートＧがＰＭＯ
Ｓ２５のゲートＧに接続されたＰＭＯＳ３１及びＰＭＯ
Ｓ３２を有している。ＰＭＯＳ３１のソースＳは電源電
位Ｖｃｃに接続され、該ＰＭＯＳ３１のドレインＤがＰ
ＭＯＳ３３のソースＳ及びＰＭＯＳ３４のソースＳに接
続されている。ＰＭＯＳ３３のゲートＧは非反転入力端
子に接続され、ＰＭＯＳ３４のゲートＧが反転入力端子
に接続されている。ＰＭＯＳ３３のドレインＤはＮＭＯ
Ｓ３５のドレインＤに接続され、ＰＭＯＳ３４のドレイ
ンＤがＮＭＯＳ３６のドレインＤ及びゲートＧに接続さ
れると共にＮＭＯＳ３５のゲートＧに接続されている。
ＮＭＯＳ３５，３６の各ソースＳはグランドに接続され
ている。更に、ＰＭＯＳ３３のドレインＤは、ＮＭＯＳ
３７のゲートＧに接続されると共にＮＭＯＳ３８のゲー
トＧに接続されている。ＮＭＯＳ３７のソースＳはグラ
ンドに接続され、該ＮＭＯＳ３７のドレインＤがＰＭＯ
Ｓ３２のドレインＤに接続されている。ＰＭＯＳ３２の
ソースＳは電源電位Ｖｃｃに接続されている。ＰＭＯＳ
３２のドレインＤは、ＮＭＯＳ３９のゲートＧに接続さ
れ、該ＮＭＯＳ３９のドレインＤがＰＭＯＳ４０のドレ
インＤに接続されている。ＰＭＯＳ４０のソースＳは電
源電位Ｖｃｃに接続されている。ＮＭＯＳ３９のソース
Ｓは出力端子ＯＵＴに接続されると共にＮＭＯＳ３８の
ドレインＤに接続されている。ＮＭＯＳ３８のソースＳ
はグランドに接続されている。ＮＭＯＳ３７のゲートＧ
と出力端子ＯＵＴとの間には、抵抗４１とコンデンサ４
２との直列回路が接続されている。ＰＭＯＳ４０のゲー
トＧには、スタンバイ信号ｓｂがインバータ４３で反転
されて入力されるようになっている。
Ｓ２５のゲートＧに接続されたＰＭＯＳ３１及びＰＭＯ
Ｓ３２を有している。ＰＭＯＳ３１のソースＳは電源電
位Ｖｃｃに接続され、該ＰＭＯＳ３１のドレインＤがＰ
ＭＯＳ３３のソースＳ及びＰＭＯＳ３４のソースＳに接
続されている。ＰＭＯＳ３３のゲートＧは非反転入力端
子に接続され、ＰＭＯＳ３４のゲートＧが反転入力端子
に接続されている。ＰＭＯＳ３３のドレインＤはＮＭＯ
Ｓ３５のドレインＤに接続され、ＰＭＯＳ３４のドレイ
ンＤがＮＭＯＳ３６のドレインＤ及びゲートＧに接続さ
れると共にＮＭＯＳ３５のゲートＧに接続されている。
ＮＭＯＳ３５，３６の各ソースＳはグランドに接続され
ている。更に、ＰＭＯＳ３３のドレインＤは、ＮＭＯＳ
３７のゲートＧに接続されると共にＮＭＯＳ３８のゲー
トＧに接続されている。ＮＭＯＳ３７のソースＳはグラ
ンドに接続され、該ＮＭＯＳ３７のドレインＤがＰＭＯ
Ｓ３２のドレインＤに接続されている。ＰＭＯＳ３２の
ソースＳは電源電位Ｖｃｃに接続されている。ＰＭＯＳ
３２のドレインＤは、ＮＭＯＳ３９のゲートＧに接続さ
れ、該ＮＭＯＳ３９のドレインＤがＰＭＯＳ４０のドレ
インＤに接続されている。ＰＭＯＳ４０のソースＳは電
源電位Ｖｃｃに接続されている。ＮＭＯＳ３９のソース
Ｓは出力端子ＯＵＴに接続されると共にＮＭＯＳ３８の
ドレインＤに接続されている。ＮＭＯＳ３８のソースＳ
はグランドに接続されている。ＮＭＯＳ３７のゲートＧ
と出力端子ＯＵＴとの間には、抵抗４１とコンデンサ４
２との直列回路が接続されている。ＰＭＯＳ４０のゲー
トＧには、スタンバイ信号ｓｂがインバータ４３で反転
されて入力されるようになっている。
【０００９】次に、図１の動作（１）〜（３）を説明す
る。 （１） 電源未投入時又はスタンバイ時 この時、スタンバイ信号ｓｂは低レベル（以下、“Ｌ”
という）になっている。入力端子ＩＮに“Ｌ”が印加さ
れると、ＰＭＯＳ１３がオン状態になり、コンデンサ１
２に蓄積されている電荷が放電する。 （２） 電源投入時又はスタンバイ解除時 この時、スタンバイ信号ｓｂは高レベル（以下、“Ｈ”
という）になっている。入力端子ＩＮに“Ｈ”の動作開
始信号ｓｔが印加されるとＰＭＯＳ１３がオフ状態にな
り、コンデンサ１２が定電流源１１からの定電流Ｉ0 に
よって充電されてインバータ１４の入力電圧が上昇し、
この入力電圧がインバータ１４の閾値電圧Ｖｔを越える
と、インバータ１４の出力信号Ｓ１４は“Ｈ”から
“Ｌ”になる。
る。 （１） 電源未投入時又はスタンバイ時 この時、スタンバイ信号ｓｂは低レベル（以下、“Ｌ”
という）になっている。入力端子ＩＮに“Ｌ”が印加さ
れると、ＰＭＯＳ１３がオン状態になり、コンデンサ１
２に蓄積されている電荷が放電する。 （２） 電源投入時又はスタンバイ解除時 この時、スタンバイ信号ｓｂは高レベル（以下、“Ｈ”
という）になっている。入力端子ＩＮに“Ｈ”の動作開
始信号ｓｔが印加されるとＰＭＯＳ１３がオフ状態にな
り、コンデンサ１２が定電流源１１からの定電流Ｉ0 に
よって充電されてインバータ１４の入力電圧が上昇し、
この入力電圧がインバータ１４の閾値電圧Ｖｔを越える
と、インバータ１４の出力信号Ｓ１４は“Ｈ”から
“Ｌ”になる。
【００１０】電源投入後又はスタンバイ解除後に出力信
号Ｓ１４が“Ｈ”である時間ｔは、 ｔ＝Ｃ12・Ｖｔ／Ｉ0 但し、 Ｃ12；コンデンサ１２の容量 である。電源投入時又はスタンバイ解除時（即ち、ｔ＝
０）から ｔ＝Ｃ12・Ｖｔ／Ｉ0 になるまでの期間、ＮＭＯＳ２１がオン状態になり、Ｐ
ＭＯＳ２５に流れる電流値Ｉは、 Ｉ＝Ｉ1 ＋Ｉ2 但し、 Ｉ1 ；ＤＮＭＯＳ２２に流れる定電流値 Ｉ2 ；ＤＮＭＯＳ２３に流れる定電流値 （３） ｔ＞Ｃ12・Ｖｔ／Ｉ0 の期間 インバータ１４の出力信号Ｓ１４が“Ｌ”になるので、
ＮＭＯＳ２１がオフ状態になり、ＰＭＯＳ２５に流れる
電流値は、ＤＮＭＯＳ２３に流れる定電流値Ｉ2 のみに
なる。即ち、タイマ回路１０で設定される時間ｔが、 ｔ＝Ｃ12・Ｖｔ／Ｉ0 となるまではＰＭＯＳ２５に流れる電流値Ｉは、定常時
（即ち、ｔ＞Ｃ12・Ｖｔ／Ｉ0 ）の電流値よりも定電流
値Ｉ1 だけ多い電流が流れる。ＰＭＯＳ２５は、オペア
ンプ回路３０の差動段に定電流を供給するＰＭＯＳ３１
及び２段目増幅段に定電流を供給するＰＭＯＳ３２とで
カレントミラー回路を構成している。そのため、 ｔ＝０ から ｔ＝Ｃ12・Ｖｔ／Ｉ0 までのＰＭＯＳ２５の電流値が増加する期間では、ＰＭ
ＯＳ３１及びＰＭＯＳ３２に流れる電流値も増加し、オ
ペアンプ回路３０の差動段及び２段目増幅段に流れる定
電流値も増加する。
号Ｓ１４が“Ｈ”である時間ｔは、 ｔ＝Ｃ12・Ｖｔ／Ｉ0 但し、 Ｃ12；コンデンサ１２の容量 である。電源投入時又はスタンバイ解除時（即ち、ｔ＝
０）から ｔ＝Ｃ12・Ｖｔ／Ｉ0 になるまでの期間、ＮＭＯＳ２１がオン状態になり、Ｐ
ＭＯＳ２５に流れる電流値Ｉは、 Ｉ＝Ｉ1 ＋Ｉ2 但し、 Ｉ1 ；ＤＮＭＯＳ２２に流れる定電流値 Ｉ2 ；ＤＮＭＯＳ２３に流れる定電流値 （３） ｔ＞Ｃ12・Ｖｔ／Ｉ0 の期間 インバータ１４の出力信号Ｓ１４が“Ｌ”になるので、
ＮＭＯＳ２１がオフ状態になり、ＰＭＯＳ２５に流れる
電流値は、ＤＮＭＯＳ２３に流れる定電流値Ｉ2 のみに
なる。即ち、タイマ回路１０で設定される時間ｔが、 ｔ＝Ｃ12・Ｖｔ／Ｉ0 となるまではＰＭＯＳ２５に流れる電流値Ｉは、定常時
（即ち、ｔ＞Ｃ12・Ｖｔ／Ｉ0 ）の電流値よりも定電流
値Ｉ1 だけ多い電流が流れる。ＰＭＯＳ２５は、オペア
ンプ回路３０の差動段に定電流を供給するＰＭＯＳ３１
及び２段目増幅段に定電流を供給するＰＭＯＳ３２とで
カレントミラー回路を構成している。そのため、 ｔ＝０ から ｔ＝Ｃ12・Ｖｔ／Ｉ0 までのＰＭＯＳ２５の電流値が増加する期間では、ＰＭ
ＯＳ３１及びＰＭＯＳ３２に流れる電流値も増加し、オ
ペアンプ回路３０の差動段及び２段目増幅段に流れる定
電流値も増加する。
【００１１】オペアンプ回路３０の応答速度は、差動段
や２段目増幅段等に流す定電流値等に依存する。従っ
て、電源投入時やスタンバイ解除時の一定時間（即ち、
ｔ＝Ｃ12・Ｖｔ／Ｉ0 ）だけ、オペアンプ回路３０の応
答速度が速くなる。又、定常時（即ち、ｔ＞Ｃ１・Ｖｔ
／Ｉ0 ）に消費電流が増加することがない。以上のよう
に、この第１の実施例では、タイマ回路１０で決定され
る期間だけオペアンプ回路３０の内部に流れる電流を増
加させるＤＮＭＯＳ２２で構成された定電流回路を設け
たので、定常状態での消費電流を増加させることなく、
電源投入後やスタンバイ解除後の一定時間だけ、オペア
ンプ回路３０の定電流源回路の定電流値を増加させるこ
とができる。そのため、オペアンプ回路３０内部に形成
された浮遊容量や位相補償コンデンサを従来よりも速く
充電できるので、オペアンプ回路３０の応答速度を速く
できる。
や２段目増幅段等に流す定電流値等に依存する。従っ
て、電源投入時やスタンバイ解除時の一定時間（即ち、
ｔ＝Ｃ12・Ｖｔ／Ｉ0 ）だけ、オペアンプ回路３０の応
答速度が速くなる。又、定常時（即ち、ｔ＞Ｃ１・Ｖｔ
／Ｉ0 ）に消費電流が増加することがない。以上のよう
に、この第１の実施例では、タイマ回路１０で決定され
る期間だけオペアンプ回路３０の内部に流れる電流を増
加させるＤＮＭＯＳ２２で構成された定電流回路を設け
たので、定常状態での消費電流を増加させることなく、
電源投入後やスタンバイ解除後の一定時間だけ、オペア
ンプ回路３０の定電流源回路の定電流値を増加させるこ
とができる。そのため、オペアンプ回路３０内部に形成
された浮遊容量や位相補償コンデンサを従来よりも速く
充電できるので、オペアンプ回路３０の応答速度を速く
できる。
【００１２】第２の実施例 図２は、本発明の第２の実施例を示す定電流源回路の回
路図である。この定電流源回路は、タイマ回路５０及び
電流制御回路６０を備え、オペアンプ回路８０に接続さ
れている。タイマ回路５０は、一方の電極ａが電源電位
Ｖｃｃに接続されたコンデンサ５１を有している。コン
デンサ５１の他方の電極ｂは、スイッチ手段であるｐｎ
ｐ型トランジスタ５２のコレクタに接続され、該トラン
ジスタ５２のエミッタが電源電位Ｖｃｃに接続されてい
る。トランジスタ５２のベースには、入力端子ＩＮから
動作開始信号ｓｔが入力されるようになっている。コン
デンサ５１の電極ｂは、ノードＮ１を介して第１の定電
流回路である定電流源５３の入力側に接続され、該定電
流源５３の出力側がグランドに接続されている。電流制
御回路６０は、ｎｐｎ型トランジスタ６１を有してい
る。トランジスタ６１のエミッタはグランドに接続さ
れ、該トランジスタ６１のベースが抵抗６２を介してタ
イマ回路５０中のノードＮ１に接続されている。トラン
ジスタ６１のコレクタは抵抗６３を介してグランドに接
続されると共に抵抗６４を介してＮ個のエミッタを有す
るマルチエミッタトランジスタ６５の全てのエミッタに
接続されている。尚、トランジスタ６１及び抵抗６２で
制御手段が構成されている。トランジスタ６５のコレク
タは、ｎｐｎ型トランジスタ６６のベースに接続される
と共にｐｎｐ型トランジスタ６７のコレクタ及びベー
ス、及びｐｎｐ型トランジスタ６８のベースに接続され
ている。又、トランジスタ６６のエミッタは抵抗６９を
介してグランドに接続され、該トランジスタ６６のコレ
クタが電源電位Ｖｃｃに接続されている。トランジスタ
６７のエミッタ及びトランジスタ６８のエミッタは、電
源電位Ｖｃｃに接続されている。
路図である。この定電流源回路は、タイマ回路５０及び
電流制御回路６０を備え、オペアンプ回路８０に接続さ
れている。タイマ回路５０は、一方の電極ａが電源電位
Ｖｃｃに接続されたコンデンサ５１を有している。コン
デンサ５１の他方の電極ｂは、スイッチ手段であるｐｎ
ｐ型トランジスタ５２のコレクタに接続され、該トラン
ジスタ５２のエミッタが電源電位Ｖｃｃに接続されてい
る。トランジスタ５２のベースには、入力端子ＩＮから
動作開始信号ｓｔが入力されるようになっている。コン
デンサ５１の電極ｂは、ノードＮ１を介して第１の定電
流回路である定電流源５３の入力側に接続され、該定電
流源５３の出力側がグランドに接続されている。電流制
御回路６０は、ｎｐｎ型トランジスタ６１を有してい
る。トランジスタ６１のエミッタはグランドに接続さ
れ、該トランジスタ６１のベースが抵抗６２を介してタ
イマ回路５０中のノードＮ１に接続されている。トラン
ジスタ６１のコレクタは抵抗６３を介してグランドに接
続されると共に抵抗６４を介してＮ個のエミッタを有す
るマルチエミッタトランジスタ６５の全てのエミッタに
接続されている。尚、トランジスタ６１及び抵抗６２で
制御手段が構成されている。トランジスタ６５のコレク
タは、ｎｐｎ型トランジスタ６６のベースに接続される
と共にｐｎｐ型トランジスタ６７のコレクタ及びベー
ス、及びｐｎｐ型トランジスタ６８のベースに接続され
ている。又、トランジスタ６６のエミッタは抵抗６９を
介してグランドに接続され、該トランジスタ６６のコレ
クタが電源電位Ｖｃｃに接続されている。トランジスタ
６７のエミッタ及びトランジスタ６８のエミッタは、電
源電位Ｖｃｃに接続されている。
【００１３】トランジスタ６５のベースは、ｎｐｎ型ト
ランジスタ７０のベース及びコレクタに接続されると共
にトランジスタ６８のコレクタに接続され、、該トラン
ジスタ７０のエミッタがグランドに接続されている。ト
ランジスタ７１のエミッタはグランドに接続され、該ト
ランジスタ７１のコレクタがトランジスタ７０のコレク
タに接続されている。トランジスタ７１のベースには、
スタンバイ信号ｓｂが入力されるようになっている。
尚、抵抗６３，６４及びトランジスタ６５，７０で第２
の定電流回路が構成されている。オペアンプ回路８０
は、ｐｎｐ型トランジスタ８１を有している。トランジ
スタ８１のエミッタは電源電位Ｖｃｃに接続され、該ト
ランジスタ８１のベースが電流制御回路６０中のトラン
ジスタ６８のベースに接続されている。トランジスタ８
１のコレクタはｎｐｎ型トランジスタ８２のコレクタ及
びベースに接続され、該トランジスタ８２のエミッタが
グランドに接続されている。トランジスタ８２のベース
は、ｎｐｎ型トランジスタ８３のベース及びｎｐｎ型ト
ランジスタ８４のベースに接続されている。トランジス
タ８３のエミッタ及びトランジスタ８４のエミッタはグ
ランドに接続されている。トランジスタ８３のコレクタ
はｐｎｐ型トランジスタ８５のコレクタ及びベースに接
続され、該トランジスタ８５のエミッタが電源電位Ｖｃ
ｃに接続されている。トランジスタ８５のベースは、ｐ
ｎｐ型トランジスタ８６のベース及びｐｎｐ型トランジ
スタ８７のベースに接続されている。トランジスタ８６
のエミッタ及びトランジスタ８７のエミッタは、電源電
位Ｖｃｃに接続されている。トランジスタ８６のコレク
タは、ｐｎｐ型トランジスタ８８のエミッタ及びｐｎｐ
型トランジスタ８９のエミッタに接続されている。
ランジスタ７０のベース及びコレクタに接続されると共
にトランジスタ６８のコレクタに接続され、、該トラン
ジスタ７０のエミッタがグランドに接続されている。ト
ランジスタ７１のエミッタはグランドに接続され、該ト
ランジスタ７１のコレクタがトランジスタ７０のコレク
タに接続されている。トランジスタ７１のベースには、
スタンバイ信号ｓｂが入力されるようになっている。
尚、抵抗６３，６４及びトランジスタ６５，７０で第２
の定電流回路が構成されている。オペアンプ回路８０
は、ｐｎｐ型トランジスタ８１を有している。トランジ
スタ８１のエミッタは電源電位Ｖｃｃに接続され、該ト
ランジスタ８１のベースが電流制御回路６０中のトラン
ジスタ６８のベースに接続されている。トランジスタ８
１のコレクタはｎｐｎ型トランジスタ８２のコレクタ及
びベースに接続され、該トランジスタ８２のエミッタが
グランドに接続されている。トランジスタ８２のベース
は、ｎｐｎ型トランジスタ８３のベース及びｎｐｎ型ト
ランジスタ８４のベースに接続されている。トランジス
タ８３のエミッタ及びトランジスタ８４のエミッタはグ
ランドに接続されている。トランジスタ８３のコレクタ
はｐｎｐ型トランジスタ８５のコレクタ及びベースに接
続され、該トランジスタ８５のエミッタが電源電位Ｖｃ
ｃに接続されている。トランジスタ８５のベースは、ｐ
ｎｐ型トランジスタ８６のベース及びｐｎｐ型トランジ
スタ８７のベースに接続されている。トランジスタ８６
のエミッタ及びトランジスタ８７のエミッタは、電源電
位Ｖｃｃに接続されている。トランジスタ８６のコレク
タは、ｐｎｐ型トランジスタ８８のエミッタ及びｐｎｐ
型トランジスタ８９のエミッタに接続されている。
【００１４】トランジスタ８８のベースは非反転入力端
子に接続され、トランジスタ８９のベースが反転入力端
子に接続されている。トランジスタ８８のコレクタは、
ｎｐｎ型トランジスタ９０のコレクタ及びベースに接続
されると共にｎｐｎ型トランジスタ９１のベースに接続
されている。トランジスタ９０のエミッタ及びトランジ
スタ９１のエミッタは、グランドに接続されている。ト
ランジスタ９１のコレクタは、トランジスタ８９のコレ
クタに接続されると共にｐｎｐ型トランジスタ９２のベ
ースに接続されている。トランジスタ９２のコレクタ
は、グランドに接続されている。トランジスタ９２のエ
ミッタは、トランジスタ８７のコレクタに接続されると
共にｎｐｎ型トランジスタ９３のベースに接続されてい
る。トランジスタ９３のコレクタは電源電位Ｖｃｃに接
続され、該トランジスタ９３のエミッタが抵抗９４を介
してグランドに接続されると共にｎｐｎ型トランジスタ
９５のベースに接続されている。
子に接続され、トランジスタ８９のベースが反転入力端
子に接続されている。トランジスタ８８のコレクタは、
ｎｐｎ型トランジスタ９０のコレクタ及びベースに接続
されると共にｎｐｎ型トランジスタ９１のベースに接続
されている。トランジスタ９０のエミッタ及びトランジ
スタ９１のエミッタは、グランドに接続されている。ト
ランジスタ９１のコレクタは、トランジスタ８９のコレ
クタに接続されると共にｐｎｐ型トランジスタ９２のベ
ースに接続されている。トランジスタ９２のコレクタ
は、グランドに接続されている。トランジスタ９２のエ
ミッタは、トランジスタ８７のコレクタに接続されると
共にｎｐｎ型トランジスタ９３のベースに接続されてい
る。トランジスタ９３のコレクタは電源電位Ｖｃｃに接
続され、該トランジスタ９３のエミッタが抵抗９４を介
してグランドに接続されると共にｎｐｎ型トランジスタ
９５のベースに接続されている。
【００１５】トランジスタ８４のコレクタは、ｐｎｐ型
トランジスタ９６のコレクタ及びベースに接続されると
共にｐｎｐ型トランジスタ９７のベースに接続されてい
る。トランジスタ９６のエミッタ及びトランジスタ９７
のエミッタは、電源電位Ｖｃｃに接続されている。トラ
ンジスタ９７のコレクタは、ｎｐｎトランジスタ９８の
ベースに接続されると共にダイオード９９のアノードＡ
に接続され、該ダイオード９９のカソードＫがダイオー
ド１００のアノードＡに接続されている。ダイオード１
００のカソードＫはトランジスタ９５のコレクタに接続
され、該トランジスタ９５のエミッタはグランドに接続
されている。トランジスタ９８のコレクタは電源電位Ｖ
ｃｃに接続され、該トランジスタ９８のエミッタは出力
端子ＯＵＴに接続されると共にｐｎｐ型トランジスタ１
０１のエミッタに接続され、該トランジスタ１０１のコ
レクタがグランドに接続されている。トランジスタ１０
１のベースは、コンデンサ１０２を介してトランジスタ
９２のベースに接続されている。
トランジスタ９６のコレクタ及びベースに接続されると
共にｐｎｐ型トランジスタ９７のベースに接続されてい
る。トランジスタ９６のエミッタ及びトランジスタ９７
のエミッタは、電源電位Ｖｃｃに接続されている。トラ
ンジスタ９７のコレクタは、ｎｐｎトランジスタ９８の
ベースに接続されると共にダイオード９９のアノードＡ
に接続され、該ダイオード９９のカソードＫがダイオー
ド１００のアノードＡに接続されている。ダイオード１
００のカソードＫはトランジスタ９５のコレクタに接続
され、該トランジスタ９５のエミッタはグランドに接続
されている。トランジスタ９８のコレクタは電源電位Ｖ
ｃｃに接続され、該トランジスタ９８のエミッタは出力
端子ＯＵＴに接続されると共にｐｎｐ型トランジスタ１
０１のエミッタに接続され、該トランジスタ１０１のコ
レクタがグランドに接続されている。トランジスタ１０
１のベースは、コンデンサ１０２を介してトランジスタ
９２のベースに接続されている。
【００１６】次に、図２の動作（１）〜（３）を説明す
る。 （１） 電源未投入時又はスタンバイ時 この時、スタンバイ信号ｓｂは“Ｈ”になっている。入
力端子ＩＮにトランジスタ５２がオン状態になるように
動作開始信号ｓｔが入力されると、コンデンサ５１に蓄
積されている電荷がトランジスタ５２を介して放電す
る。 （２） 電源投入時又はスタンバイ解除時 この時、スタンバイ信号ｓｂは“Ｌ”になっている。入
力端子ＩＮを電源電位Ｖｃｃにするとトランジスタ５２
がオフ状態になり、コンデンサ５２が定電流源５３の定
電流Ｉ0 によって充電される。トランジスタ６１のベー
ス電流が定電流Ｉ0 よりも十分小さいとすると、ノード
Ｎ１の電圧Ｖａは、 Ｖａ＝Ｖｃｃ−Ｉ0 ｔ／Ｃ52 但し、 Ｃ52；コンデンサ５２の容量 ｔ；電源投入後又はスタンバイ解除後の時間 となる。
る。 （１） 電源未投入時又はスタンバイ時 この時、スタンバイ信号ｓｂは“Ｈ”になっている。入
力端子ＩＮにトランジスタ５２がオン状態になるように
動作開始信号ｓｔが入力されると、コンデンサ５１に蓄
積されている電荷がトランジスタ５２を介して放電す
る。 （２） 電源投入時又はスタンバイ解除時 この時、スタンバイ信号ｓｂは“Ｌ”になっている。入
力端子ＩＮを電源電位Ｖｃｃにするとトランジスタ５２
がオフ状態になり、コンデンサ５２が定電流源５３の定
電流Ｉ0 によって充電される。トランジスタ６１のベー
ス電流が定電流Ｉ0 よりも十分小さいとすると、ノード
Ｎ１の電圧Ｖａは、 Ｖａ＝Ｖｃｃ−Ｉ0 ｔ／Ｃ52 但し、 Ｃ52；コンデンサ５２の容量 ｔ；電源投入後又はスタンバイ解除後の時間 となる。
【００１７】又、トランジスタ６１のエミッタとベース
間の電圧をＶｂｅとすると、トランジスタ６１のベース
電流Ｉｂは、 Ｉｂ＝（Ｖａ−Ｖｂｅ）／Ｒ62 但し、 Ｒ62；抵抗６２の抵抗値 である。トランジスタ６１のコレクタとエミッタ間の電
圧をＶｃｅとすると、抵抗６４に流れる電流値Ｉ64は、 Ｉ64＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／Ｒ64−Ｖｃｅ
／Ｒ64 但し、 Ｋ；ボルツマン定数（1.38×10-23 J/°K ） Ｔ；絶対温度 ｑ；電子電荷（-1.6×10-19 C ） Ｒ64；抵抗６４の抵抗値 である。抵抗６２の抵抗値は、Ｖａ−Ｖｂｅ＞０の時ト
ランジスタ６１が飽和するようにトランジスタ６１のベ
ース電流Ｉｂの値によって決定され、その時のトランジ
スタ６１のコレクタとエミッタ間の飽和電圧Ｖｓａｔを
ほぼ０とすると、 Ｉ64＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／Ｒ64 となる。
間の電圧をＶｂｅとすると、トランジスタ６１のベース
電流Ｉｂは、 Ｉｂ＝（Ｖａ−Ｖｂｅ）／Ｒ62 但し、 Ｒ62；抵抗６２の抵抗値 である。トランジスタ６１のコレクタとエミッタ間の電
圧をＶｃｅとすると、抵抗６４に流れる電流値Ｉ64は、 Ｉ64＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／Ｒ64−Ｖｃｅ
／Ｒ64 但し、 Ｋ；ボルツマン定数（1.38×10-23 J/°K ） Ｔ；絶対温度 ｑ；電子電荷（-1.6×10-19 C ） Ｒ64；抵抗６４の抵抗値 である。抵抗６２の抵抗値は、Ｖａ−Ｖｂｅ＞０の時ト
ランジスタ６１が飽和するようにトランジスタ６１のベ
ース電流Ｉｂの値によって決定され、その時のトランジ
スタ６１のコレクタとエミッタ間の飽和電圧Ｖｓａｔを
ほぼ０とすると、 Ｉ64＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／Ｒ64 となる。
【００１８】（３） 電源投入後又はスタンバイ解除後 時間が経過してノードＮ１の電圧Ｖａが低下し、トラン
ジスタ６１のベース電流Ｉｂの値が小さくなり、トラン
ジスタ６１がオフ状態になると、抵抗６４に流れる電流
Ｉ64は、 Ｉ64＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／（Ｒ63＋
Ｒ64） 但し、 Ｒ63；抵抗６３の抵抗値 となる。図２において、トランジスタ６６，６７，６
８，６５，７０のベース電流を無視すると、トランジス
タ６７，６８，６５，７０の各コレクタ電流は等しく、
その値をＩとすると、 Ｉ＝Ｉ64 である。以上より、トランジスタ６１が飽和時、 Ｉ＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／Ｒ64 トランジスタ６１がオフ状態のとき、 Ｉ＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／（Ｒ63＋Ｒ64） となる。トランジスタ６１のオン状態とオフ状態はノー
ドＮ１の電圧Ｖａで決まり、タイマ回路５０で該オフ状
態からオン状態になる時間を決めることができる。つま
り、トランジスタ５２によって電流Ｉが制御されて該電
流Ｉによってオペアンプ回路８０の差動段等の定電流値
が決定され、該オペアンプ回路８０の応答速度が決定さ
れる。
ジスタ６１のベース電流Ｉｂの値が小さくなり、トラン
ジスタ６１がオフ状態になると、抵抗６４に流れる電流
Ｉ64は、 Ｉ64＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／（Ｒ63＋
Ｒ64） 但し、 Ｒ63；抵抗６３の抵抗値 となる。図２において、トランジスタ６６，６７，６
８，６５，７０のベース電流を無視すると、トランジス
タ６７，６８，６５，７０の各コレクタ電流は等しく、
その値をＩとすると、 Ｉ＝Ｉ64 である。以上より、トランジスタ６１が飽和時、 Ｉ＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／Ｒ64 トランジスタ６１がオフ状態のとき、 Ｉ＝（Ｋ・Ｔ／ｑ）・（ｌｎ（Ｎ））／（Ｒ63＋Ｒ64） となる。トランジスタ６１のオン状態とオフ状態はノー
ドＮ１の電圧Ｖａで決まり、タイマ回路５０で該オフ状
態からオン状態になる時間を決めることができる。つま
り、トランジスタ５２によって電流Ｉが制御されて該電
流Ｉによってオペアンプ回路８０の差動段等の定電流値
が決定され、該オペアンプ回路８０の応答速度が決定さ
れる。
【００１９】以上のように、この第２の実施例では、電
源投入後又はスタンバイ解除後、タイマ回路５０で設定
した時間だけトランジスタ６１をオン状態にし、電流制
御回路６０での定電流値Ｉを、トランジスタ６１がオフ
状態になっている定常動作時よりも増加させることがで
きる。従ってオペアンプ回路８０の差動段や電圧増幅団
等の電流を増加させることができる。そのため、オペア
ンプ回路８０内部に形成された浮遊容量や位相補償コン
デンサを従来よりも速く充電できるので、消費電流を増
加させることなく、オペアンプ回路８０の応答速度を速
くすることができる。更に、この第２の実施例では、各
トランジスタは全てバイポーラトランジスタで構成され
ているので、バイポーラプロセスを用いたオペアンプや
コンパレータ等に適用できる。尚、本発明は上記実施例
に限定されず、種々の変形が可能である。その変形例と
しては、例えば図３及び図４に示すようなものがある。 （ｉ） 図３は、図１中の定電流源１１を第３の抵抗手
段である抵抗１１Ｒに置き換えたものである。この場
合、抵抗１１ＲをＩＣの外付けにすれば、ＩＣの外部で
タイマ回路の時定数を自由に可変できる。 （ii） 図４は、図２中の定電流源５３を第３の抵抗手
段である抵抗５３Ｒに置き換えたものである。この場合
も図３と同様に、抵抗５３ＲをＩＣの外付けにすれば、
ＩＣの外部で時定数を自由に可変できる。
源投入後又はスタンバイ解除後、タイマ回路５０で設定
した時間だけトランジスタ６１をオン状態にし、電流制
御回路６０での定電流値Ｉを、トランジスタ６１がオフ
状態になっている定常動作時よりも増加させることがで
きる。従ってオペアンプ回路８０の差動段や電圧増幅団
等の電流を増加させることができる。そのため、オペア
ンプ回路８０内部に形成された浮遊容量や位相補償コン
デンサを従来よりも速く充電できるので、消費電流を増
加させることなく、オペアンプ回路８０の応答速度を速
くすることができる。更に、この第２の実施例では、各
トランジスタは全てバイポーラトランジスタで構成され
ているので、バイポーラプロセスを用いたオペアンプや
コンパレータ等に適用できる。尚、本発明は上記実施例
に限定されず、種々の変形が可能である。その変形例と
しては、例えば図３及び図４に示すようなものがある。 （ｉ） 図３は、図１中の定電流源１１を第３の抵抗手
段である抵抗１１Ｒに置き換えたものである。この場
合、抵抗１１ＲをＩＣの外付けにすれば、ＩＣの外部で
タイマ回路の時定数を自由に可変できる。 （ii） 図４は、図２中の定電流源５３を第３の抵抗手
段である抵抗５３Ｒに置き換えたものである。この場合
も図３と同様に、抵抗５３ＲをＩＣの外付けにすれば、
ＩＣの外部で時定数を自由に可変できる。
【００２０】
【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、タイマ部で決定される期間だけ回路
の内部に流れる電流を増加させる電流制御部を設けたの
で、定常状態での消費電流を増加させることなく、電源
投入後やスタンバイ解除後の一定時間だけ、回路に内蔵
された定電流源回路の定電流値を増加させることができ
る。そのため、回路内部に形成された静電容量を従来よ
りも速く充電できるので、回路の応答速度を速くでき
る。第３の発明によれば、第１の発明のタイマ部は、第
２の発明のコンデンサと、第２の発明のスイッチ手段
と、電源に接続されて前記コンデンサを充電する第３の
抵抗手段とを備えているので、タイマ部の時定数を自由
に可変できる。そのため、動作開始信号を入力してから
一定時間が経過したことを検出する時間を自由に設定で
きる。
２の発明によれば、タイマ部で決定される期間だけ回路
の内部に流れる電流を増加させる電流制御部を設けたの
で、定常状態での消費電流を増加させることなく、電源
投入後やスタンバイ解除後の一定時間だけ、回路に内蔵
された定電流源回路の定電流値を増加させることができ
る。そのため、回路内部に形成された静電容量を従来よ
りも速く充電できるので、回路の応答速度を速くでき
る。第３の発明によれば、第１の発明のタイマ部は、第
２の発明のコンデンサと、第２の発明のスイッチ手段
と、電源に接続されて前記コンデンサを充電する第３の
抵抗手段とを備えているので、タイマ部の時定数を自由
に可変できる。そのため、動作開始信号を入力してから
一定時間が経過したことを検出する時間を自由に設定で
きる。
【図１】本発明の第１の実施例を示す定電流源回路の回
路図である。
路図である。
【図２】本発明の第２の実施例を示す定電流源回路の回
路図である。
路図である。
【図３】図１の変形例を示す定電流源回路の回路図であ
る。
る。
【図４】図２の変形例を示す定電流源回路の回路図であ
る。
る。
１０，５０ タイマ部 １１，５３ 定電流回路 １１Ｒ，５３Ｒ 抵抗（第３
の抵抗手段） １２，５１ コンデンサ １３ ＰＭＯＳ
（スイッチ手段） ２０，６０ 電流制御部 ２１ ＮＭＯＳ
（制御手段） ２３，２４ ＤＮＭＯＳ
（第２の定電流回路） ５２ トランジス
タ（スイッチ手段） ６１ トランジス
タ（制御手段） ６３，６４ 抵抗（制御
手段）
の抵抗手段） １２，５１ コンデンサ １３ ＰＭＯＳ
（スイッチ手段） ２０，６０ 電流制御部 ２１ ＮＭＯＳ
（制御手段） ２３，２４ ＤＮＭＯＳ
（第２の定電流回路） ５２ トランジス
タ（スイッチ手段） ６１ トランジス
タ（制御手段） ６３，６４ 抵抗（制御
手段）
Claims (3)
- 【請求項１】 内部に静電容量が形成された回路に定常
電流を供給する定電流源回路において、 動作開始信号を入力してから一定時間が経過したことを
検出するタイマ部と、 前記供給電流を変化させる電流制御部とを設け、 前記電流制御部は、前記動作開始信号を入力した時点か
ら前記タイマ部で検出する一定時間になるまでは前記定
電流源回路の供給電流を前記定常電流よりも大きくなる
ように制御し、該一定時間経過後は該供給電流を前記定
常電流になるように制御する構成としたことを、 特徴とする定電流源回路。 - 【請求項２】 前記タイマ部は、コンデンサと、前記コ
ンデンサに蓄積された電荷を放電する抵抗手段を含むス
イッチ手段と、前記コンデンサを充電する第１の定電流
回路とを備え、 前記電流制御部は、前記定電流源回路の供給電流を決定
する第２の定電流回路と、前記第２の定電流回路の電流
値を前記タイマ部で検出した時間に基づき制御する制御
手段とを備えたことを特徴とする請求項１記載の定電流
源回路。 - 【請求項３】 請求項２記載のコンデンサと、請求項２
記載のスイッチ手段と、電源に接続されて前記コンデン
サを充電する第３の抵抗手段とを、備えたタイマ部と、 請求項２記載の電流制御部とを、 備えたことを特徴とする請求項１記載の定電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007365A JPH08204461A (ja) | 1995-01-20 | 1995-01-20 | 定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007365A JPH08204461A (ja) | 1995-01-20 | 1995-01-20 | 定電流源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204461A true JPH08204461A (ja) | 1996-08-09 |
Family
ID=11663950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7007365A Pending JPH08204461A (ja) | 1995-01-20 | 1995-01-20 | 定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204461A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324975A (ja) * | 2005-05-19 | 2006-11-30 | Sanyo Electric Co Ltd | 誤差増幅回路 |
| CN100383691C (zh) * | 2003-10-17 | 2008-04-23 | 清华大学 | 低温度系数和低电源电压系数的参考电流源 |
| JP2009268013A (ja) * | 2008-04-30 | 2009-11-12 | Toa Corp | オーディオ用増幅装置 |
-
1995
- 1995-01-20 JP JP7007365A patent/JPH08204461A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100383691C (zh) * | 2003-10-17 | 2008-04-23 | 清华大学 | 低温度系数和低电源电压系数的参考电流源 |
| JP2006324975A (ja) * | 2005-05-19 | 2006-11-30 | Sanyo Electric Co Ltd | 誤差増幅回路 |
| JP4677284B2 (ja) * | 2005-05-19 | 2011-04-27 | 三洋電機株式会社 | 誤差増幅回路 |
| JP2009268013A (ja) * | 2008-04-30 | 2009-11-12 | Toa Corp | オーディオ用増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5814995A (en) | Voltage detector for battery operated device | |
| JP3668244B2 (ja) | 電流シンク回路 | |
| US4812679A (en) | Power-on reset circuit | |
| EP1629599A1 (en) | Brown-out detector | |
| US4788508A (en) | Pop noise suppression circuit for audio amplifier | |
| JPH1117457A (ja) | 高速スタートアップ特性を備えた電子装置 | |
| CN112039507A (zh) | 一种高精度上电复位和低功耗掉电复位电路 | |
| US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| JPH10214121A (ja) | 定電圧回路 | |
| US5404096A (en) | Switchable, uninterruptible reference generator with low bias current | |
| US6525517B1 (en) | Power supply circuit with a soft starting circuit | |
| JP3001014B2 (ja) | バイアス電圧発生回路 | |
| JP2893429B2 (ja) | ２つの動作モードを有する増幅器 | |
| US20030020443A1 (en) | Amplifier for a bandgap reference circuit having a built-in startup circuit | |
| US5619160A (en) | Control circuit for setting a bias source at partial stand-by | |
| JP3076258B2 (ja) | 入力初段回路 | |
| JP2000194431A (ja) | 安定化電源回路 | |
| JPH08204461A (ja) | 定電流源回路 | |
| JP3680784B2 (ja) | 電源回路 | |
| JP4124562B2 (ja) | Ｒｃ時定数回路 | |
| JPH07321621A (ja) | 半導体集積回路 | |
| EP0801846B1 (en) | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof | |
| US7038499B1 (en) | System and method for a programmable threshold detector for automatically switching to an active mode or standby mode in a device | |
| US5146107A (en) | Transistor switching circuit having diode-resistor in base of transistor for fast discharge | |
| JP2854701B2 (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |