JP2643133B2 - 安定化電源回路 - Google Patents

安定化電源回路

Info

Publication number
JP2643133B2
JP2643133B2 JP2521187A JP2521187A JP2643133B2 JP 2643133 B2 JP2643133 B2 JP 2643133B2 JP 2521187 A JP2521187 A JP 2521187A JP 2521187 A JP2521187 A JP 2521187A JP 2643133 B2 JP2643133 B2 JP 2643133B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
power supply
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2521187A
Other languages
English (en)
Other versions
JPS63192112A (en
Inventor
洋一郎 南
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2521187A priority Critical patent/JP2643133B2/ja
Publication of JPS63192112A publication Critical patent/JPS63192112A/ja
Application granted granted Critical
Publication of JP2643133B2 publication Critical patent/JP2643133B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は安定化電源回路に係り、特に低電圧で動作す
る安定化電源回路に関する。
(従来の技術) 低電圧で動作する安定化電源回路は、例えば個別選択
呼出受信機の如く乾電池1個で動作をさせる必要がある
装置において用いられ、乾電池1個を動作電源として1V
程度の安定化出力を得るようにしたものである。
ところで、乾電池が、例えばニッケルカドミウム電池
の如く、電流容量が大きく、かつ内部インピーダンスの
低い電池である場合、安定化出力端子が何等かの理由で
接地されると、短絡過電流によって出力トランジスタが
破損することが考えられ、最悪の場合電池の異常発熱に
よる装置破損もあり得る。そこで、この種の低電圧安定
化電源回路では短絡過電流を防止するための負荷電流制
限回路を備えるようにしている。
従来、このような安定化電源回路としては、例えば第
3図に示すものが知られている。第3図において、電池
205の電源ラインにはPNPトランジスタからなる出力トラ
ンジスタQ203のエミッタと基準電圧回路201の入力端が
それぞれ接続され、基準電圧回路201の出力端は演算増
幅器202の反転入力端へ接続される。
出力トランジスタQ203のコレクタと接地間には抵抗R
203、同R202、同R201の直列回路が接続され、コレクタ
側の抵抗R203の端子電圧はコンパレータ204の入力信号
となっている。
また、抵抗R203と同R202との接続点と接地間には負荷
203が接続され、抵抗R202と同R201との接続点は演算増
幅器202の非反転入力端に接続されている。そして、コ
ンパレータ204の出力は演算増幅器202へ制御信号として
与えられる。
以上の構成において、基準電圧回路201と演算増幅器2
02と出力トランジスタQ203とが安定化電源回路の基本構
成要素である。負荷203へ供給する出力電圧V0は、演算
増幅器202が電圧フォロア構成であるから、基準電圧回
路201が発生する基準電圧をVREFとすると、 となる。
そして、抵抗R203とコンパレータ204でもって負荷電
流制限回路を構成している。
即ち、出力トランジスタQ203を流れる負荷電流による
抵抗R203の電圧降下下をコンパレータ204で検出し、そ
の電圧降下が一定電圧以上の電位差になった場合、つま
り負荷電流がある値を超えた場合、コンパレータ204は
出力状態を変化させる。すると、演算増幅器202は、コ
ンパレータ204の出力状態変化に応答して例えば出力イ
ンピーダンスを無限大化し、出力トランジスタQ203をオ
フ作動させる。その結果、負荷短絡等があっても所定電
流値以上の過電流が流れるのが防止される。
(発明が解決しようとする問題点) 、ところが、前述した負荷電流制限回路は、抵抗で負荷
電流変化を電圧変化に変換し、その電圧変化をコンパレ
ータで検出する構成である。
また、出力トランジスタQ203について言えば、コレク
タ−エミッタ間電圧VCEは、電源電圧が下がるとそれに
伴い小さくなるが、コレクタ飽和電圧VCE(sat)以下には
小さくならないことは良く知られている通りである。
従って、従来の安定化電源回路において最低限度必要
な電源電圧は、出力電圧V0と出力トランジスタQ203のコ
レクタ飽和電圧VCE(sat)と抵抗R203の電圧降下VR203
を加えた電圧ということになる。
つまり、従来の安定化電源回路にあっては、電源電圧
の最低電圧として電圧降下VR203を見込む必要があり、
この電圧降下VR203の分だけ電源の有効利用ができない
という問題点がある。
例えば、コンパレータ204の検出電位差が50mvである
とし、通常の負荷電流の2倍の電流が流れたときに負荷
電流制限回路が作動するとすると、正常時の電圧降下V
R203は25mvであるから、電源電圧の利用範囲は25mv狭く
なるのである。この種の安定化電源回路は、電池電源で
動作する個別選択呼出受信機の如く、基本的に電源電圧
の利用範囲が狭い装置で使用されるものであるから、こ
の問題は重要である。
本発明は、従来のこのような問題点に鑑みなされたも
ので、その目的は、電源電圧の有効利用を阻害すること
のない負荷電流制限回路を備えた安定化電源回路を提供
することにある。
(問題点を解決するための手段) 前記目的を達成するために、本発明の安定化電源回路
は次の如き構成を有する。
即ち、本発明の安定化電源回路は、基準電圧を発生す
る基準電圧回路と、負荷電圧の帰還電圧と前記基準電圧
との差電圧を増幅する誤差増幅回路と、この誤差増幅回
路の出力に応動して負荷電流を制御する出力トランジス
タとを備えた安定化電源回路において;前記出力トラン
ジスタとベースおよびエミッタが共通に接続され負荷電
流を検出する第1のトランジスタと;この第1のトラン
ジスタのコレクタに接続され前記検出負荷電流の制限値
を与えるための基準電流を形成する定電流源と;ベース
が前記第1のトランジスタのコレクタと前記定電流源と
の接続点に接続され検出負荷電流が基準電流を超えたと
き前記誤差増幅回路の回路動作を停止させる第2のトラ
ンジスタと;で構成される負荷電流制限回路を設けたこ
とを特徴とするものである。
(作 用) 次に、前記の如く構成される本発明の安定化電源回路
の作用を説明する。
安定化電源回路は、例えば正極性の電源で作動するも
のとすれば、出力トランジスタはPNPトランジスタから
なり、そのエミッタは電源ラインに接続される。そし
て、出力トランジスタのコレクタと接地との間には帰還
電圧形成用の抵抗が接続されるとともに、この抵抗に並
列に負荷が接続されることになる。
さらに、誤差増幅回路はトランジスタ差動増幅回路か
らなり、かつその共通エミッタと接地との間には負荷と
してのトランジスタ定電流源が接続されているとする。
そうすると、本発明に係る負荷電流制限回路を構成す
る各要素の接続関係は次の如くになる。
第1のトランジスタは、出力トランジスタと同様にPN
Pトランジスタからなり、出力トランジスタとベースお
よびエミッタが共通に接続され、そのコレクタと接地と
の間には定電流源が接続される。そして、第2のトラン
ジスタは、NPNトランジスタからなり、ベースが前記第
1のトランジスタのコレクタと前記定電流源との接続点
に接続され、またコレクタが前記トランジスタ定電流源
のベースに接続され、エミッタが接地されることにな
る。
以上の構成において、第1のトランジスタは負荷電流
を検出する。ここに、第1のトランジスタは出力トラン
ジスタと並列的に設けてあるから、検出負荷電流の大き
さは必ずしも出力トランジスタを流れる実際の負荷電流
の大きさと同一にする必要はない。この検出負荷電流が
定電流源が形成する基準電流よりも小さいとき、即ち負
荷電流が小さい状態では第2のトランジスタはベース電
流が定電流源側へ引かれるシンク電流となるのでオフ状
態を維持する。誤差増幅回路は通常の動作を行い、所要
の安定化出力電圧が負荷へ印加される。
次いで、検出負荷電流が基準電流よりも大きいとき、
即ち負荷電流が過大となる場合には、第2のトランジス
タはベース電流が第1のトランジスタ側から供給される
アウト電流となるのでオン状態となる。その結果、トラ
ンジスタ定電流源がオフし誤差増幅回路がその機能を停
止するので、出力トランジスタはオフとなる。
ここに、所定の安定化出力電圧を得るに必要な電源電
圧の最低電圧は、その出力電圧に出力トランジスタのコ
レクタ飽和電圧を加えたものとなる。
これは本発明の負荷電流制限回路の存在と無関係であ
る。
以上説明したように、本発明の安定化電源回路によれ
ば、負荷電流制限回路は出力トランジスタを流れる負荷
電流を検出するのではなく、出力トランジスタを流れる
負荷電流に相当する負荷電流を直接的に検出し、その検
出負荷電流と基準電流との大小関係を判断するようにし
てあるので、所定の安定化出力電圧を得るに必要な電源
電圧の最低電圧はその出力電圧に出力トランジスタのコ
レクタ飽和電圧を加えたものとなる。
即ち、従来の如き検出抵抗による電圧降下分を見込む
必要がなくなり、それだけ電源電圧の有効利用範囲が従
来よりも広がるのである。
また、本発明に係る負荷電流制限回路はトランジスタ
を主体に構成されるものであるから、コンパレータを用
いた従来回路に比して回路素子数が大幅に減少し回路構
成が簡単になるという効果が得られる。
(実 施 例) 以下、本発明の実施例を図面を参照して説明する。
第1図は本発明の一実施例に係る安定化電源回路を示
す。この安定化電源回路は、正極性の電池103で作動し
負荷102へ所要の安定化出力電圧を印加すべく集積化形
成したものである。
第1図においては、Q101,Q102,Q103およびQ104は誤差
増幅回路を構成するトランジスタであり、差動トランジ
スタQ101,同Q102の共通エミッタにはトランジスタQ105
のコレクタが接続され、トランジスタQ105のエミッタは
接地されている。また、トランジスタQ105のベースはダ
イオード構成のトランジスタQ111のベース(コレクタ)
に接続され、トランジスタQ111はコレクタ(ベース)外
抵抗R103を介して電源ラインに、エミッタが接地にそれ
ぞれ接続される。
要するに、トランジスタQ105は、抵抗R103およびトラ
ンジスタQ111によって一定のベースバイアスを与えら
れ、一定のコレクタ電流(即ち、共通エミッタ電流)I
102を形成するトランジスタ定電流源を構成している。
Q106はPNPタイプからなる出力トランジスタであり、
この出力トランジスタQ106はエミッタが電源ラインに接
続され、コレクタと接地間には帰還電圧形成用の抵抗R
102,同R101の直列回路が接続されるとともに、これらと
並列に負荷102が接続されている。抵抗R102と同R101
の接続点は前記トランジスタQ102のベースに接続され、
トランジスタQ101のベースには基準電圧回路101の出力
端が接続される。
基準電圧回路101は入力端が電源ラインに接続され、
所定の基準電圧VREFを形成する。
以上が安定化電流回路の基本構成である。従来と同様
に、出力電圧V0は、 である。
次に、Q107は第1のトランジスタであり、PNPタイプ
のものからなる。この第1のトランジスタQ107は、エミ
ッタが電源ラインに、ベースがトランジスタQ101のコレ
クタにそれぞれ接続されている。即ち、出力トランジス
タQ106とベースおよびエミッタが共通に接続されてい
る。
ここで、第1のトランジスタQ107のエミッタ面積は出
力トランジスタQ106のそれ1/n倍となっている。即ち、
第1のトランジスタQ107のコレクタ電流(検出負荷電
流)をIQ107とし、出力トランジスタQ106のコレクタ電
流(負荷電流)をILとすると、 となるようにしてある。これは消費電流を低減するため
の措置である。
そして、この第1のトランジスタQ107のコレクタは定
電流源であるNPNタイプのトランジスタQ109のコレクタ
に接続される。トランジスタQ109はエミッタが接続さ
れ、ベースがダイオード構成のトランジスタQ108のベー
ス(コレクタ)に接続されている。トランジスタQ108
エミッタ接地され、コレクタ(ベース)と電源ライン間
には定電流源I101が設けてある。要するに、トランジス
タQ109は定電流源I101とトランジスタQ108とによって定
電流動作をさせられているのである。逆に言えば、トラ
ンジスタ定電流源としたために、定電流源I101とトラン
ジスタQ108が必要となったのである。
ここで、トランジスタQ109のコレクタ電流、即ち基準
電流をIQ109とすると、この基準電流IQ109は定電流源I
101で設定される電流値によって定まる。以上の構成に
よって第1のトランジスタQ107とトランジスタQ109とは
電流コンパレータを構成することになる。
また、Q110は第2のトランジスタであり、NPNタイプ
のものからなる。この第2のトランジスタQ110はベース
が第1のトランジスタQ107とトランジスタQ109の共通コ
レクタに接続され、エミッタが接地され、コレクタがト
ランジスタQ105のベースに接続されている。要するに、
この第2のトランジスタQ110は電流コンパレータの出力
によってオンオフ制御されるスイッチングトランジスタ
であり、オン作動時にトランジスタQ105をオフ状態に設
定する。
以上が負荷電流制限回路の構成であり、次にその動作
を説明する。
負荷電流が小さくIQ107<IQ109の場合には、第2のト
ランジスタQ110はベース電流がトランジスタQ109側に引
かれる形となるので(シンク電流)、オフ状態になる。
従って、トランジスタQ105は正規の動作をし、誤差増幅
回路は何等影響を受けず、負荷102へは所定の安定化さ
れた出力電圧が印加される。
一方、負荷電流が大きくIQ107>IQ109の場合には、第
2のトランジスタQ110はベース電流が第1のトランジス
タQ107から供給されることになるので(アウト電流)、
オン状態となる。そうすると、トランジスタQ105はベー
ス電位が動作電圧以下の低レベルとなるので、オフ状態
となる。
即ち、誤差増幅回路は共通エミッタ電流I102が流れな
くなるので、その動作を停止する。これによって、出力
トランジスタはベース電流の供給が途絶えオフ作動する
ことになる。
要するに、本実施例における負荷電流制限回路は、電
流コンパレータを構成する第1のトランジスタQ107とト
ランジスタQ109において、IQ107=IQ109の状態を境にし
てIQ107>IQ109となったとき、即ち負荷電流ILが基準電
流IQ109のn倍よりも大きい場合には安定化電源出力を
低レベルにする。逆に言えば、負荷電流ILは基準電流I
Q109のn倍までに制限されるのである。
第2図はこの負荷電流制限特性を周知の回路シミュレ
ーションプログラム“SPICE−S"でシミュレーションし
た結果得られたものである。
このシミュレーションでは、定電流源I101の出力電流
を10μA、n=100とし、即ち電流制限値を1mAとし、出
力電圧を1Vとし、重負荷を用いてどの程度の負荷電流が
取り出せるかを計算したものである。第2図から明らか
なように、出力電圧が零となる負荷短絡時でも、負荷電
流は1mA程度しか流れないようにすることができるので
ある。
また、このシミュレーションは当該安定化電源回路が
前記過電流制限動作を安定的に行い得ることを示してい
る。即ち、第1のトランジスタQ107は出力トランジスタ
Q106と同様の動作を行うから、出力トランジスタQ106
オフ状態になると、第1のトランジスタQ107もオフ状態
となる。すると、第2のトランジスタQ110はオフ状態と
なるから、誤差増幅回路は動作を再開する。つまり、過
負荷等が継続する場合には、いわゆるループを形成する
のではないかと危惧されるが、その心配は不要であるこ
とが判明したのである。
さらに、第2図は電圧変動率が優れていることを示唆
している。具体的に電圧変動率を計算すると次の如くに
なる。
出力電圧の誤差ΔV0は、誤差増幅回路を差動トランジ
スタのベース・エミッタ間電圧VBEのばらつきによるVBE
オフセットを無視すると、主に出力トランジスタQ106
ベース電流に起因して生ずる。即ち、出力トランジスタ
Q106のベース電流IBは、負荷電流をIL、電流増幅率をβ
とすると、 であるが、このベース電流IBが差動トランジスタ
(Q101,Q102)の一方のトランジスタQ101へ流れ込むこ
とになり、差動トランジスタ(Q101,Q102)のエミッタ
電流にアンバランスを生じ、これが誤差増幅回路のオフ
セット電圧ΔVBEになる。
そこで、差動トランジスタ(Q101,Q102)のエミッタ
電流は、バランスがとれているときには、共通エミッタ
電流I102を2分割したものであるから、それらのベース
電流を無視すると、それぞれのコレクタ電流はI102/2と
なる。従って、トランジスタQ101のベース・エミッタ間
電圧VBE(Q101)となり、トランジスタQ102のベース・エミッタ間電圧V
BE(Q102)となる。ここでISは飽和電流、VTはKT/q(K:ボルツマン
定数、T:絶対温度、q:単位電荷量)である。
一方、出力トランジスタQ106のベース電流IBによって
差動トランジスタ(Q101,Q102)のエミッタ電流にアン
バランスが生じている場合には、コレクタ電流も同様で
あるから、トランジスタQ101では、 となり、またトランジスタQ102では、 となる。従って、オフセット電圧ΔVBEは、 となる。このオフセット電圧ΔVBEにより出力電圧誤差
ΔV0は、 となるから、電圧変動率αはα=ΔV0/V0として求める
ことができる。
そこで、例えば、IL=500μA、VT=26mV、I102=200
μA、IB=500μA/40、β=40、R101=85KΩ、R102=15
KΩ、V0=1.0Vとして計算すると、ΔVBE=3.2mV、ΔV0
=3.7mV、α=0.4%となる。
第1図の回路構成から明らかなように、本発明の安定
化電源回路によれば、所定の安定化出力電圧を得るに必
要な電源電圧の最低電圧は、出力トランジスタQ106のコ
レクタ飽和電圧だけを見込んだものであれば良いことに
なる。これは負荷電流制限回路の存在と無関係である。
なお、以上説明した実施例では、集積化した場合を示
したが、本発明はこれに限定されるものではなく、個別
部品で構成しても良い。また、負極性の電源で動作する
ように構成することも可能である。
(発明の効果) 以上説明したように、本発明の安定化電源回路によれ
ば、負荷電流制限回路は出力トランジスタを流れる負荷
電流を検出するのではなく、出力トランジスタを流れる
負荷電流に相当する負荷電流を直接的に検出し、その検
出負荷電流と基準電流との大小関係を判断するようにし
てあるので、所定の安定化出力電圧を得るに必要な電源
電圧の最低電圧はその出力電圧に出力トランジスタのコ
レクタ飽和電圧を加えたものとなる。
即ち、従来の如き検出抵抗による電圧降下分を見込む
必要がなくなり、それだけ電源電圧の有効利用範囲が従
来よりも広がるのである。
また、本発明に係る負荷電流制限回路はトランジスタ
を主体に構成されるものであるから、コンパレータを用
いた従来回路に比して回路素子数が大幅に減少し回路構
成が簡単になるという効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る安定化電源回路の詳細
回路図、第2図は負荷電流の制限特性図、第3図は従来
の安定化電源回路の回路図である。 101……基準電圧回路、102……負荷、103……電池、Q
101,Q102,Q103,Q104……誤差増幅回路を構成するトラン
ジスタ、Q105……定電流源となるトランジスタ、Q106
…出力トランジスタ、Q107……第1のトランジスタ、Q
109……定電流源となるトランジスタ、Q110……第2の
トランジスタ。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】基準電圧を発生する基準電圧回路と、負荷
    電圧の帰還電圧と前記基準電圧との差電圧を増幅する誤
    差増幅回路と、この誤差増幅回路の出力に応動して負荷
    電流を制御する出力トランジスタとを備えた安定化電源
    回路において;前記出力トランジスタとベースおよびエ
    ミッタが共通に接続され負荷電流を検出する第1のトラ
    ンジスタと;この第1のトランジスタのコレクタに接続
    され前記検出負荷電流の制限値を与えるための基準電流
    を形成する定電流源と;ベースが前記第1のトランジス
    タのコレクタと前記定電流源との接続点に接続され検出
    負荷電流が基準電流を超えたとき前記誤差増幅回路の回
    路動作を停止させる第2のトランジスタと;で構成され
    る負荷電流制限回路を設けたことを特徴とする安定化電
    源回路。
  2. 【請求項2】前記出力トランジスタおよび前記第1のト
    ランジスタはそれぞれPNPトランジスタからなり、前記
    第2のトランジスタはNPNトランジスタからなることを
    特徴とする特許請求の範囲第(1)項記載の安定化電源
    回路。
  3. 【請求項3】前記誤差増幅回路はトランジスタ差動増幅
    回路からなり、かつその共通エミッタには負荷としての
    トランジスタ定電流源が接続され、このトランジスタ定
    電流源のベースが前記第2のトランジスタのコレクタに
    接続されていることを特徴とする特許請求の範囲第
    (1)項記載の安定化電源回路。
JP2521187A 1987-02-05 1987-02-05 安定化電源回路 Expired - Lifetime JP2643133B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2521187A JP2643133B2 (ja) 1987-02-05 1987-02-05 安定化電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2521187A JP2643133B2 (ja) 1987-02-05 1987-02-05 安定化電源回路

Publications (2)

Publication Number Publication Date
JPS63192112A JPS63192112A (en) 1988-08-09
JP2643133B2 true JP2643133B2 (ja) 1997-08-20

Family

ID=12159626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2521187A Expired - Lifetime JP2643133B2 (ja) 1987-02-05 1987-02-05 安定化電源回路

Country Status (1)

Country Link
JP (1) JP2643133B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4176002B2 (ja) * 2003-12-15 2008-11-05 株式会社リコー 定電圧電源装置
JP4614750B2 (ja) * 2004-12-01 2011-01-19 富士通テン株式会社 レギュレータ
JP2012053542A (ja) * 2010-08-31 2012-03-15 Fujitsu Ten Ltd 定電圧回路
US9793707B2 (en) * 2013-05-28 2017-10-17 Texas Instruments Incorporated Fast transient precision power regulation apparatus

Also Published As

Publication number Publication date
JPS63192112A (en) 1988-08-09

Similar Documents

Publication Publication Date Title
US4399399A (en) Precision current source
US5814995A (en) Voltage detector for battery operated device
US4095164A (en) Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages
US4578633A (en) Constant current source circuit
US4021722A (en) Temperature-sensitive current divider
US4533845A (en) Current limit technique for multiple-emitter vertical power transistor
US4103219A (en) Shunt voltage regulator
JP2619739B2 (ja) Mos型電力用トランジスタの電流検出回路
JP2643133B2 (ja) 安定化電源回路
EP0343731B1 (en) Unity-gain current-limiting circuit
US4607174A (en) Voltage detection circuit using threshold as reference voltage for detecting input voltage
US4251778A (en) Circuit with electrically controlled gain
US4991916A (en) Method and apparatus for automatically biasing a push-pull amplifier
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
JP2800225B2 (ja) 定電圧電源回路
JP2656297B2 (ja) ウインド回路
JP3305864B2 (ja) 信号変換回路
JP3343920B2 (ja) 電圧検出回路
JPH0624298B2 (ja) 電流増幅回路
KR100187640B1 (ko) 온도 독립형 전압감시회로
JPH05324108A (ja) 定電流出力回路
JP2807700B2 (ja) 電流制限回路を有する出力回路
JP3983939B2 (ja) 絶対値検波回路
JP2980783B2 (ja) 電流検出回路及びそれを用いた定電圧電源回路
JP2600430Y2 (ja) 電圧検出回路