JP2006323739A5

JP2006323739A5 -

Info

Publication number: JP2006323739A5
Application number: JP2005147957A
Authority: JP
Filing date: 2005-05-20
Publication date: 2008-07-03

Claims

不揮発性メモリと、キャッシュメモリと、前記不揮発性メモリと前記キャッシュメモリとの間でアクセスを行う制御回路を含むメモリモジュールであって、
前記メモリモジュールの外部からキャッシュメモリへアクセスするための第１の不揮発性メモリインターフェースと、前記不揮発性メモリへアクセスするための第２の不揮発性メモリインターフェースを有することを特徴とするメモリモジュール。
請求項１において、
電源投入直後、前記不揮発性メモリの所定のアドレス領域のデータを前記キャッシュメモリへ転送することを特徴とするメモリモジュール。
請求項１において、
前記第１の不揮発性メモリインターフェースから不揮発性メモリへの読み出しアクセスは、前記キャッシュメモリを経由して行い、前記第２の不揮発性メモリインターフェースからのアクセスは前記キャッシュメモリを経由せず、前記不揮発性メモリへアクセスすることを特徴とするメモリモジュール。
請求項１において、
前記不揮発性メモリから前記キャッシュメモリへの間のデータ転送は、前記前記第１の不揮発性メモリインターフェースからのアクセスによって行われることを特徴とするメモリモジュール。
請求項１において、
前記不揮発性メモリから前記キャッシュメモリへのデータ転送および前記不揮発性メモリから前記第２の不揮発性メモリインターフェースへのデータ転送は、エラー訂正されたデータを転送することを特徴とするメモリモジュール。
請求項１において、
前記不揮発性メモリへのデータ転送は、アドレス代替処理が行われることを特徴とするメモリモジュール。
請求項１において、
前記不揮発性メモリには、ブートプログラムを保持することを特徴とするメモリモジュール。
請求項１において、
前記不揮発性メモリから前記キャッシュメモリへ動作電源が投入された初期に転送されるデータの範囲を示す転送範囲データが、前記不揮発性メモリに保持されていることを特徴とするメモリモジュール。
請求項２において、
前記不揮発性メモリの所定のアドレス領域の範囲を示す転送範囲データを前記不揮発性メモリが保持することを特徴とするメモリモジュール。
請求項１において、
前記第１の不揮発性メモリインターフェースからのキャッシュメモリへの読み出しアクセスと、前記第２の不揮発性メモリインターフェースからの不揮発性メモリへのアクセスと、前記ダイナミックランダムアクセスメモリインターフェースからのダイナミックランダムアクセスメモリへのアクセスは同時に行うことができることを特徴とするメモリシステム。
請求項１において、
前記メモリモジュールの前記第１の不揮発性インターフェースからの読み出しアクセスによる、前記フラッシュメモリから前記キャッシュメモリへのデータ転送を第１優先、前記第２の不揮発性インターフェースからのアクセスによる前記フラッシュメモリと前記第２の不揮発性インターフェース間のデータ転送を第２優先、前記第１の不揮発性インターフェースからの書き込みアクセスによるデータ転送を第３優先とするメモリモジュール。
請求項５において、
前記キャッシュメモリからのデータ転送は、エラーチェックを行うことを特徴とするメモリモジュール。
請求項１２において、
前記エラーチェックにてエラーを発見した場合は、前記不揮発性メモリから、前記キャッシュメモリへデータを転送することを特徴とするメモリモジュール。
請求項１において、
前記制御回路はアドレス変換回路を含み、前記アドレス変換回路は第１の不揮発性メモリインターフェースから入力したアドレスを変換し、前記キャッシュメモリのデータ検索に利用することを特徴とするメモリモジュール。
請求項１において、
ダイナミックランダムアクセスメモリを更に含み、
前記ダイナミックランダムアクセスメモリへアクセスするためのダイナミックランダムアクセスメモリインターフェースを更に有することを特徴とするメモリモジュール。
請求項１５において、
前記ダイナミックランダムアクセスメモリインターフェースからのアクセスは、前記キャッシュメモリを経由せず、前記ダイナミックランダムアクセスメモリへアクセスすることを特徴とするメモリモジュール。
キャッシュメモリと不揮発性メモリとを含むキャッシュシステムであって、不揮発性メモリからキャッシュメモリへのデータ転送は、複数ページ分のデータを転送することを特徴とするキャッシュシステム。
請求項１７において、
前記不揮発性メモリから前記キャッシュメモリへ転送する複数ページデータは、Nページ目のデータとN＋１ページ目のデータを転送することを特徴とするキャッシュシステム。
不揮発性メモリと、キャッシュメモリを含むキャッシュシステムであって、
前記キャッシュメモリは、アドレス変換された後に、前記キャッシュメモリのデータ検索に利用することを特徴とするキャッシュシステム。
請求項１９において、
前記アドレス変換によるアドレス変換方法をプログラムできることを特徴とするメモリモジュール。
キャッシュメモリの記憶容量が、２^Nバイトで、ラインサイズアドレスがLine[L-1:0]で、インデックスアドレスはIndex[I-1:0]で、タグアドレスがTag[N-I-L-1:0]で表される時、
前記キャッシュメモリへ入力するアドレスをADD[N-1:0]とすると、ADD[L-1:0]をLine[L-1:0]へ対応させ、ADD[N-1:I+L]をTag[N-I-L-1:0]へ対応させ、ADD[I+L-1:L]をアドレスINDX0[I-1:0]へ対応させ、ADD[I+I+L-1:I+L]をアドレスINDX1[I-1:0]へ対応させ、INDX0[I-1:0]とINDX1[I-1:0]を加算した結果SUM[I-1:0]をIndex[I-1:0]に対応させることを特徴とするアドレス変換方式。
キャッシュメモリを装備している情報処理装置であって、前記キャッシュメモリは、請求の範囲第２１項に記載のアドレス変換方式によって変換されたアドレスを利用しデータ検索されるキャッシュメモリであることを特徴とする情報処理装置。
キャッシュメモリを装備しているメモリモジュールであって、前記キャッシュメモリは請求の範囲第２１項に記載のアドレス変換方式によって変換されたアドレスを利用しデータ検索されるキャッシュメモリであることを特徴とするメモリモジュール。
請求項１９において、
前記アドレス変換によるアドレス変換方法は、請求の範囲第１９項記載のアドレス変換方法であることを特徴とするメモリモジュール。
情報処理装置と、キャッシュメモリと、不揮発性メモリとを含むキャッシュシステムであって、前記情報処理装置はキャッシュメモリを装備しており、前記不揮発性メモリはバッファを装備しており、前記情報処理装置のキャッシュメモリはレベル１キャッシュメモリであり、前記キャッシュメモリはレベル２キャッシュメモリであり、前記不揮発性メモリのバッファはレベル３キャッシュメモリであることを特徴とするメモリシステム。
不揮発性メモリと、キャッシュメモリとを含むキャッシュシステムであって、前記不揮発性メモリはキャッシュ領域を持ち、前記不揮発性メモリからキャッシュメモリへの転送は、前記キャッシュ領域内のデータが転送されることを特徴とするキャッシュシステム。
請求項２６において、
前記不揮発性メモリのキャッシュ領域をプログラムできることを特徴とするキャッシュシステム。
不揮発性メモリと、キャッシュメモリとを含むキャッシュシステムであって、
前記不揮発性メモリはキャッシュロック領域を持ち、前記不揮発性メモリのキャッシュロック領域からキャッシュメモリへ転送され、保持されたデータは、前記キャッシュメモリのデータ更新の対象外となることを特徴とするキャッシュシステム。
請求項２８において、
前記不揮発性メモリのキャッシュロック領域をプログラムできることを特徴とするキャッシュシステム。
請求項２８において、
前記不揮発性メモリのキャッシュロック領域を解除できることを特徴とするキャッシュシステム。
不揮発性メモリと、キャッシュメモリとを含むメモリモジュールであって、前記不揮発性メモリはライトプロテクト領域を持ち、前記不揮発性メモリのライトプロテクト領域は書き込みを禁止することを特徴とするメモリモジュール。
請求項３１において、
前記不揮発性メモリのライトプロテクト領域はプログラム可能であることを特徴とするメモリモジュール。
不揮発性メモリと、キャッシュメモリとを含むメモリモジュールであって、前記不揮発性メモリは書き込み回数平均化処理領域を持ち、前記不揮発性メモリの書き込み回数平均化処理領域は、書き込み回数平均化処理が行われることを特徴とするメモリモジュール。
請求項３３において、
前記不揮発性メモリの書き込み回数平均化処理領域はプログラム可能であることを特徴とするメモリモジュール。
請求項１において、
前記不揮発性メモリは第１半導体チップに、前記制御回路はキャッシュメモリメモリを含み第２半導体チップに、それぞれ形成され、かつ前記第１〜第２の半導体チップは回路基板上に搭載されて封止されたマルチチップメモリモジュールであることを特徴とするメモリシステム。
請求項１５において、
前記不揮発性メモリは第１半導体チップに、前記制御回路はキャッシュメモリメモリを含み第２半導体チップに、前記ダイナミックランダムアクセスメモリは第３半導体チップに、それぞれ形成され、かつ前記第１〜第３の半導体チップは回路基板上に搭載されて封止されたマルチチップメモリモジュールであることを特徴とするメモリシステム。
請求項１において、
前記不揮発性メモリは第１半導体チップに、前記制御回路はキャッシュメモリメモリを含み、第２半導体チップに、前記ダイナミックランダムアクセスメモリは第３半導体チップに、情報処理装置は第４半導体チップに、それぞれ形成され、かつ前記第１〜第４の半導体チップは回路基板上に搭載されて封止されたマルチチップメモリモジュールであることを特徴とするメモリモジュール。
不揮発性メモリと、キャッシュメモリを含むキャッシュシステムであって、
前記不揮発性メモリは、データバッファを装備しており、前記データバッファをキャッシュメモリとして利用することを特徴とするキャッシュシステム。
請求項３８において、
前記不揮発性メモリのデータバッファのサイズが前記キャッシュメモリのラインサイズより大きいことを特徴とするキャッシュシステム。
請求項３８において、
前記キャッシュメモリと前記不揮発性メモリのデータバッファを同時に検索することを特徴とするキャッシュシステム。
情報処理装置と記憶装置と出力装置から構成される情報機器であって、
前記記憶装置は、不揮発性メモリと、キャッシュメモリと、前記不揮発性メモリと前記キャッシュメモリとの間でアクセスを行う制御回路とを含むメモリモジュールであり、
前記メモリモジュールの外部からキャッシュメモリへアクセスするための第１の不揮発性メモリインターフェースと、前記不揮発性メモリへアクセスするための第２の不揮発性メモリインターフェースを有することを特徴とする情報機器。
情報処理装置と記憶装置と出力装置から構成される情報機器であって、
前記記憶装置は、不揮発性メモリと、キャッシュメモリと、前記不揮発性メモリと前記キャッシュメモリとの間でアクセスを行う制御回路と、ダイナミックランダムアクセスメモリを含むメモリモジュールであり、
前記メモリモジュールの外部からキャッシュメモリへアクセスするための第１の不揮発性メモリインターフェースと、前記不揮発性メモリへアクセスするための第２の不揮発性メモリインターフェースと、前記ダイナミックランダムアクセスメモリへアクセスするためのダイナミックランダムアクセスメモリインターフェースを有することを特徴とする情報機器。