CN111045960B - 一种多像素格式存储的Cache电路 - Google Patents

一种多像素格式存储的Cache电路 Download PDF

Info

Publication number
CN111045960B
CN111045960B CN201911147215.5A CN201911147215A CN111045960B CN 111045960 B CN111045960 B CN 111045960B CN 201911147215 A CN201911147215 A CN 201911147215A CN 111045960 B CN111045960 B CN 111045960B
Authority
CN
China
Prior art keywords
module
data
format
tag comparison
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911147215.5A
Other languages
English (en)
Other versions
CN111045960A (zh
Inventor
齐宇心
蔡叶芳
郑新建
许宏杰
刘航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201911147215.5A priority Critical patent/CN111045960B/zh
Publication of CN111045960A publication Critical patent/CN111045960A/zh
Application granted granted Critical
Publication of CN111045960B publication Critical patent/CN111045960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及计算机硬件技术领域，具体涉及一种支持多像素格式存储的Cache电路，包括格式选择模块、标签比对模块、MSHR存储模块、存储器模块和数据输出模块；本发明提供的支持多像素格式存储的Cache电路，能够完成多种像素格式的处理，节省了Cache存储空间，在保证性能的情况下，简化Cache的设计难度，达到了节约资源，简化设计的目的。

Description

一种多像素格式存储的Cache电路
技术领域
本发明涉及计算机硬件技术领域，具体涉及一种支持多像素格式存储的Cache电路。
背景技术
随着计算机系统的迅速发展,现代计算机系统越来越受主存储器性能的限制。处理器的性能以每年60%的速度在增长，而主存储器芯片带宽仅仅以每年10%的速度在增长。在速度方面，主存储器和处理器一直保持了大约一个数量级的差距。由于CPU和存储器的速度差距越来越大，于是出现了Cache，介于CPU与主存之间，他的存取速度接近于CPU速度，但是容量小，价格高昂。
由于图形处理中需要处理不同的像素格式，每种格式占用的存储空间大小并不相同。同时，图形处理器中，对图像空间的访问地址一般以坐标代替，如格式不同，则需要使用不同的地址计算方法。但是现在还不具有一种支持多像素格式存储的Cache电路，即可完成不同像素格式的数据处理，且不需要使用更多的存储空间。
所以，设计实现多像素格式存储Cache有着深远意义。
发明内容
本发明公开了一种支持多像素格式存储的Cache电路，不但能够完成多种像素格式的处理，节省存储空间，还能在保证性能的情况下，简化Cache的设计难度。
本发明的具体技术方案是：
本发明提出一种支持多像素格式存储的Cache电路，包含格式选择模块、标签比对模块、MSHR存储模块、存储器模块和数据输出模块；
所述的格式选择模块用于判断当前请求的数据格式，并根据数据格式将请求发送到标签比对模块中相应的标签比对通路；
所述的标签比对模块用于对请求进行命中比较，命中时从存储器模块中读取相应数据，返回给请求发起方；未命中时将请求缓存至MSHR存储模块；
所述的MSHR存储模块用于存放没有命中的Cache请求；
所述的存储器模块用于存放映射到Cache中的数值；
所述的数据输出模块用于根据数据格式从存储器模块中输出读取的数据。
优选的，所述的格式选择模块用于将不同的数据格式进行分类，并根据请求的数据格式选择数据格式对应的数据分类，将请求发送给标签比对模块中相应的数据分类。
优选的，所述的标签比对模块根据数据格式的分类分为多个独立的标签比对通路，每一个标签比对通路支持一种数据分类，每个分类的标签比对通路对请求进行各自的地址命中判定；标签比对模块中的每一标签比对通路均能够存储地址信息和存储格式信息，只支持相同数据分类的访问。
优选的，所述MSHR存储模块由寄存器堆组成，用于存储没有命中的参数地址；并用于更新存储器模块的数据时将在MSHR存储模块中相同Block的请求一同更新。
优选的，所述存储器模块用于保存参数空间中一片连续地址的数据。
优选的，所述标签比对模块采用全相联的地址映射方式，所述全相联的地址映射方式规定了参数地址空间映射到Cache地址空间的方式。
本发明的有益技术效果是：
本发明提供了一种支持多像素格式存储的Cache电路，能够完成多种像素格式的处理，节省了Cache存储空间，在保证性能的情况下，简化Cache的设计难度，达到了节约资源，简化设计的目的。
附图说明
图1是本发明一种支持多像素格式存储的Cache电路的结构图；
其中：1、格式选择模块；2、标签比对模块；3、MSHR存储模块；4、存储器模块；5、数据输出模块。
具体实施方式
下面结合说明书附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其它实施例，都属于本发明的保护范围。
在本发明的一个实施例中，如图1所示，一种支持多像素格式存储的Cache电路，其特征在于：包括格式选择模块1、标签比对模块2、MSHR存储模块3、存储器模块4和数据输出模块5；
格式选择模块1用于判断当前请求的数据格式，并根据数据格式将请求发送到标签比对模块2中相应的标签比对通路；
标签比对模块2用于对请求进行命中比较，命中时从存储器模块中读取相应数据，返回给请求发起方；未命中时将请求缓存至MSHR存储模块3；
MSHR存储模块3用于存放没有命中的Cache请求；
存储器模块4用于存放映射到Cache中的数值；
数据输出模块5用于根据数据格式从存储器模块4中输出读取的数据。
在一个实施例中，格式选择模块1用于将不同的数据格式进行分类，并根据请求的数据格式选择数据格式对应的数据分类，将请求发送给标签比对模块2中相应的数据分类。
在一个实施例中，标签比对模块2根据数据格式的分类分为多个独立的标签比对通路，每一个标签比对通路支持一种数据分类，每个分类的标签比对通路对请求进行各自的地址命中判定；标签比对模块中的每一标签比对通路均能够存储地址信息和存储格式信息，只支持相同数据分类的访问。
在一个实施例中，MSHR存储模块3由寄存器堆组成，用于存储没有命中的参数地址；并用于更新存储器模块4的数据时将在MSHR存储模块中相同Block的请求一同更新。
在一个实施例中，存储器模块4用于保存参数空间中一片连续地址的数据。
在一个实施例中，标签比对模块2采用全相联的地址映射方式，全相联映射方式规定了参数地址空间映射到Cache地址空间的方式。
请求通过格式选择模块1，并判断当前请求的数据格式，根据数据格式将请求发送到标签比对模块2中相应的标签比对通路；标签比对模块2用于请求的命中比较，若命中，则直接从存储器模块4中读取相应数据，返回给请求发起方；如若未命中，则将请求缓存至MSHR存储模块3待后续处理。MSHR存储模块3主要存放没有命中的Cache请求，保证了接口访问的非阻塞特性；存储器模块4用于存放映射到Cache中的数值，以待命中Cache后的读取；数据输出模块5用于根据格式选择信息，选择输出从存储器模块4中读取的数据；所述全相联的地址映射方式规定了参数地址空间映射到Cache地址空间的方。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种支持多像素格式存储的Cache电路，其特征在于：包括格式选择模块（1）、标签比对模块（2）、MSHR存储模块（3）、存储器模块（4）和数据输出模块（5）；
所述的格式选择模块（1）用于判断当前请求的数据格式，并根据数据格式将请求发送到标签比对模块（2）中相应的标签比对通路；
所述的标签比对模块（2）用于对请求进行命中比较，命中时从存储器模块中读取相应数据，返回给请求发起方；未命中时将请求缓存至MSHR存储模块（3）；
所述的MSHR存储模块（3）用于存放没有命中的Cache请求；
所述的存储器模块（4）用于存放映射到Cache中的数值；
所述的数据输出模块（5）用于根据数据格式从存储器模块（4）中输出读取的数据；
所述的格式选择模块（1）用于将不同的数据格式进行分类，并根据请求的数据格式选择数据格式对应的数据分类，将请求发送给标签比对模块（2）中相应的数据分类；
所述的标签比对模块（2）根据数据格式的分类分为多个独立的标签比对通路，每一个标签比对通路支持一种数据分类，每个分类的标签比对通路对请求进行各自的地址命中判定；标签比对模块中的每一标签比对通路均能够存储地址信息和存储格式信息，只支持相同数据分类的访问。
2.根据权利要求1所述的一种支持多像素格式存储的Cache电路，其特征在于：所述MSHR存储模块（3）由寄存器堆组成，用于存储没有命中的参数地址；并用于更新存储器模块（4）的数据时将在MSHR存储模块中相同Block的请求一同更新。
3.根据权利要求2所述的一种支持多像素格式存储的Cache电路，其特征在于：所述存储器模块（4）用于保存参数空间中一片连续地址的数据。
4.根据权利要求1所述的一种支持多像素格式存储的Cache电路，其特征在于：所述标签比对模块（2）采用全相联的地址映射方式，所述全相联的地址映射方式规定了参数地址空间映射到Cache地址空间的方式。
CN201911147215.5A 2019-11-21 2019-11-21 一种多像素格式存储的Cache电路 Active CN111045960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911147215.5A CN111045960B (zh) 2019-11-21 2019-11-21 一种多像素格式存储的Cache电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911147215.5A CN111045960B (zh) 2019-11-21 2019-11-21 一种多像素格式存储的Cache电路

Publications (2)

Publication Number Publication Date
CN111045960A CN111045960A (zh) 2020-04-21
CN111045960B true CN111045960B (zh) 2023-06-13

Family

ID=70232986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911147215.5A Active CN111045960B (zh) 2019-11-21 2019-11-21 一种多像素格式存储的Cache电路

Country Status (1)

Country Link
CN (1) CN111045960B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101128804A (zh) * 2004-09-10 2008-02-20 卡威姆网络有限公司 数据结构的选择性复制
CN104407989A (zh) * 2014-11-25 2015-03-11 上海兆芯集成电路有限公司 具有统一标签和片化数据的高速缓冲存储器
CN104778130A (zh) * 2015-04-28 2015-07-15 杭州中天微系统有限公司 一种支持容量与组相联度灵活可配的核外高速缓存装置
CN108132893A (zh) * 2017-12-06 2018-06-08 中国航空工业集团公司西安航空计算技术研究所 一种支持流水的常量Cache

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006323739A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp メモリモジュール、メモリシステム、及び情報機器
US8904111B2 (en) * 2009-10-20 2014-12-02 The University Of Electro-Communications Cache memory with CAM and SRAM sub-tags and generation control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101128804A (zh) * 2004-09-10 2008-02-20 卡威姆网络有限公司 数据结构的选择性复制
CN104407989A (zh) * 2014-11-25 2015-03-11 上海兆芯集成电路有限公司 具有统一标签和片化数据的高速缓冲存储器
CN104778130A (zh) * 2015-04-28 2015-07-15 杭州中天微系统有限公司 一种支持容量与组相联度灵活可配的核外高速缓存装置
CN108132893A (zh) * 2017-12-06 2018-06-08 中国航空工业集团公司西安航空计算技术研究所 一种支持流水的常量Cache

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王培杰.《Borland C++环境下Windows3.1-95编程技术及实例》.机械工业出版社,1997,全文. *
齐宇心;聂鲁.一种基于AXI接口的多端口高速纹理cache设计与实现.信息通信.2018,(第05期),全文. *

Also Published As

Publication number Publication date
CN111045960A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
US5778434A (en) System and method for processing multiple requests and out of order returns
JP6009589B2 (ja) マルチレベルのキャッシュ階層におけるキャストアウトを低減するための装置および方法
WO2020199061A1 (zh) 一种处理方法、装置及相关设备
CA2249392C (en) Pixel engine data caching mechanism
US9135177B2 (en) Scheme to escalate requests with address conflicts
EP1262878A2 (en) Self-optimizing crossbar switch
CN108132893A (zh) 一种支持流水的常量Cache
US20240086323A1 (en) Storage management apparatus, storage management method, processor, and computer system
CN100377117C (zh) 用于虚实地址变换及读写高速缓冲存储器的方法及装置
US7844777B2 (en) Cache for a host controller to store command header information
US20230281137A1 (en) Dedicated cache-related block transfer in a memory system
US20030105939A1 (en) Method and apparatus for next-line prefetching from a predicted memory address
WO2023000536A1 (zh) 一种数据处理方法、系统、设备以及介质
US20240289275A1 (en) Data processing method and apparatus, and cache, processor and electronic device
CN114036077A (zh) 数据处理方法及相关装置
CN113222115B (zh) 面向卷积神经网络的共享缓存阵列
CN117389914B (zh) 缓存系统、缓存写回方法、片上系统及电子设备
CN111045960B (zh) 一种多像素格式存储的Cache电路
CN113934364A (zh) 数据访问的方法和处理器系统
US7797492B2 (en) Method and apparatus for dedicating cache entries to certain streams for performance optimization
US20030088737A1 (en) Bandwidth enhancement for uncached devices
WO2021008552A1 (zh) 数据读取方法和装置、计算机可读存储介质
CN116340203A (zh) 数据预读取方法、装置、处理器及预取器
CN108509151B (zh) 一种基于dram内存控制器的行缓存方法和系统
US20200356486A1 (en) Selectively honoring speculative memory prefetch requests based on bandwidth state of a memory access path component(s) in a processor-based system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant