JP2006319372A - Ｍｏｓトランジスタの閾値電圧を調整する装置および方法 - Google Patents

Ｍｏｓトランジスタの閾値電圧を調整する装置および方法 Download PDF

Info

Publication number
JP2006319372A
JP2006319372A JP2006224217A JP2006224217A JP2006319372A JP 2006319372 A JP2006319372 A JP 2006319372A JP 2006224217 A JP2006224217 A JP 2006224217A JP 2006224217 A JP2006224217 A JP 2006224217A JP 2006319372 A JP2006319372 A JP 2006319372A
Authority
JP
Japan
Prior art keywords
voltage
mos transistor
threshold voltage
effective threshold
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006224217A
Other languages
English (en)
Inventor
Richard Billings Merrill
メリル，リチャード，ビリングス
Doug Robert Farrenkopf
ファーレンコプフ，ダグ，ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JP2006319372A publication Critical patent/JP2006319372A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Dram (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】ＭＯＳトランジスタの有効閾値電圧を所望の値に調整するための手段を提供する。
【解決手段】基準電圧発生回路が第１の電圧信号を生成するために使用される。ＭＯＳトランジスタを含む、閾値電圧監視回路が、ＭＯＳトランジスタの有効閾値電圧を測定し、第２の電圧信号を生成するために使用される。フィードバック回路が、第１の電圧信号を第２の電圧信号と比較し、第１の電圧信号が、第２の電圧信号に実質的に等しくなるように、ＭＯＳトランジスタの有効閾値電圧を調整する。ＭＯＳトランジスタの有効閾値電圧は、そのソース・ボディ間電位を調整することにより、調整される。
【選択図】図１

Description

本発明は、金属酸化物半導体（ＭＯＳ）トランジスタに関し、更に詳細には、ＭＯＳトランジスタの閾値電圧を調整する装置および方法に関する。
金属酸化物半導体電解効果トランジスタ（ＭＯＳＦＥＴ）は、ゲートとチャンネルを絶縁するために、薄い誘電体障壁を利用する。ゲート端子に印加される制御電圧は、誘電体障壁を横切って電界を誘導し、チャンネル領域における自由キャリア濃度を変調する。ＭＯＳトランジスタは、チャンネル領域の伝導型式に依存して、ｐチャンネル、又はｎチャンネルのどちらかとして分類される。
ＭＯＳトランジスタは又、その動作モードに従って分類される。デプリション・モードのＭＯＳトランジスタにおいて、伝導チャンネルは、ゲート電圧が印加されないゲートの下に存在する。印加ゲート電圧は、チャンネルの一部を「空乏」にする、又は狭くすることにより、ソースとドレイン間の電流の流れを制御する。
エンハンスメント・モードのＭＯＳトランジスタにおいて、印加ゲート電圧がゼロでは、ソースとドレイン間に伝導チャンネルは存在しない。適切な極性のゲート・ソース間バイアスが、印加され、閾値電圧ＶTを越えて増大すると、局所反転層が、ゲートの直下に形成される。この層は、ソースとドレイン間の伝導チャンネルとして働く。ゲート・ソース間バイアスが更に増大した場合、誘導チャンネルの比抵抗は減少し、ソースとドレイン間の電流伝導が強化される。
ｎチャンネルのエンハンスメント・モードのＭＯＳトランジスタにおいて、ゲート・ソース間電圧ＶGSは、チャンネルを誘導するために、正でなければならない。チャンネルが形成されるまで、電流が流れることができないので、電流は、ＶGSが正のＶTを越えた場合にのみ流れることになる。ｐチャンネルのエンハンスメント・モードのＭＯＳトランジスタにおいて、ゲート・ソース間電圧ＶGSは、チャンネルを誘導するために、負でなければならない。電流は、ＶGSが負のＶT未満に降下した場合、換言すれば、ＶGSが正のＶTを越えた場合にのみ流れることになる。
ＭＯＳトランジスタの閾値電圧ＶTの値は、製造プロセス仕様、すなわちチャンネル長、チャンネル幅、ドーピング等により部分的に決定される。従って、ＶTは、製造時に所望レベルに設定することができる。
何千ものＭＯＳトランジスタを含むことのできる集積回路において、トランジスタをオンとオフに切り換えるために、各種の回路構成を使用して、各トランジスタのゲート・ソース間電圧ＶGSが変更される。一般に、ＶGSは、トランジスタをオンに切り換えるために、ＶTを越えて増大され、トランジスタをオフに切り換えるために、ＶT未満に減少される。個々のトランジスタのＶGSを変更するために使用される回路構成は、集積回路に供給される所定の電源電圧で動作するように構成される。
慣用的なＭＯＳトランジスタは、何千もの集積回路の用途に適応して機能しているが、現在、ＭＯＳトランジスタの非効率性に寄与する、閾値電圧ＶTの選択に関連した少なくとも２つの問題がある。
ＶTの選択に関連した第１の問題は、所定の電源電圧に関する。電源の配置された負荷の変動、及び各種の電源における不一致により、３．３ボルトと想定される所定の電源電圧が、２ボルト程度に低い、又は５ボルト程度に高いことは珍しくない。従って、トランジスタのＶTは、トランジスタが、２ボルトから５ボルトの範囲に入る電源電圧で動作可能であるように、選択されねばならない。
しかし、トランジスタが、かかる広い電源電圧範囲で、効率的に動作するようにＶTを選択することは困難である。例えば、電源電圧が２ボルトである場合、トランジスタのＶTが最適性能に対して低く選択されると、５ボルトの電源電圧により、ＶGSがＶTを越えてあまりにも高く増大させられることになる。選択されたＶTが、５ボルト電源での動作に対してあまりにも低いので、トランジスタがオフに切り換えられると想定した場合、ＶGSはＶTに近く、又は等しくさえもなり得る。従って、ＶTがあまりにも低いと、トランジスタがオフ状態にあると想定した場合、トランジスタは、電流リークの結果として、僅かにオン状態であるかもしれない。
他方で、電源電圧が５ボルトである場合、トランジスタのＶTが最適性能（すなわち、オフ状態で低リーク）に対して高く選択されると、唯一２ボルトの電源電圧は、トランジスタの動作範囲で利用可能な「上方空間」の量を減少させることになる。特に、本明細書で使用する「上方空間」という用語は、電源電圧とＶT間の差を意図して言っている。選択されたＶTがあまりにも低いと、上方空間が減少し、そのことは、ＶGSが、トランジスタを完全にオンに切り換えるのにＶTを越えて十分高くなるので、望ましくない。実際、ＶGSがＶTに達していなくても、その場合に、トランジスタをオンに切り換えできないという可能性がある。
閾値電圧の選択に関連した第２の問題は、ＭＯＳトランジスタの製造プロセスに関する。チャンネル長、チャンネル幅、ゲート酸化膜の厚さ、ドーピング等は全て、ＶTを決定する際の役割を担っている。近頃の製造技法により、ＶTをかなり正確に規定することが可能である。それにもかかわらず、製造プロセスでの不一致が、個々のトランジスタ間でのＶTのバラツキを生じせしめる。
電源電圧が、その規定値から変動しないとしても、ＶTを正確に設定できない場合、電流リーク、又は上方空間の減少という同じ問題が発生し得る。換言すると、ＶTが仕様のローエンドになると、電流リークが問題になる。他方で、ＶTが仕様のハイエンドになると、上方空間が減少する。
精密にＶTを制御するための能力がないことに対する慣用的な解決策は、ＶTが仕様のローエンドになった場合、おそらくドーピング変動により、電流リークが仕様内のままであるように、特別大きなチャンネル長を選択することである。しかし、この解決策は、特別大きなチャンネル長を使用した場合、電流リークを制御するために、平均駆動電流を低く保持しなければならないという欠点を被る。更に高い平均駆動電流を有することは、更に望ましくない。
電力を保存するために、ＭＯＳトランジスタでより低い電源電圧を使用することが、次第により望ましくなってきている。電源電圧が減少すると、ＶTの正確値にわたる精密な制御が、より重要となる。ＶTの値にわたる精密な制御は、より少ない上方空間が利用可能となるので、重要である。更に、ＶTを精密に制御可能であると、トランジスタにより高い平均駆動電流を許容可能とするプロセス仕様で、トランジスタを製造できる。
従って、ＭＯＳトランジスタの閾値電圧ＶTの選択に関連した問題を解決する、装置、及び／又は方法が必要とされる。
本発明は、ＭＯＳトランジスタの有効閾値電圧を調整するための、装置、及び方法を提供する。基準電圧発生回路が、第１の電圧信号を生成するために使用される。ＭＯＳトランジスタを含む閾値電圧モニタ回路が、ＭＯＳトランジスタの有効閾値電圧を測定し、第２の電圧信号を生成するために使用される。フィードバック回路が、第１の電圧信号を第２の電圧信号と比較し、第１の電圧信号が、第２の電圧信号に実質的に等しくなるように、ＭＯＳトランジスタの有効閾値電圧を調整する。
本発明は又、所望の有効閾値電圧に対して、ＭＯＳトランジスタの有効閾値電圧を調整する方法を提供する。ｎチャンネルのＭＯＳトランジスタの有効閾値電圧を調整するために利用可能である、第１の方法によれば、所望の有効閾値電圧にほぼ等しい電圧を有する、第１の電圧信号が生成される。次に、ＭＯＳトランジスタの有効閾値電圧が測定される。ＭＯＳトランジスタの測定された有効閾値電圧にほぼ等しい電圧を有する電圧が、次いで、生成される。第１の電圧信号は、第２の電圧信号と比較され、第２の電圧信号が第１の電圧信号に実質的に等しくなるように、ＭＯＳトランジスタの有効閾値電圧が調整される。
ｐチャンネルのＭＯＳトランジスタの有効閾値電圧を調整するために利用可能である、第２の方法によれば、第１の電圧信号が、電源電圧と所望の有効閾値電圧間の差にほぼ等しい電圧を有し、第２の電圧信号が、電源電圧とＭＯＳトランジスタの測定された有効閾値電圧間の差にほぼ等しい電圧を有することを除いて、第１の方法に類似している。
本発明の特徴、及び利点のより良い理解は、以下の詳細な説明、及び本発明の原理が利用される、例示的な実施例を記載した添付図面を参照することにより得られるであろう。
本発明は、ＭＯＳトランジスタの、可変である、本明細書で言うところの「有効閾値電圧ＶTeff」を調整するための装置、及び方法を提供することにより、閾値電圧ＶTに関連した２つの問題を克服する。本明細書で使用される「閾値電圧」と「有効閾値電圧」という用語の意味は、僅かに異なっている。
本明細書で使用される「閾値電圧ＶT」という用語は、トランジスタ「ボディ」がソースと同一電位に結合された場合、ドレインとソース間に電流が流れ始める、トランジスタのゲート・ソース間電圧ＶGSを意図して言っている。特に、ＭＯＳトランジスタの半導体領域の容積は、電流の流れが、ゲート直下の薄い表面チャンネルに閉じ込められるので、通常不活性である。トランジスタのこの部分は、「ボディ」と言われ、ソースと同一電位に結合されることがよくある。ボディがソースと同一電位に結合された場合、ソース・ボディ間電圧ＶSBは０ボルトである。このような筋書きで、すなわちボディがソースと同一電位に結合されるようにして、ＶTの値が、上記の製造プロセス仕様により、まず決定される。
しかし、トランジスタのボディに印加される電位を変化させることにより（すなわち、ソース・ボディ間電圧ＶSBを変化させることにより）、たとえ「閾値電圧ＶT」が、製造プロセス仕様により既に決定していたとしても、ドレインとソース間に電流が流れ始めるゲート・ソース間電圧ＶGSを更に調整することができる。本明細書で使用される、「有効閾値電圧ＶTeff」という用語は、ソース・ボディ間電圧ＶSBの任意の所定値に対して、約１マイクロアンペアの電流が、ドレインとソース間に流れるＶGSを意図して言っている。
従って、トランジスタの有効閾値電圧ＶTeffは、ボディに印加される電位を変化させることにより、調整することができる。ｎチャンネルのＭＯＳトランジスタにおいて、正のＶSBはＶTeffを増大させ、負のＶSBはＶTeffを減少させる。ｐチャンネルのＭＯＳトランジスタにおいて、正のＶSBはＶTeffを減少させ、負のＶSBはＶTeffを増大させる。
概して、本発明は、トランジスタのＶTeffを絶えず監視して、集積回路で受ける電源電圧ＶCCの実際値に鑑みて、トランジスタ性能を向上させる値に対して、ＶTeffを動的に調整することにより、電源電圧変動に関する問題を克服する。製造プロセス変動に関する問題は、トランジスタのＶTeffを絶えず監視して、規定のＶTにより近い値に対して、ＶTeffを動的に調整することにより、克服される。
図１は、電源電圧変動に関する問題を克服するために使用される、本発明の第１の実施例による、閾値電圧調整装置２０を示す。装置２０を使用して、数百または数千ものＭＯＳトランジスタ２２のＶTeffを調整することができる。トランジスタ２２のＶTeffは、各トランジスタ２２のボディに印加される電位を変化させ、次に各トランジスタ２２のＶSBを変化させることにより、調整される。ＶTeffは、トランジスタで受ける電源電圧ＶCCの実際値に鑑みて、トランジスタ性能を向上させる値に調整される。
装置２０には、基準電圧発生器２４、有効閾値電圧モニタ２６、及び比較およびフィードバック回路２８が含まれる。これらの構成要素は、ＶTeffの望ましい値を達成するために、電源電圧ＶＣＣの実際値、トランジスタ２２のＶTeffの現在値、及びトランジスタ２２のボディに印加すべきは正の電位か、負の電位であるのかに鑑みて、共に機能して、ＶTeffの望ましい値を決定する。図１に示す実施例において、トランジスタ２２はｎチャンネルのＭＯＳトランジスタである。
基準電圧発生器２４は、電源電圧ＶCCを受け、ＶCCの実際値に鑑みて、ＶTeffの望ましい値、つまり本明細書で「所望の有効閾値電圧ＶTdes」と言う量を決定する。この決定がなされた後、基準電圧発生器２４は、ＶTdesに等しくても等しくなくてもよい、基準（又は、第１の）電圧信号Ｖrefを生成する。特に、図１に示す実施例による場合のように、トランジスタ２２がｎチャンネルのＭＯＳトランジスタである場合、Ｖrefは、ＶTdesにほぼ等しくなる。しかし、以下に記載するように、トランジスタ２２がｐチャンネルのＭＯＳトランジスタである場合、Ｖrefは通常、電源電圧ＶCCとＶTdes間の差にほぼ等しくなる。
基準電圧発生器２４は、ＶCCの実際値に鑑みて、ＶTdesを決定する。ＶCCの実際値が、仕様で要求されているよりも低く、ＶTeffの現在値があまりにも高いと、トランジスタ２２はオンに切り換わることができないかもしれず、従って、基準電圧発生器２４は、ＶCCの低い値に対して、トランジスタ２２を確実にオンに切り換えることができるＶTよりも通常は小さいＶTdesの値を決定する。他方で、ＶCCの実際値が、仕様で要求されているよりも高く、ＶTeffの現在値があまりにも低いと、電流リークが過剰となり、従って、基準電圧発生器２４は、トランジスタ２２がオフに切り換えられる場合、電流リークを減少させるＶTよりも通常は大きいＶTdesの値を決定する。
上記の解析から、ＶTdesは、ＶCCの小さい値に対して小さく、ＶCCの大きな値に対して大きいということが認識されよう。このようにして、基準電圧発生器２４は、ＶCCの実際値の何分の１かに等しくなるように、ＶTdesを決定する。図２を参照して以下で詳細に説明するように、分圧器回路を使用して、ＶCCの何分の１かにＶTdesを等しくする。更に、本発明の現在の実施例は、ＶCCの実際値の何分の１かに等しくなるように、ＶTdesを決定するが、ＶCCとは独立にＶTdesを決定できることも想定される。例えば、ＶCCが変化する間、ＶTdesを一定のままにすることもできる。
基準電圧発生器２４により生成される、基準電圧信号Ｖref は、比較およびフィードバック回路２８により受信される。図１に示す実施例において、Ｖref はＶTdesに等しい。
有効閾値電圧モニタ２６は、トランジスタ２２のＶTeffの現在値を測定し、測定に応答して、モニタ（又は、第２の）電圧信号Ｖmonを生成する。比較およびフィードバック回路２８により又受信される、モニタ電圧信号Ｖmon は、ＶTeffの現在値に等しくても等しくなくてもよい。特に、図１に示す実施例による場合のように、トランジスタ２２が、ｎチャンネルのＭＯＳトランジスタである場合、Ｖmonは、ＶTeffの現在値にほぼ等しくなる。しかし、以下に記載するように、トランジスタ２２が、ｐチャンネルのＭＯＳトランジスタである場合、Ｖmonは通常、電源電圧ＶCCとＶTeffの現在値間の差にほぼ等しくなる。
図２を参照して以下で更に詳細に説明するように、有効閾値電圧モニタ２６は、１サンプルとしてトランジスタ２２の一つを使用し、そのＶTeffを測定することにより、トランジスタ２２のＶTeffを測定する。
比較およびフィードバック回路２８は、ＶTdesを達成するために、トランジスタ２２のボディに印加すべきは、正か、又は負の調整電位Ｖadjあるかを決定し、その決定に応答して、かかるＶadjを印加する。この決定は、基準電圧信号Ｖref とモニタ電圧信号Ｖmonを互いに比較することによりなされる。図１に示す実施例による場合のように、トランジスタ２２が、ｎチャンネルのＭＯＳトランジスタである場合、Ｖmonは、ＶTeffの現在値に等しく、Ｖrefは、ＶTdesに等しくなる。ＶmonがＶrefよりも大きい電位を有すると、ＶTeffの現在値は、ＶTdesよりも大きくなる。この筋書きでは、ＶTeffを減少させねばならず、比較およびフィードバック回路２８は、負のソース・ボディ間電圧ＶSBを生成するために、トランジスタ２２の各々のボディに正のＶadjを印加する。Ｖmonが、Ｖrefよりも小さい電位を有すると、ＶTeffの現在値は、ＶTdesよりも小さい。この筋書きでは、ＶTeffを増大させねばならず、比較およびフィードバック回路２８は、正のソース・ボディ間電圧ＶSBを生成するために、トランジスタ２２の各々のボディに負のＶadjを印加する。
調整電位Ｖadjは又、有効閾値電圧モニタ２６に帰還される。Ｖadj信号は、トランジスタ２２のＶTeffの現在値を測定する際に、有効閾値電圧モニタ２６により１サンプルとして使用される、トランジスタのＶTeffを調整するために、使用される。このようにして、サンプル・トランジスタのＶTeffが、トランジスタ２２と同じようにして更新される。フィードバック・ループは、トランジスタ２２のＶTeffの現在値の絶え間ない監視を容易にする。
図２は、図１に示す装置２０を実施するために使用される回路構成を示す。基準電圧発生器２４には、直列接続の抵抗Ｒ１とＲ２で構成される、分圧器が含まれる。抵抗Ｒ１とＲ２は好適には、それぞれ５ＭΩと１ＭΩの値を有する。抵抗Ｒ１とＲ２は、電源電圧ＶCCと別の電源電圧ＶSSとの間に接続される。
電源電圧ＶSSはＶCCよりも低い電位を有する。本明細書で解析の目的のために、ＶSSは接地電位に等しく、従って、基準電圧発生器２４、及び有効閾値電圧モニタ２６に印加される、「電源電圧」は、ＶCCの値であると仮定する。ＶSSが接地電位以外に等しい場合、基準電圧発生器２４、及び有効閾値電圧モニタ２６に印加される、「電源電圧」は、ＶCCとＶSS間の電位差である。
上述のように、基準電圧発生器２４は、ＶTdesの値、及びＶTdesの値が、ＶCCの何分の１であるかを決定する。ＶTdesの理想値は、ＶCCの約１５％であると考えられるが、この割合は、多数の回路用途にとって理想的ではないかもしれず、本発明は、この割合の変形が更に効果的な結果を生み出す、他の状況をも含むことを意図していることを良く理解されたい。
上記したように、トランジスタ２２が、ｎチャンネルのＭＯＳトランジスタである場合、Ｖref は、ＶTdesにほぼ等しくなり、以下のようになる。
Ｖref ＝ＶTdes
＝０．１５ＶCC
＝ＶCC（Ｒ２／（Ｒ１＋Ｒ２））
Ｒ１とＲ２に対する値を上式に代入すると、以下のようになる。
Ｖref ＝ＶCC（１ＭΩ／（５ＭΩ＋１ＭΩ））
＝０．１６６ＶCC
従って、抵抗Ｒ１とＲ２で構成される分圧器は、ＶCCの１５％にほぼ等しい、Ｖrefの値を生成する。
有効閾値電圧モニタ２６には、そのドレインに接続されるゲートを有する、ｎチャンネルのＭＯＳトランジスタＭＮ１、及びトランジスタＭＮ１のドレインと直列に接続される、抵抗Ｒ３が含まれる。抵抗Ｒ３は好適には、５ＭΩの値を有する。抵抗Ｒ３とトランジスタＭＮ１は、ＶCCとＶSS間で直列に接続される。有効閾値電圧モニタ２６は、トランジスタＭＮ１のＶTeffの現在値を測定することにより、トランジスタ２２のＶTeffの現在値を測定する。トランジスタＭＮ１は、トランジスタ２２のうちの一つの一サンプルである。以下で説明するように、トランジスタＭＮ１のＶTeffの現在値は、トランジスタ２２の各々のＶTeffの代表値、もしくはトランジスタ２２の各々のＶTeffの単なる近似値であり得る。
ＶTeffの現在値は、ＶGSの測定により、測定される。特に、トランジスタＭＮ１は、そのドレインに接続されたゲートを有するので、ゲート・ソース間電圧ＶGSは、そのドレイン・ソース間電圧ＶDSに等しい。以下、ＶGSは、ＶCCと抵抗Ｒ３を横切る電圧降下（ＶR3）との間の差に等しくなる。従って、ドレインからソースへと約１．０マイクロアンペアの電流が流れる場合、トランジスタＭＮ１のＶTeffの現在値は、ＶGSに等しくなる。
上述のように、有効閾値電圧モニタ２６は又、ＶTeff測定値に応答して、モニタ（又は、第２の）電圧信号Ｖmon を生成する。Ｖmon はＭＮ１のドレインで生成され、すなわちＶmon は、ドレインとＶSS間の電位差である。比較およびフィードバック回路２８により受信されるＶmon は、ＶTeffの現在値に等しくても、等しくなくてもよい。ｎチャンネルのＭＯＳトランジスタのＶTeffを調整する、図２に示す実施例に対して、Ｖmon は、約１．０マイクロアンペアの電流が、ドレインからソースへと流れる場合に、ＶTeffに等しいＶGSに等しくなる。
比較およびフィードバック回路２８は、演算増幅器ＯＰ１を含む。演算増幅器ＯＰ１は、その反転入力でＶref を、その非反転入力でＶmon を受信することにより、ＶrefをＶmonと比較する。一般に、トランジスタＭＮ１のボディに対する、演算増幅器ＯＰ１とそのフィードバック回路２８は、抵抗Ｒ１とＲ２間のノードでの電圧（Ｖref）が、トランジスタＭＮ１のドレインでの電圧（Ｖmon）に等しくなるまで、トランジスタＭＮ１のＶTeffを動的に調整する。
特に、ＶmonがＶrefよりも大きな電位を有する、すなわちＶTeff＞ＶTdesである場合、演算増幅器ＯＰ１は、トランジスタ２２のボディだけでなく、トランジスタＭＮ１のボディにも印加される、正の調整電圧信号Ｖadjを生成する。正のＶadjは、ＶTeffを減少せしめる、負のＶSBを発生する。ＶmonがＶrefよりも小さな電位を有する、すなわちＶTeff＜ＶTdesである場合、演算増幅器ＯＰ１は、トランジスタ２２のボディだけでなく、トランジスタＭＮ１のボディにも印加される、負の調整電圧信号Ｖadjを生成する。負のＶadjは、ＶTeffを増大せしめる、正のＶSBを発生する。
トランジスタＭＮ１のＶTeffが調整されると、ＶTdesのより近くになる。比較およびフィードバック回路２８は、連続して、ＶrefをＶmonと比較し、トランジスタＭＮ１のＶTeffを調整するために、Ｖadjをフィードバックする。最終的に、ＶTeffがＶTdesに等しくされ、トランジスタ２２の性能が改善される。
演算増幅器ＯＰ１には、２つの異なる電源電圧ＶCCとＶSXが供給される。電源電圧ＶSXは、ＶSSよりも低い電位を有する。演算増幅器ＯＰ１は、正のＶSBを作り出すために、ＶSSよりも低い電位を有する電源電圧を受信しなければならない。上記のように、本明細書で解析の目的のために、ＶSSは接地電位に等しいと仮定した。トランジスタＭＮ１のソースは、ＶSSに接続される。正のＶSBを作り出すために、ＶSSよりも低い電位を有する負のＶadj が、トランジスタＭＮ１のボディに印加されねばならない。かかる負のＶadj を演算増幅器ＯＰ１が生成するために、この電位、すなわちＶSXを有する電源電圧が供給されねばならない。電源電圧ＶSXは、標準のチャージポンプ・バイアス発生器により、生成することもできる。
図２に示す本発明の実施例を要約すると、分圧器回路が、抵抗Ｒ１とＲ２で構成される、基準電圧発生器２４は、ｎチャンネルのＭＯＳトランジスタ２２の場合に、所望の有効閾値電圧ＶTdesに等しい、基準電圧信号Ｖref を生成する。有効閾値電圧モニタ２６は、トランジスタＭＮ１のＶTeffの現在値を測定し、ｎチャンネルのＭＯＳトランジスタ２２の場合に、ＶTeffの現在値に等しい、モニタ電圧信号Ｖmon を生成する。演算増幅器ＯＰ１からなる、比較およびフィードバック回路２８は、（ＶTdesに等しい）Ｖref を（ＶTeffに等しい）Ｖmon と比較し、ＶTdesに等しくなるようにＶTeffを調整するために、トランジスタＭＮ１のボディだけでなく、トランジスタ２２のボディにも、正又は負のどちらかのＶadj を印加する。何百又は何千ものトランジスタ２２の各々のＶTeffが、ソース・ボディ間電圧ＶSBを調整するために、トランジスタ２２の各々のボディに、Ｖadj を印加することにより調整されると、上述した。集積回路において、多数のトランジスタが形成されるシリコン・タブに、Ｖadj を印加することにより、Ｖadj がトランジスタのボディに印加される。このようにして、単一のシリコン・タブにＶadj を印加することにより、Ｖadj が多数のトランジスタのボディに印加される。
トランジスタＭＮ１は、トランジスタ２２のうちの一つの一サンプルであり、トランジスタＭＮ１のＶTeffの現在値は、トランジスタ２２の各々のＶTeffの代表値、又はトランジスタ２２の各々のＶTeffの単なる近似値であり得るということも上述した。トランジスタＭＮ１は、全ての或いは任意のトランジスタ２２に、整合してもしなくてもよい、ということを理解されたい。トランジスタＭＮ１が、トランジスタ２２の全てに整合すると、トランジスタＭＮ１のＶTeffは、トランジスタ２２のそれぞれのＶTeffと同一になる。他方で、トランジスタＭＮ１が、トランジスタ２２の全てとは整合しないと、トランジスタＭＮ１のＶTeffは、不整合トランジスタ２２とはおそらく僅かに異なることになる。トランジスタ２２の幾つか、又は、大部分が、トランジスタＭＮ１に整合していないとしても、単一の閾値電圧調整装置２０を使用して、トランジスタ２２の全てのＶTeffを精密に調整することができる。
図３は、電源電圧ＶCC変動に関する問題を克服する際に使用するための、本発明の他の実施例を示す。装置３０を使用して、数百又は数千のｐチャンネルのＭＯＳトランジスタ３２の各々のＶTeffを、回路により受信されるＶCCの実際値に対して、トランジスタ性能を高める値に調整する。
装置３０は、構造および動作において、装置２０に非常に類似している。特に、それぞれ１ＭΩと５ＭΩの値を有する、２つの抵抗Ｒ４とＲ５で構成される、分圧器回路は、Ｖref を生成するために使用される。そのドレインに接続されたゲートを有する、ｐチャンネルのトランジスタＭＰ１は、５ＭΩの値を有する他の抵抗Ｒ６と直列に接続される。信号Ｖmonは、トランジスタＭＰ１のドレインで生成される。演算増幅器ＯＰ２が、その反転入力でＶrefを、その非反転入力でＶmonを受信する。ＶrefとＶmonは互いに比較され、ＶTeffをＶTdesに調整するために、トランジスタ３２の各々のボディだけでなく、トランジスタＭＰ１のボディにも、調整電圧信号Ｖadjが印加される。
上記ではとらえにくいが、ｎチャンネルのトランジスタ２２とＭＮ１に対する、ｐチャンネルのトランジスタ３２とＭＰ１の置き換えから生じる、装置３０と装置２０の動作間の差異がある。ｐチャンネルのエンハンスメント・モードのＭＯＳトランジスタに対して、ゲート・ソース間電圧ＶGSは、チャンネルを誘導するために、負であらねばならないことが思い出されるであろう。電流は、ＶGSが負のＶT未満に降下した場合、すなわち、換言すると、ＶSGが正のＶTを越えた場合にのみ流れることになる。更に、ｐチャンネルのＭＯＳトランジスタにおいて、正のソース・ボディ間電圧ＶSBは、ＶTeffを減少させ、負のソース・ボディ間電圧ＶSBは、ＶTeffを増大させる。
ｐチャンネルのＭＯＳトランジスタの極性は、ｎチャンネルのＭＯＳトランジスタとは逆であるので、トランジスタＭＰ１は、ＶSSではなくＶCCに接続されたソースを有する。トランジスタＭＰ１のこの配向は、結果として、ＭＰ１のドレインで生成され、トランジスタＭＰ１のＶSGではなく、抵抗Ｒ６を横切る電圧（ＶR6）に等しい、Ｖmonとなる。このようにして、約１．０マイクロアンペアの電流が、トランジスタＭＰ１を介して流れた場合、ＶTeffはＶSGに等しく、Ｖmonは、ＶR6、又はＶCCとＶTeff間の差に等しくなり、図２の装置のように、Ｖmonは単純にＶTeffに等しくはない。
更に、Ｖref は、図２の装置のように、ＶTdesに単純に等しくはない。演算増幅器ＯＰ２の機能は、トランジスタＭＰ１のＶTeffを、ＶTdesに等しくなるまで、動的に調整することである。演算増幅器ＯＰ２は、ＶrefがＶmonに等しくなるまで、ＶTeffを調整するこの機能を実行する。Ｖref がＶTdesに等しくなると、トランジスタＭＰ１のＶSGではなく、結果としてＶTdesに等しいＶR6となる、ＶTdesに最終的に等しくなる。
従って、最終的にＶSGがＶTdesに等しくなるために、Ｖmonは、ＶCCとＶTdes間の差に等しくされねばならない。Ｖrefが初期にＶCCとＶTdes間の差に等しくされた場合、Ｖmon は、最終的にＶCCとＶTdes間の差に等しくなる。ＶTdesが、ＶCCの約１５％に選択されると、以下のようになる。
Ｖref ＝ＶCC−ＶTdes
＝ＶCC−０．１５ＶCC
＝０．８５ＶCC
抵抗Ｒ４とＲ５に対する値を代入すると、
Ｖref ＝ＶCC（Ｒ５／（Ｒ４＋Ｒ５））
＝ＶCC（５ＭΩ／（１ＭΩ＋５ＭΩ））
＝０．８３３ＶCC
となり、従って、Ｖref は、ＶCCの８５％にほぼ等しい。
トランジスタＭＰ１のＶTeffは、ＶR5とＶR6を等しくせしめる演算増幅器ＯＰ２により、「間接的に」ＶTdesに調整される、と言うこともできる。ＶTeffの現在値が、ＶTdesよりも大きいと、Ｖmonは、Ｖrefよりも小さくなる。演算増幅器ＯＰ２は、負の調整電圧信号Ｖadjを生成し、それをトランジスタＭＰ１のボディに印加する。負のＶadjは、ＶTeffを減少せしめる、正のＶSBを作り出す。他方で、ＶTeffの現在値が、ＶTdesよりも小さいと、Ｖmonは、Ｖrefよりも大きくなる。演算増幅器ＯＰ２は、正の調整電圧信号Ｖadjを生成し、それをトランジスタＭＰ１のボディに印加する。正のＶadjは、ＶTeffを増大せしめる、負のＶSBを作り出す。
装置３０と装置２０間の他の差異は、演算増幅器ＯＰ２が、動作のためにＶCCとＶSXではなく、電源電圧ＶPPとＶSSを必要とすることである。電源電圧ＶPPは、ＶCCよりも高い電位を有する。演算増幅器ＯＰ２は、負のＶSBを作り出すために、ＶCCよりも高い電位を有する電源を必要とする。この要求は、ＶCCに接続される、トランジスタＭＰ１のソースの結果である。負のＶSBを作り出すために、ＶCCよりも高い電位を有する正のＶadjが、トランジスタＭＰ１のボディに印加されねばならない。かかる正のＶadjを演算増幅器ＯＰ２が生成するために、この電位、すなわちＶPPを有する電源電圧が供給されねばならない。電源電圧ＶPPは、標準のチャージポンプ・バイアス発生器により生成することもできる。
図３に示す本発明の実施例を要約すると、閾値電圧調整装置３０の動作は、閾値電圧調整装置２０の動作に類似しているが、幾つかの差異がある。ｐチャンネルのトランジスタＭＰ１の反転極性のために、ソースは通常、ＶCCに結合される。トランジスタＭＰ１の配向に適応するために、Ｖrefは、単純にＶTdesではなく、Ｖmon が最終的にＶCCとＶTeff間の差に等しくなるように、ＶCCとＶTdes間の差に等しくなければならない。
図４は、製造プロセス変動、及び不一致に関する問題を克服する際に使用するための、本発明の実施例を示す。閾値電圧調整装置４０を使用して、数百又は数千ものｎチャンネルのＭＯＳトランジスタ４２のＶTeffが調整される。
本明細書で解析の目的のために、電源電圧ＶCCは、その規格値からあまり変動しないと仮定する。上記のように、電源電圧ＶＣＣがその規格値から変動しないとしても、ＶTが製造プロセス時に精密に設定されていない場合、電流リーク、又はトランジスタをオンに切り換える能力の無さが、発生しうる。換言すると、ＶTが仕様のローエンドになると、電流リークが問題となり、ＶTが仕様のハイエンドになると、ＶGSがＶTに到達できなくなる。
一般に、装置４０は、トランジスタＭＮ２のＶTeffを絶えず監視して、規定のＶTにより近い値にＶTeffを動的に調整することにより、これらの問題を克服する。ＶTeffが規定のＶTにより近くなるのを保証することにより、トランジスタ性能が向上する。更に、他の製造プロセスも、更に性能を向上させるために、変形することができる。例えば、より堅密に制御したＶTeffの故に、有効チャンネル長Ｌeff を減少でき、それによって、より高い平均駆動電流が可能となる。
図４の装置４０と図２の装置２０間の唯一の差異は、抵抗Ｒ２がダイオードＤ１で置き換えられることであり、他方、２つの装置２０と４０の動作は同一である。従って、装置４０において、Ｖrefは、抵抗Ｒ２の代わりに、ダイオードＤ１を横切る電圧に等しい。トランジスタＭＮ２が、ｎチャンネルのトランジスタであるので、Ｖrefは、ＶTdesに等しい。従って、ＶTdesは、ダイオードＤ１を横切る電圧に等しい。
ダイオードを横切る電圧は、ＣＭＯＳ論理回路に使用される、ＭＯＳトランジスタに対する望ましいＶTに類似すると考えられる。しかし、ダイオードは、ＶTdesを設定するのに使用される、所定の電圧降下を設定するのに使用可能な、一つの回路構成要素、又は幾つかの構成要素の一例にすぎないことをよく理解されたい。装置が、ダイオードＤ１として使用可能である、シリコンの、ダイオード接続のバイポーラトランジスタで実施されることも理解されたい。
ダイオードを横切る電圧は、比較的一定のままであるので、ＶTdes、すなわちＶD1は、ＶCCに変動があったとしても、比較的一定のままとなることに留意されたい。
図５は、製造プロセス変動、及び不一致に関する問題を克服する際に使用するための、本発明の他の実施例を示す。閾値電圧調整装置５０を使用して、数百又は数千ものｐチャンネルのＭＯＳトランジスタ５２のＶTeffが調整される。
図５に示す装置５０の構成、及び動作は、抵抗Ｒ４に対してダイオードＤ２で置き換えられることを除いて、図３に示す装置３０と同一である。従って、装置５０により、ｐチャンネルのトランジスタＭＰ２のＶTeffが、ダイオードＤ２を横切る電圧（ＶD2）に調整される。
本発明の別の態様は、ＭＯＳトランジスタのＶTeffをＶTdesに調整する方法である。先ず、ｎチャンネルのトランジスタの場合、所望の有効閾値電圧にほぼ等しい電圧を有する、第１の電圧信号が生成される。ｐチャンネルのトランジスタの場合、第１の電圧信号は、電源電圧と、所望の有効閾値電圧との間の差にほぼ等しい電圧を有する。次に、ＭＯＳトランジスタの有効閾値電圧が測定される。
測定された有効閾値電圧にほぼ等しい電圧を有する、第２の電圧信号が、次いで生成される。ｐチャンネルのトランジスタの場合、第２の電圧信号は、電源電圧と、測定された有効閾値電圧との間の差にほぼ等しい。次に、第１の電圧信号が、第２の電圧信号と比較される。ＭＯＳトランジスタの有効閾値電圧は、第２の電圧信号が、第１の電圧信号に実質的に等しくなるように、調整される。通常、有効閾値電圧は、ＭＯＳトランジスタのソース・ボディ間電位を変化させることにより、調整される。
本明細書に記載した、本発明の実施例に対する各種の代替例が、本発明を実施する際に使用可能であることを理解されたい。添付の請求項は、本発明の範囲を規定し、それにより、これら請求項の範囲内の構造、及び方法、及びその等価物が保護されることを意図している。
本発明の第１の実施例による、閾値電圧調整装置を示すブロック図である。 図１に示される閾値電圧調整装置を示す概略図である。 本発明の第２の実施例による、閾値電圧調整装置を示す概略図である。 本発明の第３の実施例による、閾値電圧調整装置を示す概略図である。 本発明の第４の実施例による、閾値電圧調整装置を示す概略図である。
符号の説明
２４ 基準電圧発生回路
２６ 閾値電圧監視回路
２８ フィードバック回路

Claims (37)

  1. ＭＯＳトランジスタの有効閾値電圧を調整する装置であって、
    第１の電圧信号を生成するための、基準電圧発生回路と、
    ＭＯＳトランジスタのゲートとソース間で測定されたゲート・ソース間電圧の変化を測定し、前記ゲート・ソース間電圧と線形的な数学的関係を有する第２の電圧信号を生成するためのＭＯＳトランジスタを含む、閾値電圧監視回路と、
    前記第１の電圧信号を前記第２の電圧信号と比較し、前記第１の電圧信号が、前記第２の電圧信号に実質的に等しくなるように、ＭＯＳトランジスタの有効閾値電圧を調整するためのフィードバック回路であって、前記ＭＯＳトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、フィードバック回路
    を備える装置。
  2. 前記第１の電圧信号が、電源電圧の何分の１かに等しい第１の値の電圧を有し、前記第２の電圧信号が、前記電源電圧の何分の１かに等しい第２の値の電圧を有する、請求項１に記載の装置。
  3. 前記基準電圧発生回路が、電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続された、分圧器回路からなる、請求項１に記載の装置。
  4. 前記分圧器回路が、２つの直列接続された抵抗からなり、前記第１の電圧信号が、前記２つの抵抗が互いに接続されたノードにおいて生成される、請求項３に記載の装置。
  5. 前記分圧器回路が、ダイオードと、該ダイオードと直列接続された抵抗とからなり、前記第１の電圧信号が、前記ダイオードが前記抵抗に接続されたノードにおいて生成される、請求項３に記載の装置。
  6. 前記閾値電圧監視回路が、前記ＭＯＳトランジスタのドレインと直列接続された抵抗を備え、前記ＭＯＳトランジスタは、そのドレインに接続されたゲートを有する、請求項１に記載の装置。
  7. 直列接続された前記ＭＯＳトランジスタと前記抵抗が、電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続され、前記第２の電圧信号は、前記ＭＯＳトランジスタのドレインにおいて生成される、請求項６に記載の装置。
  8. 前記ＭＯＳトランジスタが、ｎチャンネルのＭＯＳトランジスタである、請求項７に記載の装置。
  9. 前記ＭＯＳトランジスタが、ｐチャンネルのＭＯＳトランジスタである、請求項７に記載の装置。
  10. 前記フィードバック回路が、その反転入力で前記第１の電圧信号を、その非反転入力で前記第２の電圧信号を受信する演算増幅器を備え、該演算増幅器の出力が、前記ＭＯＳトランジスタの有効閾値電圧を調整するために使用される、請求項１に記載の装置。
  11. 前記演算増幅器の出力が、前記ＭＯＳトランジスタのボディに接続される、請求項１０に記載の装置。
  12. 前記フィードバック回路が、複数のＭＯＳトランジスタの各々の有効閾値電圧を調整するために使用される、請求項１に記載の装置。
  13. 前記複数のＭＯＳトランジスタのそれぞれのソース・ボディ間電位が、前記フィードバック回路により調整される、請求項１２に記載の装置。
  14. ＭＯＳトランジスタの有効閾値電圧を、所望の有効閾値電圧に調整する装置であって、
    前記所望の有効閾値電圧にほぼ等しい電圧を有する第１の電圧信号を生成するための基準電圧発生回路と、
    ＭＯＳトランジスタの有効閾値電圧を測定し、測定されたＭＯＳトランジスタの有効閾値電圧にほぼ等しい電圧を有する第２の電圧信号を生成するためのＭＯＳトランジスタを含む、閾値電圧監視回路と、
    前記第１の電圧信号を前記第２の電圧信号と比較し、前記第２の電圧信号が、前記第１の電圧信号に実質的に等しくなるように、ＭＯＳトランジスタの有効閾値電圧を調整するためのフィードバック回路であって、前記ＭＯＳトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、フィードバック回路
    を備える装置。
  15. 前記基準電圧発生回路が、電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続された２つの直列接続された抵抗からなり、前記第１の電圧信号が、前記２つの抵抗が互いに接続されたノードにおいて生成される、請求項１４に記載の装置。
  16. 前記基準電圧発生回路が、ダイオードと、該ダイオードと直列に接続された抵抗とからなり、直列接続された前記抵抗と前記ダイオードは、電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続され、前記第１の電圧信号が、前記ダイオードが前記抵抗に接続されたノードにおいて生成される、請求項１４に記載の装置。
  17. 前記閾値電圧監視回路が、ＭＯＳトランジスタのドレインに接続された一方の端子と、電源電圧に接続された他方の端子とを有する抵抗を備え、前記ＭＯＳトランジスタが、そのドレインに接続されたゲートと、前記電源電圧よりも低い電位を有するノードに接続されたソースとを有し、前記第２の電圧信号が、前記ＭＯＳトランジスタのドレインにおいて生成される、請求項１４に記載の装置。
  18. 前記ＭＯＳトランジスタが、ｎチャンネルのＭＯＳトランジスタである、請求項１７に記載の装置。
  19. 前記フィードバック回路が、その反転入力で前記第１の電圧信号を、その非反転入力で前記第２の電圧信号を受信する演算増幅器を備え、該演算増幅器の出力は、前記ＭＯＳトランジスタの有効閾値電圧を調整するために使用される、請求項１４に記載の装置。
  20. 前記演算増幅器の出力が、前記ＭＯＳトランジスタのボディに接続される、請求項１９に記載の装置。
  21. 前記所望の有効閾値電圧が、電源電圧の１５％にほぼ等しい、請求項１４に記載の装置。
  22. 前記フィードバック回路が、複数のＭＯＳトランジスタの各々の有効閾値電圧を調整するために使用される、請求項１４に記載の装置。
  23. 前記複数のＭＯＳトランジスタのそれぞれのソース・ボディ間電位が、前記フィードバック回路により調整される、請求項２２に記載の装置。
  24. ＭＯＳトランジスタの有効閾値電圧を、所望の有効閾値電圧に調整する装置であって、
    電源電圧と前記所望の有効閾値電圧との差にほぼ等しい電圧を有する第１の電圧信号を生成するための基準電圧発生回路と、
    ＭＯＳトランジスタの有効閾値電圧を測定し、前記電源電圧と、測定されたＭＯＳトランジスタの有効閾値電圧との差にほぼ等しい電圧を有する第２の電圧信号を生成するためのＭＯＳトランジスタを含む、閾値電圧監視回路と、
    前記第１の電圧信号を前記第２の電圧信号と比較し、前記第２の電圧信号が、前記第１の電圧信号に実質的に等しくなるように、ＭＯＳトランジスタの有効閾値電圧を調整するためのフィードバック回路であって、前記ＭＯＳトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、フィードバック回路
    を備える装置。
  25. 前記基準電圧発生回路が、前記電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続された２つの直列接続された抵抗を備え、前記第１の電圧信号が、前記２つの抵抗が互いに接続されるノードにおいて生成される、請求項２４に記載の装置。
  26. 前記基準電圧発生回路が、ダイオードと、該ダイオードと直列に接続された抵抗とからなり、直列接続された前記抵抗と前記ダイオードは、前記電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続され、前記第１の電圧信号が、前記ダイオードが前記抵抗に接続されるノードにおいて生成される、請求項２４に記載の装置。
  27. 閾値電圧監視回路が、ＭＯＳトランジスタのドレインに接続された一方の端子を有する抵抗を備え、前記ＭＯＳトランジスタが、そのドレインに接続されたゲートと、前記電源電圧に接続されたソースとを有し、前記抵抗の他方の端子が、前記電源電圧よりも低い電位を有するノードに接続され、前記第２の電圧信号が、前記ＭＯＳトランジスタのドレインにおいて生成される、請求項２４に記載の装置。
  28. 前記ＭＯＳトランジスタが、ｐチャンネルのＭＯＳトランジスタである、請求項２７に記載の装置。
  29. 前記フィードバック回路が、反転入力で前記第１の電圧信号を、非反転入力で前記第２の電圧信号を受信する演算増幅器を備え、該演算増幅器の出力は、前記ＭＯＳトランジスタの有効閾値電圧を調整するために使用される、請求項２４に記載の装置。
  30. 前記演算増幅器の出力が、前記ＭＯＳトランジスタのボディに接続される、請求項２９に記載の装置。
  31. 前記所望の有効閾値電圧が、前記電源電圧の１５％にほぼ等しい、請求項２４に記載の装置。
  32. 前記フィードバック回路が、複数のＭＯＳトランジスタの各々の有効閾値電圧を調整するために使用される、請求項２４に記載の装置。
  33. 前記複数のＭＯＳトランジスタのそれぞれのソース・ボディ間電位が、前記フィードバック回路により調整される、請求項３２に記載の装置。
  34. ＭＯＳトランジスタの有効閾値電圧を、所望の有効閾値電圧に調整する方法であって、
    前記所望の有効閾値電圧にほぼ等しい電圧を有する第１の電圧信号を生成するステップと、
    ＭＯＳトランジスタの有効閾値電圧を測定するステップと、
    測定されたＭＯＳトランジスタの有効閾値電圧にほぼ等しい電圧を有する、第２の電圧信号を生成するステップと、
    前記第１の電圧信号を前記第２の電圧信号と比較するステップと、
    前記第２の電圧信号が、前記第１の電圧信号に実質的に等しくなるように、前記ＭＯＳトランジスタの有効閾値電圧を調整するステップであって、前記ＭＯＳトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、ステップ
    を含む方法。
  35. 前記調整するステップが、複数のＭＯＳトランジスタの有効閾値電圧を調整するステップを更に含む、請求項３４に記載の方法。
  36. ＭＯＳトランジスタの有効閾値電圧を、所望の有効閾値電圧に調整する方法であって、
    電源電圧と前記所望の有効閾値電圧との差にほぼ等しい電圧を有する第１の電圧信号を生成するステップと、
    ＭＯＳトランジスタの有効閾値電圧を測定するステップと、
    前記電源電圧と、測定されたＭＯＳトランジスタの有効閾値電圧との差にほぼ等しい電圧を有する第２の電圧信号を生成するステップと、
    前記第１の電圧信号を前記第２の電圧信号と比較するステップと、
    前記第２の電圧信号が前記第１の電圧信号に実質的に等しくなるように、ＭＯＳトランジスタの有効閾値電圧を調整するステップであって、前記ＭＯＳトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、ステップ
    を含む方法。
  37. 前記調整するステップが、複数のＭＯＳトランジスタの有効閾値電圧を調整するステップを更に含む、請求項３６に記載の方法。
JP2006224217A 1993-04-05 2006-08-21 Ｍｏｓトランジスタの閾値電圧を調整する装置および方法 Pending JP2006319372A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/042,725 US5397934A (en) 1993-04-05 1993-04-05 Apparatus and method for adjusting the threshold voltage of MOS transistors

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6522441A Division JPH08508600A (ja) 1993-04-05 1994-04-04 Ｍｏｓトランジスタの閾値電圧を調整する装置および方法

Publications (1)

Publication Number Publication Date
JP2006319372A true JP2006319372A (ja) 2006-11-24

Family

ID=21923429

Family Applications (2)

Application Number Title Priority Date Filing Date
JP6522441A Pending JPH08508600A (ja) 1993-04-05 1994-04-04 Ｍｏｓトランジスタの閾値電圧を調整する装置および方法
JP2006224217A Pending JP2006319372A (ja) 1993-04-05 2006-08-21 Ｍｏｓトランジスタの閾値電圧を調整する装置および方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP6522441A Pending JPH08508600A (ja) 1993-04-05 1994-04-04 Ｍｏｓトランジスタの閾値電圧を調整する装置および方法

Country Status (7)

Country Link
US (1) US5397934A (ja)
EP (1) EP0704072B1 (ja)
JP (2) JPH08508600A (ja)
KR (1) KR100314892B1 (ja)
DE (1) DE69408320T2 (ja)
TW (1) TW238424B (ja)
WO (1) WO1994023353A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224978A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110262B2 (ja) * 1993-11-15 2000-11-20 松下電器産業株式会社 半導体装置及び半導体装置のオペレーティング方法
JP3109560B2 (ja) * 1995-02-10 2000-11-20 日本電気株式会社 ばらつき補償技術による半導体集積回路
JP2874583B2 (ja) * 1995-02-10 1999-03-24 日本電気株式会社 半導体装置の入力保護回路
FR2734378B1 (fr) * 1995-05-17 1997-07-04 Suisse Electronique Microtech Circuit integre dans lequel certains composants fonctionnels sont amenes a travailler avec une meme caracteristique de fonctionnement
US5760631A (en) * 1996-04-24 1998-06-02 Winbond Electronics Corp. Protection circuit for a CMOS integrated circuit
JPH09293789A (ja) * 1996-04-24 1997-11-11 Mitsubishi Electric Corp 半導体集積回路
US5883544A (en) * 1996-12-03 1999-03-16 Stmicroelectronics, Inc. Integrated circuit actively biasing the threshold voltage of transistors and related methods
US5939934A (en) * 1996-12-03 1999-08-17 Stmicroelectronics, Inc. Integrated circuit passively biasing transistor effective threshold voltage and related methods
US5834966A (en) * 1996-12-08 1998-11-10 Stmicroelectronics, Inc. Integrated circuit sensing and digitally biasing the threshold voltage of transistors and related methods
US5929695A (en) * 1997-06-02 1999-07-27 Stmicroelectronics, Inc. Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods
US6091283A (en) * 1998-02-24 2000-07-18 Sun Microsystems, Inc. Sub-threshold leakage tuning circuit
JP3164060B2 (ja) * 1998-05-13 2001-05-08 日本電気株式会社 閾値測定機能を備える半導体集積回路
DE19911463C1 (de) * 1999-03-15 2001-02-08 Siemens Ag Leseverstärkeranordnung mit Feldeffekttransistor mit kurzer Kanallänge und einstellbarer Einsatzspannung
DE19950543C1 (de) * 1999-10-20 2000-11-23 Infineon Technologies Ag Integrierte Schaltung mit Regelung der Einsatzspannungen ihrer Transistoren
US6281731B1 (en) 1999-10-27 2001-08-28 International Business Machines Corporation Control of hysteresis characteristic within a CMOS differential receiver
JP2001306165A (ja) * 2000-04-18 2001-11-02 Seiko Instruments Inc 電圧検出回路
US6252806B1 (en) * 2000-05-26 2001-06-26 International Business Machines Corporation Multi-generator, partial array Vt tracking system to improve array retention time
KR100494346B1 (ko) * 2000-10-09 2005-06-13 주식회사 하이닉스반도체 자동 트리밍 기준 전압 발생기
US6487701B1 (en) 2000-11-13 2002-11-26 International Business Machines Corporation System and method for AC performance tuning by thereshold voltage shifting in tubbed semiconductor technology
US6429726B1 (en) * 2001-03-27 2002-08-06 Intel Corporation Robust forward body bias generation circuit with digital trimming for DC power supply variation
US6605981B2 (en) 2001-04-26 2003-08-12 International Business Machines Corporation Apparatus for biasing ultra-low voltage logic circuits
US6518827B1 (en) * 2001-07-27 2003-02-11 International Business Machines Corporation Sense amplifier threshold compensation
US6859102B2 (en) * 2001-09-27 2005-02-22 Powerq Technologies, Inc. Amplifier circuit and method
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6731157B2 (en) * 2002-01-15 2004-05-04 Honeywell International Inc. Adaptive threshold voltage control with positive body bias for N and P-channel transistors
WO2004015867A1 (en) * 2002-08-08 2004-02-19 Koninklijke Philips Electronics N.V. Circuit and method for controlling the threshold voltage of transistors
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7498865B2 (en) * 2003-02-25 2009-03-03 Panasonic Corporation Semiconductor integrated circuit with reduced speed variations
JP4221274B2 (ja) * 2003-10-31 2009-02-12 株式会社東芝 半導体集積回路および電源電圧・基板バイアス制御回路
JP2005166698A (ja) * 2003-11-28 2005-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路
US7236045B2 (en) * 2005-01-21 2007-06-26 Intel Corporation Bias generator for body bias
FR2890239B1 (fr) * 2005-08-31 2008-02-01 St Microelectronics Crolles 2 Compensation des derives electriques de transistors mos
US20080122519A1 (en) * 2006-06-12 2008-05-29 Nowak Edward J Method and circuits for regulating threshold voltage in transistor devices
JP2008059680A (ja) * 2006-08-31 2008-03-13 Hitachi Ltd 半導体装置
US7667527B2 (en) * 2006-11-20 2010-02-23 International Business Machines Corporation Circuit to compensate threshold voltage variation due to process variation
US7545161B2 (en) * 2007-08-02 2009-06-09 International Business Machines Corporation Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes
US20090167420A1 (en) * 2007-12-28 2009-07-02 International Business Machines Corporation Design structure for regulating threshold voltage in transistor devices
JP5599983B2 (ja) 2009-03-30 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5649793B2 (ja) * 2009-03-30 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US7994846B2 (en) * 2009-05-14 2011-08-09 International Business Machines Corporation Method and mechanism to reduce current variation in a current reference branch circuit
US8552795B2 (en) * 2009-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bias control circuit for system on chip
US8416011B2 (en) * 2010-11-08 2013-04-09 Lsi Corporation Circuit and method for generating body bias voltage for an integrated circuit
TWI487232B (zh) * 2011-09-13 2015-06-01 Fsp Technology Inc 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
WO2014135573A1 (en) * 2013-03-07 2014-09-12 Stichting Imec Nederland Circuit and method for detection and compensation of transistor mismatch
WO2015136413A1 (en) * 2014-03-12 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106712754B (zh) * 2015-08-04 2023-10-20 意法半导体研发(深圳)有限公司 用于mos的自适应本体偏置的动态阈值发生器
JP7113811B2 (ja) * 2016-07-22 2022-08-05 セー エス ウー エム・サントル・スイス・デレクトロニク・エ・ドゥ・ミクロテクニク・エス アー・ルシェルシュ・エ・デヴェロプマン デジタル回路のｐｖｔ変動を補償するための補償装置
TWI829663B (zh) * 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
JPS54148492A (en) * 1978-05-15 1979-11-20 Nec Corp Integrated circuit
US4323846A (en) * 1979-06-21 1982-04-06 Rockwell International Corporation Radiation hardened MOS voltage generator circuit
JPS5672530A (en) * 1979-11-19 1981-06-16 Nec Corp Semiconductor circuit
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
JPS60143012A (ja) * 1984-10-24 1985-07-29 Hitachi Ltd 半導体集積回路装置
US4970413A (en) * 1987-10-28 1990-11-13 Gigabit Logic VBB-feedback threshold compensation
JP2809768B2 (ja) * 1989-11-30 1998-10-15 株式会社東芝 基準電位発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224978A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体装置

Also Published As

Publication number Publication date
KR960702637A (ko) 1996-04-27
EP0704072B1 (en) 1998-01-28
DE69408320D1 (de) 1998-03-05
TW238424B (ja) 1995-01-11
EP0704072A1 (en) 1996-04-03
WO1994023353A1 (en) 1994-10-13
US5397934A (en) 1995-03-14
DE69408320T2 (de) 1998-08-27
KR100314892B1 (ko) 2002-02-28
JPH08508600A (ja) 1996-09-10

Similar Documents

Publication Publication Date Title
JP2006319372A (ja) Ｍｏｓトランジスタの閾値電圧を調整する装置および方法
US9645594B2 (en) Voltage regulator with dropout detector and bias current limiter and associated methods
US7847619B1 (en) Servo loop for well bias voltage source
US6956429B1 (en) Low dropout regulator using gate modulated diode
US5982227A (en) CMOS current source circuit
US7973525B2 (en) Constant current circuit
US7795856B2 (en) Reference voltage generator and voltage regulator incorporating same
US20050195020A1 (en) Voltage regulator which outputs a predetermined direct-current voltage with its extreme variation restrained
US5990671A (en) Constant power voltage generator with current mirror amplifier optimized by level shifters
US7005881B2 (en) Current sensing for power MOSFET operable in linear and saturated regions
JP2005208949A (ja) 過電流検出回路及びそれを備えたレギュレータ
JP2004086750A (ja) バンドギャップ回路
EP0121793B1 (en) Cmos circuits with parameter adapted voltage regulator
JP4397211B2 (ja) 基準電圧発生回路及びそれを用いた電源装置
US20050157437A1 (en) Overcurrent protection circuit
US9991888B2 (en) Driving circuit
US7834609B2 (en) Semiconductor device with compensation current
JP7203581B2 (ja) 電源回路
EP0971280A1 (en) Voltage regulator and method of regulating voltage
US6177827B1 (en) Current mirror circuit and charge pump circuit
US5801580A (en) Self-biased voltage-regulated current source
US11387825B2 (en) Overheat protection circuit and semiconductor device including the same
JP2647208B2 (ja) Ａ級プッシュプル出力回路
KR0163724B1 (ko) 전압 레귤레이터
KR100841150B1 (ko) 스위칭 레귤레이터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117