JP2006319372A - Mosトランジスタの閾値電圧を調整する装置および方法 - Google Patents

Mosトランジスタの閾値電圧を調整する装置および方法 Download PDF

Info

Publication number
JP2006319372A
JP2006319372A JP2006224217A JP2006224217A JP2006319372A JP 2006319372 A JP2006319372 A JP 2006319372A JP 2006224217 A JP2006224217 A JP 2006224217A JP 2006224217 A JP2006224217 A JP 2006224217A JP 2006319372 A JP2006319372 A JP 2006319372A
Authority
JP
Japan
Prior art keywords
voltage
mos transistor
threshold voltage
effective threshold
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006224217A
Other languages
English (en)
Inventor
Richard Billings Merrill
メリル,リチャード,ビリングス
Doug Robert Farrenkopf
ファーレンコプフ,ダグ,ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JP2006319372A publication Critical patent/JP2006319372A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146Substrate bias generators
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Dram (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】MOSトランジスタの有効閾値電圧を所望の値に調整するための手段を提供する。
【解決手段】基準電圧発生回路が第1の電圧信号を生成するために使用される。MOSトランジスタを含む、閾値電圧監視回路が、MOSトランジスタの有効閾値電圧を測定し、第2の電圧信号を生成するために使用される。フィードバック回路が、第1の電圧信号を第2の電圧信号と比較し、第1の電圧信号が、第2の電圧信号に実質的に等しくなるように、MOSトランジスタの有効閾値電圧を調整する。MOSトランジスタの有効閾値電圧は、そのソース・ボディ間電位を調整することにより、調整される。
【選択図】図1

Description

本発明は、金属酸化物半導体(MOS)トランジスタに関し、更に詳細には、MOSトランジスタの閾値電圧を調整する装置および方法に関する。
金属酸化物半導体電解効果トランジスタ(MOSFET)は、ゲートとチャンネルを絶縁するために、薄い誘電体障壁を利用する。ゲート端子に印加される制御電圧は、誘電体障壁を横切って電界を誘導し、チャンネル領域における自由キャリア濃度を変調する。MOSトランジスタは、チャンネル領域の伝導型式に依存して、pチャンネル、又はnチャンネルのどちらかとして分類される。
MOSトランジスタは又、その動作モードに従って分類される。デプリション・モードのMOSトランジスタにおいて、伝導チャンネルは、ゲート電圧が印加されないゲートの下に存在する。印加ゲート電圧は、チャンネルの一部を「空乏」にする、又は狭くすることにより、ソースとドレイン間の電流の流れを制御する。
エンハンスメント・モードのMOSトランジスタにおいて、印加ゲート電圧がゼロでは、ソースとドレイン間に伝導チャンネルは存在しない。適切な極性のゲート・ソース間バイアスが、印加され、閾値電圧VTを越えて増大すると、局所反転層が、ゲートの直下に形成される。この層は、ソースとドレイン間の伝導チャンネルとして働く。ゲート・ソース間バイアスが更に増大した場合、誘導チャンネルの比抵抗は減少し、ソースとドレイン間の電流伝導が強化される。
nチャンネルのエンハンスメント・モードのMOSトランジスタにおいて、ゲート・ソース間電圧VGSは、チャンネルを誘導するために、正でなければならない。チャンネルが形成されるまで、電流が流れることができないので、電流は、VGSが正のVTを越えた場合にのみ流れることになる。pチャンネルのエンハンスメント・モードのMOSトランジスタにおいて、ゲート・ソース間電圧VGSは、チャンネルを誘導するために、負でなければならない。電流は、VGSが負のVT未満に降下した場合、換言すれば、VGSが正のVTを越えた場合にのみ流れることになる。
MOSトランジスタの閾値電圧VTの値は、製造プロセス仕様、すなわちチャンネル長、チャンネル幅、ドーピング等により部分的に決定される。従って、VTは、製造時に所望レベルに設定することができる。
何千ものMOSトランジスタを含むことのできる集積回路において、トランジスタをオンとオフに切り換えるために、各種の回路構成を使用して、各トランジスタのゲート・ソース間電圧VGSが変更される。一般に、VGSは、トランジスタをオンに切り換えるために、VTを越えて増大され、トランジスタをオフに切り換えるために、VT未満に減少される。個々のトランジスタのVGSを変更するために使用される回路構成は、集積回路に供給される所定の電源電圧で動作するように構成される。
慣用的なMOSトランジスタは、何千もの集積回路の用途に適応して機能しているが、現在、MOSトランジスタの非効率性に寄与する、閾値電圧VTの選択に関連した少なくとも2つの問題がある。
Tの選択に関連した第1の問題は、所定の電源電圧に関する。電源の配置された負荷の変動、及び各種の電源における不一致により、3.3ボルトと想定される所定の電源電圧が、2ボルト程度に低い、又は5ボルト程度に高いことは珍しくない。従って、トランジスタのVTは、トランジスタが、2ボルトから5ボルトの範囲に入る電源電圧で動作可能であるように、選択されねばならない。
しかし、トランジスタが、かかる広い電源電圧範囲で、効率的に動作するようにVTを選択することは困難である。例えば、電源電圧が2ボルトである場合、トランジスタのVTが最適性能に対して低く選択されると、5ボルトの電源電圧により、VGSがVTを越えてあまりにも高く増大させられることになる。選択されたVTが、5ボルト電源での動作に対してあまりにも低いので、トランジスタがオフに切り換えられると想定した場合、VGSはVTに近く、又は等しくさえもなり得る。従って、VTがあまりにも低いと、トランジスタがオフ状態にあると想定した場合、トランジスタは、電流リークの結果として、僅かにオン状態であるかもしれない。
他方で、電源電圧が5ボルトである場合、トランジスタのVTが最適性能(すなわち、オフ状態で低リーク)に対して高く選択されると、唯一2ボルトの電源電圧は、トランジスタの動作範囲で利用可能な「上方空間」の量を減少させることになる。特に、本明細書で使用する「上方空間」という用語は、電源電圧とVT間の差を意図して言っている。選択されたVTがあまりにも低いと、上方空間が減少し、そのことは、VGSが、トランジスタを完全にオンに切り換えるのにVTを越えて十分高くなるので、望ましくない。実際、VGSがVTに達していなくても、その場合に、トランジスタをオンに切り換えできないという可能性がある。
閾値電圧の選択に関連した第2の問題は、MOSトランジスタの製造プロセスに関する。チャンネル長、チャンネル幅、ゲート酸化膜の厚さ、ドーピング等は全て、VTを決定する際の役割を担っている。近頃の製造技法により、VTをかなり正確に規定することが可能である。それにもかかわらず、製造プロセスでの不一致が、個々のトランジスタ間でのVTのバラツキを生じせしめる。
電源電圧が、その規定値から変動しないとしても、VTを正確に設定できない場合、電流リーク、又は上方空間の減少という同じ問題が発生し得る。換言すると、VTが仕様のローエンドになると、電流リークが問題になる。他方で、VTが仕様のハイエンドになると、上方空間が減少する。
精密にVTを制御するための能力がないことに対する慣用的な解決策は、VTが仕様のローエンドになった場合、おそらくドーピング変動により、電流リークが仕様内のままであるように、特別大きなチャンネル長を選択することである。しかし、この解決策は、特別大きなチャンネル長を使用した場合、電流リークを制御するために、平均駆動電流を低く保持しなければならないという欠点を被る。更に高い平均駆動電流を有することは、更に望ましくない。
電力を保存するために、MOSトランジスタでより低い電源電圧を使用することが、次第により望ましくなってきている。電源電圧が減少すると、VTの正確値にわたる精密な制御が、より重要となる。VTの値にわたる精密な制御は、より少ない上方空間が利用可能となるので、重要である。更に、VTを精密に制御可能であると、トランジスタにより高い平均駆動電流を許容可能とするプロセス仕様で、トランジスタを製造できる。
従って、MOSトランジスタの閾値電圧VTの選択に関連した問題を解決する、装置、及び/又は方法が必要とされる。
本発明は、MOSトランジスタの有効閾値電圧を調整するための、装置、及び方法を提供する。基準電圧発生回路が、第1の電圧信号を生成するために使用される。MOSトランジスタを含む閾値電圧モニタ回路が、MOSトランジスタの有効閾値電圧を測定し、第2の電圧信号を生成するために使用される。フィードバック回路が、第1の電圧信号を第2の電圧信号と比較し、第1の電圧信号が、第2の電圧信号に実質的に等しくなるように、MOSトランジスタの有効閾値電圧を調整する。
本発明は又、所望の有効閾値電圧に対して、MOSトランジスタの有効閾値電圧を調整する方法を提供する。nチャンネルのMOSトランジスタの有効閾値電圧を調整するために利用可能である、第1の方法によれば、所望の有効閾値電圧にほぼ等しい電圧を有する、第1の電圧信号が生成される。次に、MOSトランジスタの有効閾値電圧が測定される。MOSトランジスタの測定された有効閾値電圧にほぼ等しい電圧を有する電圧が、次いで、生成される。第1の電圧信号は、第2の電圧信号と比較され、第2の電圧信号が第1の電圧信号に実質的に等しくなるように、MOSトランジスタの有効閾値電圧が調整される。
pチャンネルのMOSトランジスタの有効閾値電圧を調整するために利用可能である、第2の方法によれば、第1の電圧信号が、電源電圧と所望の有効閾値電圧間の差にほぼ等しい電圧を有し、第2の電圧信号が、電源電圧とMOSトランジスタの測定された有効閾値電圧間の差にほぼ等しい電圧を有することを除いて、第1の方法に類似している。
本発明の特徴、及び利点のより良い理解は、以下の詳細な説明、及び本発明の原理が利用される、例示的な実施例を記載した添付図面を参照することにより得られるであろう。
本発明は、MOSトランジスタの、可変である、本明細書で言うところの「有効閾値電圧VTeff」を調整するための装置、及び方法を提供することにより、閾値電圧VTに関連した2つの問題を克服する。本明細書で使用される「閾値電圧」と「有効閾値電圧」という用語の意味は、僅かに異なっている。
本明細書で使用される「閾値電圧VT」という用語は、トランジスタ「ボディ」がソースと同一電位に結合された場合、ドレインとソース間に電流が流れ始める、トランジスタのゲート・ソース間電圧VGSを意図して言っている。特に、MOSトランジスタの半導体領域の容積は、電流の流れが、ゲート直下の薄い表面チャンネルに閉じ込められるので、通常不活性である。トランジスタのこの部分は、「ボディ」と言われ、ソースと同一電位に結合されることがよくある。ボディがソースと同一電位に結合された場合、ソース・ボディ間電圧VSBは0ボルトである。このような筋書きで、すなわちボディがソースと同一電位に結合されるようにして、VTの値が、上記の製造プロセス仕様により、まず決定される。
しかし、トランジスタのボディに印加される電位を変化させることにより(すなわち、ソース・ボディ間電圧VSBを変化させることにより)、たとえ「閾値電圧VT」が、製造プロセス仕様により既に決定していたとしても、ドレインとソース間に電流が流れ始めるゲート・ソース間電圧VGSを更に調整することができる。本明細書で使用される、「有効閾値電圧VTeff」という用語は、ソース・ボディ間電圧VSBの任意の所定値に対して、約1マイクロアンペアの電流が、ドレインとソース間に流れるVGSを意図して言っている。
従って、トランジスタの有効閾値電圧VTeffは、ボディに印加される電位を変化させることにより、調整することができる。nチャンネルのMOSトランジスタにおいて、正のVSBはVTeffを増大させ、負のVSBはVTeffを減少させる。pチャンネルのMOSトランジスタにおいて、正のVSBはVTeffを減少させ、負のVSBはVTeffを増大させる。
概して、本発明は、トランジスタのVTeffを絶えず監視して、集積回路で受ける電源電圧VCCの実際値に鑑みて、トランジスタ性能を向上させる値に対して、VTeffを動的に調整することにより、電源電圧変動に関する問題を克服する。製造プロセス変動に関する問題は、トランジスタのVTeffを絶えず監視して、規定のVTにより近い値に対して、VTeffを動的に調整することにより、克服される。
図1は、電源電圧変動に関する問題を克服するために使用される、本発明の第1の実施例による、閾値電圧調整装置20を示す。装置20を使用して、数百または数千ものMOSトランジスタ22のVTeffを調整することができる。トランジスタ22のVTeffは、各トランジスタ22のボディに印加される電位を変化させ、次に各トランジスタ22のVSBを変化させることにより、調整される。VTeffは、トランジスタで受ける電源電圧VCCの実際値に鑑みて、トランジスタ性能を向上させる値に調整される。
装置20には、基準電圧発生器24、有効閾値電圧モニタ26、及び比較およびフィードバック回路28が含まれる。これらの構成要素は、VTeffの望ましい値を達成するために、電源電圧VCCの実際値、トランジスタ22のVTeffの現在値、及びトランジスタ22のボディに印加すべきは正の電位か、負の電位であるのかに鑑みて、共に機能して、VTeffの望ましい値を決定する。図1に示す実施例において、トランジスタ22はnチャンネルのMOSトランジスタである。
基準電圧発生器24は、電源電圧VCCを受け、VCCの実際値に鑑みて、VTeffの望ましい値、つまり本明細書で「所望の有効閾値電圧VTdes」と言う量を決定する。この決定がなされた後、基準電圧発生器24は、VTdesに等しくても等しくなくてもよい、基準(又は、第1の)電圧信号Vrefを生成する。特に、図1に示す実施例による場合のように、トランジスタ22がnチャンネルのMOSトランジスタである場合、Vrefは、VTdesにほぼ等しくなる。しかし、以下に記載するように、トランジスタ22がpチャンネルのMOSトランジスタである場合、Vrefは通常、電源電圧VCCとVTdes間の差にほぼ等しくなる。
基準電圧発生器24は、VCCの実際値に鑑みて、VTdesを決定する。VCCの実際値が、仕様で要求されているよりも低く、VTeffの現在値があまりにも高いと、トランジスタ22はオンに切り換わることができないかもしれず、従って、基準電圧発生器24は、VCCの低い値に対して、トランジスタ22を確実にオンに切り換えることができるVTよりも通常は小さいVTdesの値を決定する。他方で、VCCの実際値が、仕様で要求されているよりも高く、VTeffの現在値があまりにも低いと、電流リークが過剰となり、従って、基準電圧発生器24は、トランジスタ22がオフに切り換えられる場合、電流リークを減少させるVTよりも通常は大きいVTdesの値を決定する。
上記の解析から、VTdesは、VCCの小さい値に対して小さく、VCCの大きな値に対して大きいということが認識されよう。このようにして、基準電圧発生器24は、VCCの実際値の何分の1かに等しくなるように、VTdesを決定する。図2を参照して以下で詳細に説明するように、分圧器回路を使用して、VCCの何分の1かにVTdesを等しくする。更に、本発明の現在の実施例は、VCCの実際値の何分の1かに等しくなるように、VTdesを決定するが、VCCとは独立にVTdesを決定できることも想定される。例えば、VCCが変化する間、VTdesを一定のままにすることもできる。
基準電圧発生器24により生成される、基準電圧信号Vref は、比較およびフィードバック回路28により受信される。図1に示す実施例において、Vref はVTdesに等しい。
有効閾値電圧モニタ26は、トランジスタ22のVTeffの現在値を測定し、測定に応答して、モニタ(又は、第2の)電圧信号Vmonを生成する。比較およびフィードバック回路28により又受信される、モニタ電圧信号Vmon は、VTeffの現在値に等しくても等しくなくてもよい。特に、図1に示す実施例による場合のように、トランジスタ22が、nチャンネルのMOSトランジスタである場合、Vmonは、VTeffの現在値にほぼ等しくなる。しかし、以下に記載するように、トランジスタ22が、pチャンネルのMOSトランジスタである場合、Vmonは通常、電源電圧VCCとVTeffの現在値間の差にほぼ等しくなる。
図2を参照して以下で更に詳細に説明するように、有効閾値電圧モニタ26は、1サンプルとしてトランジスタ22の一つを使用し、そのVTeffを測定することにより、トランジスタ22のVTeffを測定する。
比較およびフィードバック回路28は、VTdesを達成するために、トランジスタ22のボディに印加すべきは、正か、又は負の調整電位Vadjあるかを決定し、その決定に応答して、かかるVadjを印加する。この決定は、基準電圧信号Vref とモニタ電圧信号Vmonを互いに比較することによりなされる。図1に示す実施例による場合のように、トランジスタ22が、nチャンネルのMOSトランジスタである場合、Vmonは、VTeffの現在値に等しく、Vrefは、VTdesに等しくなる。VmonがVrefよりも大きい電位を有すると、VTeffの現在値は、VTdesよりも大きくなる。この筋書きでは、VTeffを減少させねばならず、比較およびフィードバック回路28は、負のソース・ボディ間電圧VSBを生成するために、トランジスタ22の各々のボディに正のVadjを印加する。Vmonが、Vrefよりも小さい電位を有すると、VTeffの現在値は、VTdesよりも小さい。この筋書きでは、VTeffを増大させねばならず、比較およびフィードバック回路28は、正のソース・ボディ間電圧VSBを生成するために、トランジスタ22の各々のボディに負のVadjを印加する。
調整電位Vadjは又、有効閾値電圧モニタ26に帰還される。Vadj信号は、トランジスタ22のVTeffの現在値を測定する際に、有効閾値電圧モニタ26により1サンプルとして使用される、トランジスタのVTeffを調整するために、使用される。このようにして、サンプル・トランジスタのVTeffが、トランジスタ22と同じようにして更新される。フィードバック・ループは、トランジスタ22のVTeffの現在値の絶え間ない監視を容易にする。
図2は、図1に示す装置20を実施するために使用される回路構成を示す。基準電圧発生器24には、直列接続の抵抗R1とR2で構成される、分圧器が含まれる。抵抗R1とR2は好適には、それぞれ5MΩと1MΩの値を有する。抵抗R1とR2は、電源電圧VCCと別の電源電圧VSSとの間に接続される。
電源電圧VSSはVCCよりも低い電位を有する。本明細書で解析の目的のために、VSSは接地電位に等しく、従って、基準電圧発生器24、及び有効閾値電圧モニタ26に印加される、「電源電圧」は、VCCの値であると仮定する。VSSが接地電位以外に等しい場合、基準電圧発生器24、及び有効閾値電圧モニタ26に印加される、「電源電圧」は、VCCとVSS間の電位差である。
上述のように、基準電圧発生器24は、VTdesの値、及びVTdesの値が、VCCの何分の1であるかを決定する。VTdesの理想値は、VCCの約15%であると考えられるが、この割合は、多数の回路用途にとって理想的ではないかもしれず、本発明は、この割合の変形が更に効果的な結果を生み出す、他の状況をも含むことを意図していることを良く理解されたい。
上記したように、トランジスタ22が、nチャンネルのMOSトランジスタである場合、Vref は、VTdesにほぼ等しくなり、以下のようになる。
ref =VTdes
=0.15VCC
=VCC(R2/(R1+R2))
R1とR2に対する値を上式に代入すると、以下のようになる。
ref =VCC(1MΩ/(5MΩ+1MΩ))
=0.166VCC
従って、抵抗R1とR2で構成される分圧器は、VCCの15%にほぼ等しい、Vrefの値を生成する。
有効閾値電圧モニタ26には、そのドレインに接続されるゲートを有する、nチャンネルのMOSトランジスタMN1、及びトランジスタMN1のドレインと直列に接続される、抵抗R3が含まれる。抵抗R3は好適には、5MΩの値を有する。抵抗R3とトランジスタMN1は、VCCとVSS間で直列に接続される。有効閾値電圧モニタ26は、トランジスタMN1のVTeffの現在値を測定することにより、トランジスタ22のVTeffの現在値を測定する。トランジスタMN1は、トランジスタ22のうちの一つの一サンプルである。以下で説明するように、トランジスタMN1のVTeffの現在値は、トランジスタ22の各々のVTeffの代表値、もしくはトランジスタ22の各々のVTeffの単なる近似値であり得る。
Teffの現在値は、VGSの測定により、測定される。特に、トランジスタMN1は、そのドレインに接続されたゲートを有するので、ゲート・ソース間電圧VGSは、そのドレイン・ソース間電圧VDSに等しい。以下、VGSは、VCCと抵抗R3を横切る電圧降下(VR3)との間の差に等しくなる。従って、ドレインからソースへと約1.0マイクロアンペアの電流が流れる場合、トランジスタMN1のVTeffの現在値は、VGSに等しくなる。
上述のように、有効閾値電圧モニタ26は又、VTeff測定値に応答して、モニタ(又は、第2の)電圧信号Vmon を生成する。Vmon はMN1のドレインで生成され、すなわちVmon は、ドレインとVSS間の電位差である。比較およびフィードバック回路28により受信されるVmon は、VTeffの現在値に等しくても、等しくなくてもよい。nチャンネルのMOSトランジスタのVTeffを調整する、図2に示す実施例に対して、Vmon は、約1.0マイクロアンペアの電流が、ドレインからソースへと流れる場合に、VTeffに等しいVGSに等しくなる。
比較およびフィードバック回路28は、演算増幅器OP1を含む。演算増幅器OP1は、その反転入力でVref を、その非反転入力でVmon を受信することにより、VrefをVmonと比較する。一般に、トランジスタMN1のボディに対する、演算増幅器OP1とそのフィードバック回路28は、抵抗R1とR2間のノードでの電圧(Vref)が、トランジスタMN1のドレインでの電圧(Vmon)に等しくなるまで、トランジスタMN1のVTeffを動的に調整する。
特に、VmonがVrefよりも大きな電位を有する、すなわちVTeff>VTdesである場合、演算増幅器OP1は、トランジスタ22のボディだけでなく、トランジスタMN1のボディにも印加される、正の調整電圧信号Vadjを生成する。正のVadjは、VTeffを減少せしめる、負のVSBを発生する。VmonがVrefよりも小さな電位を有する、すなわちVTeff<VTdesである場合、演算増幅器OP1は、トランジスタ22のボディだけでなく、トランジスタMN1のボディにも印加される、負の調整電圧信号Vadjを生成する。負のVadjは、VTeffを増大せしめる、正のVSBを発生する。
トランジスタMN1のVTeffが調整されると、VTdesのより近くになる。比較およびフィードバック回路28は、連続して、VrefをVmonと比較し、トランジスタMN1のVTeffを調整するために、Vadjをフィードバックする。最終的に、VTeffがVTdesに等しくされ、トランジスタ22の性能が改善される。
演算増幅器OP1には、2つの異なる電源電圧VCCとVSXが供給される。電源電圧VSXは、VSSよりも低い電位を有する。演算増幅器OP1は、正のVSBを作り出すために、VSSよりも低い電位を有する電源電圧を受信しなければならない。上記のように、本明細書で解析の目的のために、VSSは接地電位に等しいと仮定した。トランジスタMN1のソースは、VSSに接続される。正のVSBを作り出すために、VSSよりも低い電位を有する負のVadj が、トランジスタMN1のボディに印加されねばならない。かかる負のVadj を演算増幅器OP1が生成するために、この電位、すなわちVSXを有する電源電圧が供給されねばならない。電源電圧VSXは、標準のチャージポンプ・バイアス発生器により、生成することもできる。
図2に示す本発明の実施例を要約すると、分圧器回路が、抵抗R1とR2で構成される、基準電圧発生器24は、nチャンネルのMOSトランジスタ22の場合に、所望の有効閾値電圧VTdesに等しい、基準電圧信号Vref を生成する。有効閾値電圧モニタ26は、トランジスタMN1のVTeffの現在値を測定し、nチャンネルのMOSトランジスタ22の場合に、VTeffの現在値に等しい、モニタ電圧信号Vmon を生成する。演算増幅器OP1からなる、比較およびフィードバック回路28は、(VTdesに等しい)Vref を(VTeffに等しい)Vmon と比較し、VTdesに等しくなるようにVTeffを調整するために、トランジスタMN1のボディだけでなく、トランジスタ22のボディにも、正又は負のどちらかのVadj を印加する。何百又は何千ものトランジスタ22の各々のVTeffが、ソース・ボディ間電圧VSBを調整するために、トランジスタ22の各々のボディに、Vadj を印加することにより調整されると、上述した。集積回路において、多数のトランジスタが形成されるシリコン・タブに、Vadj を印加することにより、Vadj がトランジスタのボディに印加される。このようにして、単一のシリコン・タブにVadj を印加することにより、Vadj が多数のトランジスタのボディに印加される。
トランジスタMN1は、トランジスタ22のうちの一つの一サンプルであり、トランジスタMN1のVTeffの現在値は、トランジスタ22の各々のVTeffの代表値、又はトランジスタ22の各々のVTeffの単なる近似値であり得るということも上述した。トランジスタMN1は、全ての或いは任意のトランジスタ22に、整合してもしなくてもよい、ということを理解されたい。トランジスタMN1が、トランジスタ22の全てに整合すると、トランジスタMN1のVTeffは、トランジスタ22のそれぞれのVTeffと同一になる。他方で、トランジスタMN1が、トランジスタ22の全てとは整合しないと、トランジスタMN1のVTeffは、不整合トランジスタ22とはおそらく僅かに異なることになる。トランジスタ22の幾つか、又は、大部分が、トランジスタMN1に整合していないとしても、単一の閾値電圧調整装置20を使用して、トランジスタ22の全てのVTeffを精密に調整することができる。
図3は、電源電圧VCC変動に関する問題を克服する際に使用するための、本発明の他の実施例を示す。装置30を使用して、数百又は数千のpチャンネルのMOSトランジスタ32の各々のVTeffを、回路により受信されるVCCの実際値に対して、トランジスタ性能を高める値に調整する。
装置30は、構造および動作において、装置20に非常に類似している。特に、それぞれ1MΩと5MΩの値を有する、2つの抵抗R4とR5で構成される、分圧器回路は、Vref を生成するために使用される。そのドレインに接続されたゲートを有する、pチャンネルのトランジスタMP1は、5MΩの値を有する他の抵抗R6と直列に接続される。信号Vmonは、トランジスタMP1のドレインで生成される。演算増幅器OP2が、その反転入力でVrefを、その非反転入力でVmonを受信する。VrefとVmonは互いに比較され、VTeffをVTdesに調整するために、トランジスタ32の各々のボディだけでなく、トランジスタMP1のボディにも、調整電圧信号Vadjが印加される。
上記ではとらえにくいが、nチャンネルのトランジスタ22とMN1に対する、pチャンネルのトランジスタ32とMP1の置き換えから生じる、装置30と装置20の動作間の差異がある。pチャンネルのエンハンスメント・モードのMOSトランジスタに対して、ゲート・ソース間電圧VGSは、チャンネルを誘導するために、負であらねばならないことが思い出されるであろう。電流は、VGSが負のVT未満に降下した場合、すなわち、換言すると、VSGが正のVTを越えた場合にのみ流れることになる。更に、pチャンネルのMOSトランジスタにおいて、正のソース・ボディ間電圧VSBは、VTeffを減少させ、負のソース・ボディ間電圧VSBは、VTeffを増大させる。
pチャンネルのMOSトランジスタの極性は、nチャンネルのMOSトランジスタとは逆であるので、トランジスタMP1は、VSSではなくVCCに接続されたソースを有する。トランジスタMP1のこの配向は、結果として、MP1のドレインで生成され、トランジスタMP1のVSGではなく、抵抗R6を横切る電圧(VR6)に等しい、Vmonとなる。このようにして、約1.0マイクロアンペアの電流が、トランジスタMP1を介して流れた場合、VTeffはVSGに等しく、Vmonは、VR6、又はVCCとVTeff間の差に等しくなり、図2の装置のように、Vmonは単純にVTeffに等しくはない。
更に、Vref は、図2の装置のように、VTdesに単純に等しくはない。演算増幅器OP2の機能は、トランジスタMP1のVTeffを、VTdesに等しくなるまで、動的に調整することである。演算増幅器OP2は、VrefがVmonに等しくなるまで、VTeffを調整するこの機能を実行する。Vref がVTdesに等しくなると、トランジスタMP1のVSGではなく、結果としてVTdesに等しいVR6となる、VTdesに最終的に等しくなる。
従って、最終的にVSGがVTdesに等しくなるために、Vmonは、VCCとVTdes間の差に等しくされねばならない。Vrefが初期にVCCとVTdes間の差に等しくされた場合、Vmon は、最終的にVCCとVTdes間の差に等しくなる。VTdesが、VCCの約15%に選択されると、以下のようになる。
ref =VCC−VTdes
=VCC−0.15VCC
=0.85VCC
抵抗R4とR5に対する値を代入すると、
ref =VCC(R5/(R4+R5))
=VCC(5MΩ/(1MΩ+5MΩ))
=0.833VCC
となり、従って、Vref は、VCCの85%にほぼ等しい。
トランジスタMP1のVTeffは、VR5とVR6を等しくせしめる演算増幅器OP2により、「間接的に」VTdesに調整される、と言うこともできる。VTeffの現在値が、VTdesよりも大きいと、Vmonは、Vrefよりも小さくなる。演算増幅器OP2は、負の調整電圧信号Vadjを生成し、それをトランジスタMP1のボディに印加する。負のVadjは、VTeffを減少せしめる、正のVSBを作り出す。他方で、VTeffの現在値が、VTdesよりも小さいと、Vmonは、Vrefよりも大きくなる。演算増幅器OP2は、正の調整電圧信号Vadjを生成し、それをトランジスタMP1のボディに印加する。正のVadjは、VTeffを増大せしめる、負のVSBを作り出す。
装置30と装置20間の他の差異は、演算増幅器OP2が、動作のためにVCCとVSXではなく、電源電圧VPPとVSSを必要とすることである。電源電圧VPPは、VCCよりも高い電位を有する。演算増幅器OP2は、負のVSBを作り出すために、VCCよりも高い電位を有する電源を必要とする。この要求は、VCCに接続される、トランジスタMP1のソースの結果である。負のVSBを作り出すために、VCCよりも高い電位を有する正のVadjが、トランジスタMP1のボディに印加されねばならない。かかる正のVadjを演算増幅器OP2が生成するために、この電位、すなわちVPPを有する電源電圧が供給されねばならない。電源電圧VPPは、標準のチャージポンプ・バイアス発生器により生成することもできる。
図3に示す本発明の実施例を要約すると、閾値電圧調整装置30の動作は、閾値電圧調整装置20の動作に類似しているが、幾つかの差異がある。pチャンネルのトランジスタMP1の反転極性のために、ソースは通常、VCCに結合される。トランジスタMP1の配向に適応するために、Vrefは、単純にVTdesではなく、Vmon が最終的にVCCとVTeff間の差に等しくなるように、VCCとVTdes間の差に等しくなければならない。
図4は、製造プロセス変動、及び不一致に関する問題を克服する際に使用するための、本発明の実施例を示す。閾値電圧調整装置40を使用して、数百又は数千ものnチャンネルのMOSトランジスタ42のVTeffが調整される。
本明細書で解析の目的のために、電源電圧VCCは、その規格値からあまり変動しないと仮定する。上記のように、電源電圧VCCがその規格値から変動しないとしても、VTが製造プロセス時に精密に設定されていない場合、電流リーク、又はトランジスタをオンに切り換える能力の無さが、発生しうる。換言すると、VTが仕様のローエンドになると、電流リークが問題となり、VTが仕様のハイエンドになると、VGSがVTに到達できなくなる。
一般に、装置40は、トランジスタMN2のVTeffを絶えず監視して、規定のVTにより近い値にVTeffを動的に調整することにより、これらの問題を克服する。VTeffが規定のVTにより近くなるのを保証することにより、トランジスタ性能が向上する。更に、他の製造プロセスも、更に性能を向上させるために、変形することができる。例えば、より堅密に制御したVTeffの故に、有効チャンネル長Leff を減少でき、それによって、より高い平均駆動電流が可能となる。
図4の装置40と図2の装置20間の唯一の差異は、抵抗R2がダイオードD1で置き換えられることであり、他方、2つの装置20と40の動作は同一である。従って、装置40において、Vrefは、抵抗R2の代わりに、ダイオードD1を横切る電圧に等しい。トランジスタMN2が、nチャンネルのトランジスタであるので、Vrefは、VTdesに等しい。従って、VTdesは、ダイオードD1を横切る電圧に等しい。
ダイオードを横切る電圧は、CMOS論理回路に使用される、MOSトランジスタに対する望ましいVTに類似すると考えられる。しかし、ダイオードは、VTdesを設定するのに使用される、所定の電圧降下を設定するのに使用可能な、一つの回路構成要素、又は幾つかの構成要素の一例にすぎないことをよく理解されたい。装置が、ダイオードD1として使用可能である、シリコンの、ダイオード接続のバイポーラトランジスタで実施されることも理解されたい。
ダイオードを横切る電圧は、比較的一定のままであるので、VTdes、すなわちVD1は、VCCに変動があったとしても、比較的一定のままとなることに留意されたい。
図5は、製造プロセス変動、及び不一致に関する問題を克服する際に使用するための、本発明の他の実施例を示す。閾値電圧調整装置50を使用して、数百又は数千ものpチャンネルのMOSトランジスタ52のVTeffが調整される。
図5に示す装置50の構成、及び動作は、抵抗R4に対してダイオードD2で置き換えられることを除いて、図3に示す装置30と同一である。従って、装置50により、pチャンネルのトランジスタMP2のVTeffが、ダイオードD2を横切る電圧(VD2)に調整される。
本発明の別の態様は、MOSトランジスタのVTeffをVTdesに調整する方法である。先ず、nチャンネルのトランジスタの場合、所望の有効閾値電圧にほぼ等しい電圧を有する、第1の電圧信号が生成される。pチャンネルのトランジスタの場合、第1の電圧信号は、電源電圧と、所望の有効閾値電圧との間の差にほぼ等しい電圧を有する。次に、MOSトランジスタの有効閾値電圧が測定される。
測定された有効閾値電圧にほぼ等しい電圧を有する、第2の電圧信号が、次いで生成される。pチャンネルのトランジスタの場合、第2の電圧信号は、電源電圧と、測定された有効閾値電圧との間の差にほぼ等しい。次に、第1の電圧信号が、第2の電圧信号と比較される。MOSトランジスタの有効閾値電圧は、第2の電圧信号が、第1の電圧信号に実質的に等しくなるように、調整される。通常、有効閾値電圧は、MOSトランジスタのソース・ボディ間電位を変化させることにより、調整される。
本明細書に記載した、本発明の実施例に対する各種の代替例が、本発明を実施する際に使用可能であることを理解されたい。添付の請求項は、本発明の範囲を規定し、それにより、これら請求項の範囲内の構造、及び方法、及びその等価物が保護されることを意図している。
本発明の第1の実施例による、閾値電圧調整装置を示すブロック図である。 図1に示される閾値電圧調整装置を示す概略図である。 本発明の第2の実施例による、閾値電圧調整装置を示す概略図である。 本発明の第3の実施例による、閾値電圧調整装置を示す概略図である。 本発明の第4の実施例による、閾値電圧調整装置を示す概略図である。
符号の説明
24 基準電圧発生回路
26 閾値電圧監視回路
28 フィードバック回路

Claims (37)

  1. MOSトランジスタの有効閾値電圧を調整する装置であって、
    第1の電圧信号を生成するための、基準電圧発生回路と、
    MOSトランジスタのゲートとソース間で測定されたゲート・ソース間電圧の変化を測定し、前記ゲート・ソース間電圧と線形的な数学的関係を有する第2の電圧信号を生成するためのMOSトランジスタを含む、閾値電圧監視回路と、
    前記第1の電圧信号を前記第2の電圧信号と比較し、前記第1の電圧信号が、前記第2の電圧信号に実質的に等しくなるように、MOSトランジスタの有効閾値電圧を調整するためのフィードバック回路であって、前記MOSトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、フィードバック回路
    を備える装置。
  2. 前記第1の電圧信号が、電源電圧の何分の1かに等しい第1の値の電圧を有し、前記第2の電圧信号が、前記電源電圧の何分の1かに等しい第2の値の電圧を有する、請求項1に記載の装置。
  3. 前記基準電圧発生回路が、電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続された、分圧器回路からなる、請求項1に記載の装置。
  4. 前記分圧器回路が、2つの直列接続された抵抗からなり、前記第1の電圧信号が、前記2つの抵抗が互いに接続されたノードにおいて生成される、請求項3に記載の装置。
  5. 前記分圧器回路が、ダイオードと、該ダイオードと直列接続された抵抗とからなり、前記第1の電圧信号が、前記ダイオードが前記抵抗に接続されたノードにおいて生成される、請求項3に記載の装置。
  6. 前記閾値電圧監視回路が、前記MOSトランジスタのドレインと直列接続された抵抗を備え、前記MOSトランジスタは、そのドレインに接続されたゲートを有する、請求項1に記載の装置。
  7. 直列接続された前記MOSトランジスタと前記抵抗が、電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続され、前記第2の電圧信号は、前記MOSトランジスタのドレインにおいて生成される、請求項6に記載の装置。
  8. 前記MOSトランジスタが、nチャンネルのMOSトランジスタである、請求項7に記載の装置。
  9. 前記MOSトランジスタが、pチャンネルのMOSトランジスタである、請求項7に記載の装置。
  10. 前記フィードバック回路が、その反転入力で前記第1の電圧信号を、その非反転入力で前記第2の電圧信号を受信する演算増幅器を備え、該演算増幅器の出力が、前記MOSトランジスタの有効閾値電圧を調整するために使用される、請求項1に記載の装置。
  11. 前記演算増幅器の出力が、前記MOSトランジスタのボディに接続される、請求項10に記載の装置。
  12. 前記フィードバック回路が、複数のMOSトランジスタの各々の有効閾値電圧を調整するために使用される、請求項1に記載の装置。
  13. 前記複数のMOSトランジスタのそれぞれのソース・ボディ間電位が、前記フィードバック回路により調整される、請求項12に記載の装置。
  14. MOSトランジスタの有効閾値電圧を、所望の有効閾値電圧に調整する装置であって、
    前記所望の有効閾値電圧にほぼ等しい電圧を有する第1の電圧信号を生成するための基準電圧発生回路と、
    MOSトランジスタの有効閾値電圧を測定し、測定されたMOSトランジスタの有効閾値電圧にほぼ等しい電圧を有する第2の電圧信号を生成するためのMOSトランジスタを含む、閾値電圧監視回路と、
    前記第1の電圧信号を前記第2の電圧信号と比較し、前記第2の電圧信号が、前記第1の電圧信号に実質的に等しくなるように、MOSトランジスタの有効閾値電圧を調整するためのフィードバック回路であって、前記MOSトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、フィードバック回路
    を備える装置。
  15. 前記基準電圧発生回路が、電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続された2つの直列接続された抵抗からなり、前記第1の電圧信号が、前記2つの抵抗が互いに接続されたノードにおいて生成される、請求項14に記載の装置。
  16. 前記基準電圧発生回路が、ダイオードと、該ダイオードと直列に接続された抵抗とからなり、直列接続された前記抵抗と前記ダイオードは、電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続され、前記第1の電圧信号が、前記ダイオードが前記抵抗に接続されたノードにおいて生成される、請求項14に記載の装置。
  17. 前記閾値電圧監視回路が、MOSトランジスタのドレインに接続された一方の端子と、電源電圧に接続された他方の端子とを有する抵抗を備え、前記MOSトランジスタが、そのドレインに接続されたゲートと、前記電源電圧よりも低い電位を有するノードに接続されたソースとを有し、前記第2の電圧信号が、前記MOSトランジスタのドレインにおいて生成される、請求項14に記載の装置。
  18. 前記MOSトランジスタが、nチャンネルのMOSトランジスタである、請求項17に記載の装置。
  19. 前記フィードバック回路が、その反転入力で前記第1の電圧信号を、その非反転入力で前記第2の電圧信号を受信する演算増幅器を備え、該演算増幅器の出力は、前記MOSトランジスタの有効閾値電圧を調整するために使用される、請求項14に記載の装置。
  20. 前記演算増幅器の出力が、前記MOSトランジスタのボディに接続される、請求項19に記載の装置。
  21. 前記所望の有効閾値電圧が、電源電圧の15%にほぼ等しい、請求項14に記載の装置。
  22. 前記フィードバック回路が、複数のMOSトランジスタの各々の有効閾値電圧を調整するために使用される、請求項14に記載の装置。
  23. 前記複数のMOSトランジスタのそれぞれのソース・ボディ間電位が、前記フィードバック回路により調整される、請求項22に記載の装置。
  24. MOSトランジスタの有効閾値電圧を、所望の有効閾値電圧に調整する装置であって、
    電源電圧と前記所望の有効閾値電圧との差にほぼ等しい電圧を有する第1の電圧信号を生成するための基準電圧発生回路と、
    MOSトランジスタの有効閾値電圧を測定し、前記電源電圧と、測定されたMOSトランジスタの有効閾値電圧との差にほぼ等しい電圧を有する第2の電圧信号を生成するためのMOSトランジスタを含む、閾値電圧監視回路と、
    前記第1の電圧信号を前記第2の電圧信号と比較し、前記第2の電圧信号が、前記第1の電圧信号に実質的に等しくなるように、MOSトランジスタの有効閾値電圧を調整するためのフィードバック回路であって、前記MOSトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、フィードバック回路
    を備える装置。
  25. 前記基準電圧発生回路が、前記電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続された2つの直列接続された抵抗を備え、前記第1の電圧信号が、前記2つの抵抗が互いに接続されるノードにおいて生成される、請求項24に記載の装置。
  26. 前記基準電圧発生回路が、ダイオードと、該ダイオードと直列に接続された抵抗とからなり、直列接続された前記抵抗と前記ダイオードは、前記電源電圧と、該電源電圧よりも低い電位を有するノードとの間に接続され、前記第1の電圧信号が、前記ダイオードが前記抵抗に接続されるノードにおいて生成される、請求項24に記載の装置。
  27. 閾値電圧監視回路が、MOSトランジスタのドレインに接続された一方の端子を有する抵抗を備え、前記MOSトランジスタが、そのドレインに接続されたゲートと、前記電源電圧に接続されたソースとを有し、前記抵抗の他方の端子が、前記電源電圧よりも低い電位を有するノードに接続され、前記第2の電圧信号が、前記MOSトランジスタのドレインにおいて生成される、請求項24に記載の装置。
  28. 前記MOSトランジスタが、pチャンネルのMOSトランジスタである、請求項27に記載の装置。
  29. 前記フィードバック回路が、反転入力で前記第1の電圧信号を、非反転入力で前記第2の電圧信号を受信する演算増幅器を備え、該演算増幅器の出力は、前記MOSトランジスタの有効閾値電圧を調整するために使用される、請求項24に記載の装置。
  30. 前記演算増幅器の出力が、前記MOSトランジスタのボディに接続される、請求項29に記載の装置。
  31. 前記所望の有効閾値電圧が、前記電源電圧の15%にほぼ等しい、請求項24に記載の装置。
  32. 前記フィードバック回路が、複数のMOSトランジスタの各々の有効閾値電圧を調整するために使用される、請求項24に記載の装置。
  33. 前記複数のMOSトランジスタのそれぞれのソース・ボディ間電位が、前記フィードバック回路により調整される、請求項32に記載の装置。
  34. MOSトランジスタの有効閾値電圧を、所望の有効閾値電圧に調整する方法であって、
    前記所望の有効閾値電圧にほぼ等しい電圧を有する第1の電圧信号を生成するステップと、
    MOSトランジスタの有効閾値電圧を測定するステップと、
    測定されたMOSトランジスタの有効閾値電圧にほぼ等しい電圧を有する、第2の電圧信号を生成するステップと、
    前記第1の電圧信号を前記第2の電圧信号と比較するステップと、
    前記第2の電圧信号が、前記第1の電圧信号に実質的に等しくなるように、前記MOSトランジスタの有効閾値電圧を調整するステップであって、前記MOSトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、ステップ
    を含む方法。
  35. 前記調整するステップが、複数のMOSトランジスタの有効閾値電圧を調整するステップを更に含む、請求項34に記載の方法。
  36. MOSトランジスタの有効閾値電圧を、所望の有効閾値電圧に調整する方法であって、
    電源電圧と前記所望の有効閾値電圧との差にほぼ等しい電圧を有する第1の電圧信号を生成するステップと、
    MOSトランジスタの有効閾値電圧を測定するステップと、
    前記電源電圧と、測定されたMOSトランジスタの有効閾値電圧との差にほぼ等しい電圧を有する第2の電圧信号を生成するステップと、
    前記第1の電圧信号を前記第2の電圧信号と比較するステップと、
    前記第2の電圧信号が前記第1の電圧信号に実質的に等しくなるように、MOSトランジスタの有効閾値電圧を調整するステップであって、前記MOSトランジスタの有効閾値電圧は、それのソース・ボディ間の電位差を調整することによって調整されることからなる、ステップ
    を含む方法。
  37. 前記調整するステップが、複数のMOSトランジスタの有効閾値電圧を調整するステップを更に含む、請求項36に記載の方法。
JP2006224217A 1993-04-05 2006-08-21 Mosトランジスタの閾値電圧を調整する装置および方法 Pending JP2006319372A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/042,725 US5397934A (en) 1993-04-05 1993-04-05 Apparatus and method for adjusting the threshold voltage of MOS transistors

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6522441A Division JPH08508600A (ja) 1993-04-05 1994-04-04 Mosトランジスタの閾値電圧を調整する装置および方法

Publications (1)

Publication Number Publication Date
JP2006319372A true JP2006319372A (ja) 2006-11-24

Family

ID=21923429

Family Applications (2)

Application Number Title Priority Date Filing Date
JP6522441A Pending JPH08508600A (ja) 1993-04-05 1994-04-04 Mosトランジスタの閾値電圧を調整する装置および方法
JP2006224217A Pending JP2006319372A (ja) 1993-04-05 2006-08-21 Mosトランジスタの閾値電圧を調整する装置および方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP6522441A Pending JPH08508600A (ja) 1993-04-05 1994-04-04 Mosトランジスタの閾値電圧を調整する装置および方法

Country Status (7)

Country Link
US (1) US5397934A (ja)
EP (1) EP0704072B1 (ja)
JP (2) JPH08508600A (ja)
KR (1) KR100314892B1 (ja)
DE (1) DE69408320T2 (ja)
TW (1) TW238424B (ja)
WO (1) WO1994023353A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224978A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110262B2 (ja) * 1993-11-15 2000-11-20 松下電器産業株式会社 半導体装置及び半導体装置のオペレーティング方法
JP3109560B2 (ja) * 1995-02-10 2000-11-20 日本電気株式会社 ばらつき補償技術による半導体集積回路
JP2874583B2 (ja) * 1995-02-10 1999-03-24 日本電気株式会社 半導体装置の入力保護回路
FR2734378B1 (fr) * 1995-05-17 1997-07-04 Suisse Electronique Microtech Circuit integre dans lequel certains composants fonctionnels sont amenes a travailler avec une meme caracteristique de fonctionnement
US5760631A (en) * 1996-04-24 1998-06-02 Winbond Electronics Corp. Protection circuit for a CMOS integrated circuit
JPH09293789A (ja) * 1996-04-24 1997-11-11 Mitsubishi Electric Corp 半導体集積回路
US5883544A (en) * 1996-12-03 1999-03-16 Stmicroelectronics, Inc. Integrated circuit actively biasing the threshold voltage of transistors and related methods
US5939934A (en) * 1996-12-03 1999-08-17 Stmicroelectronics, Inc. Integrated circuit passively biasing transistor effective threshold voltage and related methods
US5834966A (en) * 1996-12-08 1998-11-10 Stmicroelectronics, Inc. Integrated circuit sensing and digitally biasing the threshold voltage of transistors and related methods
US5929695A (en) * 1997-06-02 1999-07-27 Stmicroelectronics, Inc. Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods
US6091283A (en) * 1998-02-24 2000-07-18 Sun Microsystems, Inc. Sub-threshold leakage tuning circuit
JP3164060B2 (ja) * 1998-05-13 2001-05-08 日本電気株式会社 閾値測定機能を備える半導体集積回路
DE19911463C1 (de) * 1999-03-15 2001-02-08 Siemens Ag Leseverstärkeranordnung mit Feldeffekttransistor mit kurzer Kanallänge und einstellbarer Einsatzspannung
DE19950543C1 (de) * 1999-10-20 2000-11-23 Infineon Technologies Ag Integrierte Schaltung mit Regelung der Einsatzspannungen ihrer Transistoren
US6281731B1 (en) 1999-10-27 2001-08-28 International Business Machines Corporation Control of hysteresis characteristic within a CMOS differential receiver
JP2001306165A (ja) * 2000-04-18 2001-11-02 Seiko Instruments Inc 電圧検出回路
US6252806B1 (en) * 2000-05-26 2001-06-26 International Business Machines Corporation Multi-generator, partial array Vt tracking system to improve array retention time
KR100494346B1 (ko) * 2000-10-09 2005-06-13 주식회사 하이닉스반도체 자동 트리밍 기준 전압 발생기
US6487701B1 (en) 2000-11-13 2002-11-26 International Business Machines Corporation System and method for AC performance tuning by thereshold voltage shifting in tubbed semiconductor technology
US6429726B1 (en) * 2001-03-27 2002-08-06 Intel Corporation Robust forward body bias generation circuit with digital trimming for DC power supply variation
US6605981B2 (en) 2001-04-26 2003-08-12 International Business Machines Corporation Apparatus for biasing ultra-low voltage logic circuits
US6518827B1 (en) * 2001-07-27 2003-02-11 International Business Machines Corporation Sense amplifier threshold compensation
US6859102B2 (en) * 2001-09-27 2005-02-22 Powerq Technologies, Inc. Amplifier circuit and method
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6731157B2 (en) * 2002-01-15 2004-05-04 Honeywell International Inc. Adaptive threshold voltage control with positive body bias for N and P-channel transistors
WO2004015867A1 (en) * 2002-08-08 2004-02-19 Koninklijke Philips Electronics N.V. Circuit and method for controlling the threshold voltage of transistors
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7498865B2 (en) * 2003-02-25 2009-03-03 Panasonic Corporation Semiconductor integrated circuit with reduced speed variations
JP4221274B2 (ja) * 2003-10-31 2009-02-12 株式会社東芝 半導体集積回路および電源電圧・基板バイアス制御回路
JP2005166698A (ja) * 2003-11-28 2005-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路
US7236045B2 (en) * 2005-01-21 2007-06-26 Intel Corporation Bias generator for body bias
FR2890239B1 (fr) * 2005-08-31 2008-02-01 St Microelectronics Crolles 2 Compensation des derives electriques de transistors mos
US20080122519A1 (en) * 2006-06-12 2008-05-29 Nowak Edward J Method and circuits for regulating threshold voltage in transistor devices
JP2008059680A (ja) * 2006-08-31 2008-03-13 Hitachi Ltd 半導体装置
US7667527B2 (en) * 2006-11-20 2010-02-23 International Business Machines Corporation Circuit to compensate threshold voltage variation due to process variation
US7545161B2 (en) * 2007-08-02 2009-06-09 International Business Machines Corporation Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes
US20090167420A1 (en) * 2007-12-28 2009-07-02 International Business Machines Corporation Design structure for regulating threshold voltage in transistor devices
JP5599983B2 (ja) 2009-03-30 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5649793B2 (ja) * 2009-03-30 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
US7994846B2 (en) * 2009-05-14 2011-08-09 International Business Machines Corporation Method and mechanism to reduce current variation in a current reference branch circuit
US8552795B2 (en) * 2009-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bias control circuit for system on chip
US8416011B2 (en) * 2010-11-08 2013-04-09 Lsi Corporation Circuit and method for generating body bias voltage for an integrated circuit
TWI487232B (zh) * 2011-09-13 2015-06-01 Fsp Technology Inc 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
WO2014135573A1 (en) * 2013-03-07 2014-09-12 Stichting Imec Nederland Circuit and method for detection and compensation of transistor mismatch
WO2015136413A1 (en) * 2014-03-12 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106712754B (zh) * 2015-08-04 2023-10-20 意法半导体研发(深圳)有限公司 用于mos的自适应本体偏置的动态阈值发生器
JP7113811B2 (ja) * 2016-07-22 2022-08-05 セー エス ウー エム・サントル・スイス・デレクトロニク・エ・ドゥ・ミクロテクニク・エス アー・ルシェルシュ・エ・デヴェロプマン デジタル回路のpvt変動を補償するための補償装置
TWI829663B (zh) * 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
JPS54148492A (en) * 1978-05-15 1979-11-20 Nec Corp Integrated circuit
US4323846A (en) * 1979-06-21 1982-04-06 Rockwell International Corporation Radiation hardened MOS voltage generator circuit
JPS5672530A (en) * 1979-11-19 1981-06-16 Nec Corp Semiconductor circuit
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
JPS60143012A (ja) * 1984-10-24 1985-07-29 Hitachi Ltd 半導体集積回路装置
US4970413A (en) * 1987-10-28 1990-11-13 Gigabit Logic VBB-feedback threshold compensation
JP2809768B2 (ja) * 1989-11-30 1998-10-15 株式会社東芝 基準電位発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224978A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体装置

Also Published As

Publication number Publication date
KR960702637A (ko) 1996-04-27
EP0704072B1 (en) 1998-01-28
DE69408320D1 (de) 1998-03-05
TW238424B (ja) 1995-01-11
EP0704072A1 (en) 1996-04-03
WO1994023353A1 (en) 1994-10-13
US5397934A (en) 1995-03-14
DE69408320T2 (de) 1998-08-27
KR100314892B1 (ko) 2002-02-28
JPH08508600A (ja) 1996-09-10

Similar Documents

Publication Publication Date Title
JP2006319372A (ja) Mosトランジスタの閾値電圧を調整する装置および方法
US9645594B2 (en) Voltage regulator with dropout detector and bias current limiter and associated methods
US7847619B1 (en) Servo loop for well bias voltage source
US6956429B1 (en) Low dropout regulator using gate modulated diode
US5982227A (en) CMOS current source circuit
US7973525B2 (en) Constant current circuit
US7795856B2 (en) Reference voltage generator and voltage regulator incorporating same
US20050195020A1 (en) Voltage regulator which outputs a predetermined direct-current voltage with its extreme variation restrained
US5990671A (en) Constant power voltage generator with current mirror amplifier optimized by level shifters
US7005881B2 (en) Current sensing for power MOSFET operable in linear and saturated regions
JP2005208949A (ja) 過電流検出回路及びそれを備えたレギュレータ
JP2004086750A (ja) バンドギャップ回路
EP0121793B1 (en) Cmos circuits with parameter adapted voltage regulator
JP4397211B2 (ja) 基準電圧発生回路及びそれを用いた電源装置
US20050157437A1 (en) Overcurrent protection circuit
US9991888B2 (en) Driving circuit
US7834609B2 (en) Semiconductor device with compensation current
JP7203581B2 (ja) 電源回路
EP0971280A1 (en) Voltage regulator and method of regulating voltage
US6177827B1 (en) Current mirror circuit and charge pump circuit
US5801580A (en) Self-biased voltage-regulated current source
US11387825B2 (en) Overheat protection circuit and semiconductor device including the same
JP2647208B2 (ja) A級プッシュプル出力回路
KR0163724B1 (ko) 전압 레귤레이터
KR100841150B1 (ko) 스위칭 레귤레이터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117