TW238424B - - Google Patents
Download PDFInfo
- Publication number
- TW238424B TW238424B TW083103390A TW83103390A TW238424B TW 238424 B TW238424 B TW 238424B TW 083103390 A TW083103390 A TW 083103390A TW 83103390 A TW83103390 A TW 83103390A TW 238424 B TW238424 B TW 238424B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- item
- pressure
- signal
- crystal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
經濟部中央標隼扃員工消费合作社印製 <^SS424 ΑΊ B7 五、發明説明(\ ) 1 ♦發明領域 本發明乃關於金氧半導體(MOS)電晶體,特別是 指一種裝置及方法用K調蝥MOS電晶«之臨限(界)電 壓。 2 ·相關技藝之描述 一金氧半導體場效電晶體(MOSFET)利用一導 層介質障壁以隔絕閜極及通道。一施於該閘掻端之控制電 壓會感應出一電埸跨於該介質障壁並改變在通道區域內之 自由載子濃度。MO S電晶體被分類成P通道或n通道裝 置,而其分別乃是依通道區域内之導電形態而定。 MO S電晶體也依其操作模式而被分類。於一空乏型 MO S電晶體,其W極沒有被施加閘極電壓時,一専霣通 道會存在。所施加之闸極電壓藉著”空乏”或綰窄該通道 之一部分而控制源極與吸極間之電流流動。 於一加強型MO S電晶體,當施加於閛極上之電壓為 零時,則沒有専電通道會存在於源極與吸極之間。當一正 確極性之閘源偏壓被施加於該電晶體且其值被增加而超過 一臨界電壓Vr時,一局部反轉層會直接形成於該閘極下 面。該層係作為源極與吸極間之一導電通道。如果閛極偏 壓被進一步增加,則感應通道之霄阻會減少,因此介於源 極與吸極間之電流傳導就被加強。 於一 η通道加強型MO S®晶體,W源電壓Ves必須 為正,以便能感應出一通道。在通道未形成之前,沒有電 本紙法尺度適用中國國家橾準(CNS > A4«L格(210X297公釐) ----------^------1T------^ (請先聞讀背面之注意事項再填寫本頁) 2384:: 經濟部中央樣準局員工消費合作社印裝 A7 B7 五、發明説明(>) 流可Μ流通,因此只有當Vos超過一正的臨界電壓νΓ 才 可使電流流通。於一 P通道加強型MO S電晶體中,其閛 源電壓v<jS必須為負值K便感應出一通道。只VGS有低於 —負的VV 值,或者說超過一正的νΓ值,霣流才舍 流通。 一 MOS電晶體之臨界電懕值Vr 有一部分是由製造 程序規格而定,亦即通道長度,通道寬度,摻雜等。因此 ,Vi值於製造過程中可被設定成所要求之位準。 於一積體電路中可能包含數千個MO S電晶體,不同 的電路被用來改變每一霣晶體之閘源霣壓VQS,以便將電 晶體切換成導通或不導通。通常,Ves值被增加而超過Vr 值時即可將電晶體切換成導通,而被減少成低於Vr 值時 即將電晶體切換成不導通。用Μ改變個別電晶體Ves值之 電路被配置成Μ預定之供應電壓操作,而該供懕霉懕係被 施加於該積體電路上者。
Vt 雖然傳統之MO S電晶體已經能缠當地作用於數千個 積體電路之應用中,然而目前至少有兩個間題與臨界電S 之選擇有闞*而埴兩個問題巳造成MO S霣晶體之缺 乏效率。 與Vr值選擇有闞之第一個間題是闞於預定供應電壓 的問題。由於負載之改變及電壓供應本身之改變*因此對 於原先應該為3 . 3伏特之供應電壓,若其低到2伏特或 高到5伏特都是很可能發生的。因此,轚晶體之值必 本紙伕尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ---------1^------iT.-------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局WH消費合作杜印製 ^38424 A7 B7 五、發明说明(3 ) 須被壤擇,Μ便電晶體於電壓供應變成在2至5伏特的範 圍内均可工作。 然而,適當地選擇Vr使電晶«能有效地操作於一大 範圍的供應電懕內是困難。例如,如果電晶體之值於 供應電壓為2伏特時被選得低一點Κ便能有最好之作用時 ,則5伏特之電壓供應會使得Ves值增加得逭超過Vr 值 。因為所選擇值若以一 5伏特之供應電壓操作時可 能會太低,而當電晶體應被切換成不導通時,Ves可能非 常靠近或等於。因此,如果Vr值太低,則電晶«可 能在應該不専通的情況下而呈現稍微専通而引起霄流之洩 露0 另一方面·當供應電壓為5伏特時,如果霄晶鰭之% 值為了較佳之工作表現(亦即在不導通時之低漏電量)而 被選擇較高值*則只有2伏特之《壓供應會減少電晶體於 操作範圍之允許的”頂部空間”值。特定地說”頂部空間 ”是指供懕霣壓與Vr 值之差。如果所選擇的太高, 則頂部空間畲減少,而這並非所希望的•因為如此將更不 能保證Vos會超遇Vr Μ便能完全地將電晶體切換成等通 。事實上,Vu可能都無法達到Vr 值,於此種情況下· 則電晶體即無法被切換成導通。 闖於臨界霣壓選擇之第二個問題乃是闢於MO S電晶 體之製造程序。通道長度,通道寬度,閛氧化層厚度,摻 雜等等,均為決定Vr 值之因素。雖然現今之製造技術允 ~ 6 - 本紙乐尺度逋用中國國家橾準(CNS ) A4说格(210X297公釐) ----------^------1T—-----0 (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 ^38424 _B7五、發明说明(4 ) 許Vr 被相當精確地定義,然而由於製程中之不一致性卻 使得個別電晶體之Vr 有所不同。 即使供應電壓不改其規格值*但若Vt· 值不能被正確 地設定*則洩漏電流或減少頂部空間等問題仍會發生。換 句話說*如果νΓ值在規格之低點時則漏霣滾可能是會發 生的問題。另一方面而言,如果值在規格之高點時, m 間即會減少。 對於埴些問題之傳統解決方法*使其能準確地控制Vr , 包含選擇一額外之大通道長度L,因此當v^·值為規 /,也許會基於摻雜之改赛而使漏霣流保持在規 -i, J內。然而此一解決方式卻也必須付出一些代價,例 如當一額外大通道長度被使用時,平均驅動霣潦須保持低 一點Κ便控制漏電流。但對於霄晶體而言卻需要有高一點 的驅動電流。 現在愈來愈霈要使用較低的供應霣壓於MO S電晶獲 Μ便能保存罨源。當供應電壓減少時•對於實際Vr值正 (準)確的控制變得愈形重要。準確地控制Vr值相當重 要,因為很少的頂部空間可被容許。甚且,如果Vr值可 被準確地控制,則電晶體可被製成之程序規格可K允許該 電晶體忍受較高之平均驅動電流。 因此,就需要提供一棰装置及/或方法可用來解決Μ 於M〇 S霣晶«臨界轚壓V r35之選擇所產生的問題。 發明槪要 A7 ί ί ----------^------IT------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張纽適用中國固家榡牟((:叫八4祕(210父297公簸> ^SS42 A7 B7 經濟部中央標準局貝工消费合作社印製 五、發明説明(5 ) 本發明提供一種装置用K調整一 MO S®晶體之臨界 電壓。參考電壓產生電路被用來產生第一霣壓信號。包含 該MO S電晶體之臨界電懕監視電路被用來測量該MO S 轚晶體之有效臨界電壓,並產生一第二電壓信號。回授電 路將該第一電壓信號與該第二鼋壓信號作比較,並調整該 MO S之電晶體之有效臨界霣壓,使得第一電壓信號大致 上等於第二電壓信號。 本發明也提供了不同的方法用來將一 MO S電晶體之 有效臨界電壓調整為一所要之有效臨界霣歷。根據第一種 方法,該方法可用Μ調整一 η通道«晶體之有效臨界霄壓 •一第一電壓信號具有一電壓大致上等於所要的有效臨界 電壓會被產生。接著,該MO S霄晶體之有效臨界霣壓即 被測量。一第二電壓信號具有一電壓大致上等於該MO S 被拿來與第二電壓信號相比較,而該MO S電晶體之有效 臨界電壓即被調整*而使得第二電壓信號大致上等於第一 電壓信號。 根據第二種方法•該方法可被用來調整一Ρ通道«晶 體之有效臨界電壓,與第一種方法類似,只是該第一電壓 信號具有一電壓大致上等於供應電壓與所要的臨界霣壓之 差值,而第二電壓信號具有一電壓大致上等於供應罨壓與 該MO S電壓雔被测得之有效臨界電壓之差值。 關於對本發明之特徵及優點之較佳了解可參考下列之 較佳賁施例詳述並配合所附圔示而得之•而本發明所引用 (請先閲讀背面之注意事項再填寫本萸) -裝· 訂 線 本紙》尺度適用中國國家橾準(CNS ) A4*t格(210X297公釐) 經濟部中央樣準局負工消費合作杜印策 ^^S424 A7 _B7 五、發明説明(β ) 之原理也掲示於較佳實施例中。 圖示簡述 第一圖係一方塊點顯示出根據本發明第一個實施例之 臨界霄壓調整装置。 第二圖係一概略圈顯示出第一圖中之臨界電壓調整裝 置。 第三醒係一概略圔顯示出根據本發明之第二資施例之 臨界電壓調整裝置。 第四圔係一 «略圖顯示出根據本發明之第三實施例之 臨界電懕調整装置。 第五圖係一概略圖顯示出根據本發明之第四實施例之 臨界電壓調整裝置。 較佳霣施例詳述 本發明克服了上述討論過與臨界霣懕之選擇有闞 之兩個問題,其乃藉著調整一 MO SiS晶《變數而達成者 ,而該變數於文中即以”有效臨界電壓”稱之。”臨界電 懕”與”有效臨界電壓”於本文中,其定義有些許差異。 用於本文中之名稱”臨界電壓” 係指當電晶體之 ”本體”係連接到與源極相同之電位時之電晶«閘源電® 其中電流剛開始在吸極與源極間流動,更特定的說 •一 MO S電晶體之半導體區域之大部分平時是不作用的 ,因為電流流動係局限於閘極下方之薄的表面通道。電晶 體這一部分被稱為”本髖”而且經常與源極具有相同之電 本紙張尺度適用中國國家梂準(CNS ) Α4規格(210 X 297公釐) ---------^------.玎------.^ (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消費合作衽印製 ^Β$424 Α7 Β7 五、發明説明(7) 位。當本體與源極均連到相同電位時•則源極與本髓間之 電懕VSB = 〇伏特。於此情況下,亦即當本熥與源極均連 到相间之霄位時,值主要由上述討論通之製程規格所 決定。 然而藉著改變施加於電晶體之本«之電位(亦即藉著 改變源體霣壓Vsb ),該閘源電壓V0 s於電流開始流經 吸極與源極之間時可被進一步調整,即使該”臨界霣壓¥1· ”已經由製程規格所決定。於文中所用之名稱”有效臨界 霣壓Vr ef f ”是闞於 V〇s,其中大約1 · 0微安培之電潦 會流經吸極與源極間,不管該源89電颳VSB為何。 因此,一電晶趙之有效臨界電壓' ,可藉由改變施 加於本體之電位而被調整。於一η通道ϋ S霣晶體中, 一正VSB值會增加Vreff,而一負V,B埴則會減少Vreff 。於一 P通道MO S電晶SS中,一正Vsb值畲減少 值,而一負VSB值會增加Vreff值。 簡單的說,本發明克服了關於供應電壓改變之問囲, 其乃賴著不斷地監視一電晶體之vreff ,並且動態地調整 該778^至一值以改良轚晶體之性能,其調整乃根據由積 體電路所接收到之實際供應電壓Vcc之值而定。闞於製程 改變之問題也可被克服•其乃《由不斷地監視一電晶體之 Vre f f並動態地調整該Vre f f值到一個非常接近所規之Vr 值° 第一圖顯示出根據本發明第一個實施例之臨界電颳調 -10- 本紙張尺度適用中囷國家標準(CNS ) A4坑格(210X297公釐) ---------¢------ΐτ------線 (請先閱讀背面之注意事項再填寫本頁) ο 〇42 Α7 Β7 經濟部中央橾準局負工消费合作社印製 五、發明説明( 8 ) 1 1 整 裝 置, 該装 置 係用 K克 服 關於 供 應電 m 改 變 之 問 趙 〇 該 1 1 I 裝 置 2 0 可用 >λ 調整 數百 個 或數 千 個Μ 0 S 電 晶 艚 2 2 之 1 1 | νΓ e f f 〇 電晶 體 2 2 之Vr θ i f值 之 調整 係 藉 著 改 變 施 加 到 讀 1 1 每 閱 I — 霣晶 β 2 2 本體 之霣 位 •接 著 即改 變 每 一 霣 晶 艚 之 讀 背 1 I Vs B 值。 該Vr e "被 調整 為 一值 » 該值 可 根 據 由 霣 晶 « 所 面 之 注 1 接 收 之供 應電 壓 Vcc 之實 際 值而 改 良電 晶 « 之 性 能 〇 意 事 1 項 1 該裝 置2 0 包含 一參 考 電颳 產 生器 2 4 一 有 效 瞌 界 再 填 1 裝 1 電 壓 監視 器2 6 ,埋 有比 較 及回 授 罨路 2 8 0 逭 些 元 件 本 頁 起 作 用以 決定 所 要的 νΓβ f f 值, 而 此決 定 乃 根 據 實 際 的 供 1 1 應 霉 壓值 V c C 電晶 嫌2 2 現在 之 Vr β f f 值 並 確 認 是 杏 1 1 一 正 的或 負的 霄 位應 被加 到 該霣 晶 體2 2 之 本 « 以 便 能 m I 1 到 V r β 訂 所 要的 f f 值。 於第 — 圔之 實 施例 中 » 該 電 晶 Η 2 2 為 η 通道 MO S 轚晶 1 1 參考 電壓 產 生器 2 4 接 收該 供 應霣 壓 V, :C 並 決 定 出 所 1 I 要 的 Vr e "值 文中 以” 所 要的 有 效臨 界 電 m 稱 之 〇 在 1 1 線 作 完 此一 決定 之 後, 該參 考 電壓 產 生器 2 4 產 生 —· 參 考 ( 1 第 一 )鼋 壓信 號 vr e f *該信號可Κ等於或不等於 d e S 1 1 0 然 而於 後續 文 中將 會討 論 到的 是 ,當 霣 晶 體 2 2 為 P 通 1 1 道 Μ 0 S 電晶 體 時* Vr β f -般 而 言會 大 約 等 於 供 應 fi 懕 1 1 1 V C C 與 V red, 之差 0 1 1 該參 考霣 壓 產生 器2 4 根據V< ,c之 實 際 值 而 決 定 V Γ d β * 1 1 之 值 。如 果V C C 之實 際值 低 於規 格 所霈 要 之 值 » 而V, "d e · 1 I 之 現 有值 又太 高 *則 霣晶 級 2 2 可 能無 法 切 換 成 導 通 9 因 1 1 I ' .. •11- 1 1 1 本紙張尺度遑用中國國家橾準(CNS ) Α4規格(210X297公釐) A7 B7 <38424 五、發明説明(9 ) 此該參考電壓產生器2 4決定Vrdei之值,而該值通常會 小於Vr ,如此即可確保該電晶《2 2對於低值之Vcc仍 可切換成導通。另一方面而言,如果Vcc之實際值高於規 格所需求之值•而之現在值又太低,則漏霣流可雔 會過量;因此,該參考電壓產生器24即決定之值 ,而該值通常會比大•如此即可在霣晶體22被切換 成不導通時減少漏電流。 由上述之分析可確定的是若V c C是小值則Vr d β,也是 小值,若Vc c為大值則Vr d e,亦為大值。因此該參考電魘 產生器2 4藉著使^7>(5<)«等於^<;<;之竇際值的一部分而決 定其值。一分壓霣路被用來使Vue,之值等於Vee之一部 分,其詳细部分將於文後配合第二圃討論。此外,必須確 定的是,雖然本發明之實施例係藉著使,等於Vee值 之部分大小而決定其值,但事資上Vrde,也可不根據Vcc 之值而被決定。例如,當Vcc改變時,Vrde,也可保持不 變(常數)。 由參考霣壓產生器24所產生之參考霣懕信號VW 由該比較及回授電路2 8所接收。於第一圃之實施例中, Vr β ^之值等於Vrd β,值。 該有效臨界電壓監視器2 6會測量電晶體2 2之 之現在值並反應於該测量而產生一監視(或第二)《壓信 號。該監視電壓信號被該比較及回授霣路2 8所接收,並且可以等於或不等於之現在值。更特 -12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------參------,tr------線’ (請先«讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消费合作社印製 經濟部中央樣準局員工消费合作杜印製 ^38424 - A7 B7 五、發明说明(l〇 ) 定地說,當該霄晶體2 2如第一圖之實施例所示之η通道 Μ Ο S電晶體時,大致上會等於Vre f f之現在值。 然而,如爾後將討論的是,當該《晶«2 2為P通道MO S II晶驩時,通常畲大約等於該供應霣壓 現在值之差。 於文中將舍配合第二圖討論的是•該有效臨界霣壓監 視器2 6測量霣晶體2 2之Vreff值係利用該些電晶 «2 2其中一個作為取樣而測得其Vreff之值。 該比較及回授電路2 8決定是否一個正或負調整霣位 Va d』應被加到該些霣晶體2 2之本« Μ便達到V7 d β,值 ,而且反應於該決定而life加此電位V«Ldj 。此決定是《著 將該參考電懕信號Vref與該監視電壓信號作比較而 得之者。 當埴些電晶體2 2為η通道MO S霣晶體,如第一圃 之實施例所示者,則Μ舍等於νΓ β f r之現在值,而vr e f 等於Vr d e,。於此情況下,Vt· e f f必須被滅少,而該比較 及回授電路2 8即施加一正的Vad」至每一轚晶臞22之 本體K便產生一負的源體電壓VSB 。如果。"之電位小 於V r e f ,則Vr e f f之現在值會小於Vr a e ·。於此情況下 ,Vreff必須被減少,而該比較及回授霣路。2 8即施加一 負的至每一轚晶體22之本體,κ便產生一正的源 體霣壓VSB 。 該調整電位vad ^也被饋回到該有效睡界霣壓監視器 -13- 本紙张尺度適用中國國家橾芈(CNS )八4说格(210Χ25Π公釐) ---------^------1T------終 (請先«讀背面之注意事項再填寫本頁) <334$ <334$ 經濟部中央樣準局貝工消费合作杜印製 A7 B7 五、發明説明(ll.) 26。該Vadj信號被用來調整電晶體之Vreff ,而該電 晶體係被用來作為該有效雎界電壓監視器2 6之取樣,而 測出該電晶體22 的現在值。因此,該取樣電晶 »之Vreff值即以相同於諸霣晶體2 2之方式更新。此一 回授迴路促成了對瑄些電晶體2 2之之現在值之持 缜的監視。 第二圖所顯示之«路係用K實施第一圖之裝置2 0。 該參考霣壓產生器2 4包含一電壓分壓電路由串聯連接之 霣阻器R1及R2组成。電阻器R1及R2最好分別具有 5百萬歐姆及1百萬歐姆之霣阻值。霣阻器R 1及R2係 被連接於供應電壓ν“及另一供應®壓Ves之間。 供應電壓Vs s比VcC具有較低之電位。為了文中分析 之便,假定Vss是等於地電位;因此•施加於參考霣壓產 生器24及有效臨界電壓監視器26之”供應霣壓"即為 Vcc之值。如果Vss並非等於地電位,則施加到參考電壓 產生器24與有效臨界電壓監視器2 6之”供應霣懕”為 Vcc與Vss之霄位差。 如上所述,該參考電颳產生器24抉定了 之值 •而且V r a e:之值為V c c之部分值。Vr d e •之理想值據稱 是大約相當於Vcc之1 5% ;然而所需了解的是此一百分 比可能並不逋用於許多電路應用,而且本發明之目的是要 能包含其它許多情況,包含對此一百分比修改以達到更有 效之结果。 -14- 本紙張尺度適用中國國家揉準(CNS > Α4規格(210X25»7公釐) ---------1------1T------線 (請先Μ讀背面之注意事項再填寫本頁) 238424 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 12·) 1 1 如 上 所解釋 •當逭些 笛晶 體 2 2 為 η 通 道 Μ 0 S 電 晶 1 1 | « 時 > V ref 大 約畲等於 vrd e S ,。其 值 乃 由 下 式 決 定 ϊ 1 1 νΓ e f =V r d € S 請 1 先 1 =.15V C C 聞 •δ 1 背 1 =Vc c (Re/ (R 1 + R 2 ) ) 面 之 1 將 R 1 及 R 2值 代入上式 中可 得 到: $ 1 項 I Vr e f =V c c (: L Μ Ω / (5 Μ Ω + ] L Μ Ω ) ) 再 填 1 166 Vc :C 寫 本 裝 頁 1 因 此 由 電阻器 R 1及R 2所 構 成之 分 懕 電 路 即 產 生 — 1 1 Vr d 1 r值 大約等於Vee值之] 5 96 > 1 1 I 該 有 效臨界 電壓監視 器2 6 包含 一 η 通 道 Μ 0 S 霣 晶 1 1 體 Μ N 1 ,其閘 槿與源棰 相連 9 及一 電 阻 器 R 3 與 該 電 晶 訂 1 髖 Μ N 1 之吸極 串聯連接 。電 阻 器R 3 最 好 具 有 5 百 萬 歐 1 I 姆 之 值 0 轚阻器 R 3與電 晶體 Μ Ν 1 係 串 聪 連 接 於Vc C 與 1 1 Vi ,5 之 間 Ο 1 1 線 1 該 有 效臨界 電颳監視 器2 6 藉由 测 量 電 晶 體 Μ Ν 1 之 Vr d e f 之現在值而測霣諸電晶邇2 2之 Vr « f f的現在值。 1 I 電 晶 體 Μ N 1為 諸電晶體 2 2 之 —取 樣 〇 文 中 將 會 討 論 到 1 I , 電 晶 體 Μ N 1 之 Vr €> f f 的現 在 值可 代 表 每 一 電 晶 體 2 2 1 1 I 之 V. Γ θ f ( 之現在 值*或者 僅是 每 一電 晶 體 2 2 之 V T e f f 之 1 1 近 U 值 0 1 I V Γ e ί f之現 在值係藉 著測 量 VGS 而 得 之 者 〇 更 特 定 地 1 I 說 因 為 電晶體 Μ N 2使 其閘 極 與吸 極 相 連 故 其 閛 源 電 1 1 I -1 5 - 1 1 1 本紙張尺度適用中國國家揉準(CNS ) A4说格(210X297公釐) 經濟部中央樣準局員工消費合作社印製 23S424 A7 B7 五、發明说明(13.) jgVes等於其吸源霉壓vu。因此Μ源電壓v〇s舍等於ν“ 與跨於電阻器R2 (VR3)上之電壓差。因此,電晶艚 Μ Μ 1之Vr β f f的琨在值會等於 Vqs,當大約只有1微安 培之電流由其吸極流到源極。 如上所討論,該有效臨界電壓監視器2 6也產生一監 視(或第二)電壓信號V»。” Μ反應於該Vre” 之测量。
Vwn產生於MN1之吸棰,亦即為吸極與Vss之電 位差。由該比較及回授電路28所接收之Vm μ 可Μ等於 或不等於νΓβίί之現在值。如第二圖所示之實施例,其調 整η通道Μ 0 S霣晶體之vr e ί f, 而其中V»。”等於VGS ,而V0 s又等於Vr e f f當大約有1 · 〇微安培之《流由吸 極流到源棰。 該比較及回授電路28包含一運算放大器ΟΡ1。理 算放大器ΟΡ1於其反相输入端接收Vref, 於非反相输 入端接收乂》。”,藉此而比較Vref與。通常運算放 大器Ο Ρ 1及其至電晶《ΜΝ 1本體之回授迴路會動態地 調整電晶體ΜΝ 1之Vwfi,直到位於電阻器R 1與R2 間之節點上的電懕(Vrei ) 等於電晶體ΜΝ 1吸極上之 霣龌)為止。 更特定地說,當Vm<m之電位大於Vr e f時,亦即當、e ff 大於Vrdei時,則運算放大器〇p 1會產生—正的調 整霉懕信號V * d』•而此一信號V a d j即被施加到諸鼋晶髓 22之本體及電晶體MN1之本體。負的Vad即被施加 *16- 本紙張尺度適用中國國家橾準(CNS ) A4说格(210X297公釐) ----------^------1T------^ (讀先閱讀背面之注意事項再填寫本頁) 2^S424 A7 B7 五、發明説明(14.) 到諸電晶體2 2之本體及霄晶j#MN 1之本體。負的VadJ 值會造成一正的Vss值*而正的VSB又使Vr ef f值增加。 當轚晶體MN 1之Vreff值被調整時,它舍被調到接 近77><1<)•之值。該比較及回授電路28繼續比較^«^ 與 Vm〇t,,並將Vad』回授至鼋晶體μ N 1 Μ钃整該電晶體之 Vreff值。最後當乂^^被調整成與Vrde,相等時,«晶 體2 2之性能即獲得改#。 運算放大器0 P 1被提供兩種不同之供應電壓Vee及 Vsx 。供應電壓Vsx之轚位低於Vss。該蓮算放大器op 1必須接收到一個電位低於Vss之電壓供應,以便能產生 一正的Vs B值。如上所討論,為了分析之方便起見,現在 假設Vss為地電位。電晶體之源極被連接到Vss。為了產 生一正的VSB值,一頁的Vadj其霄位低於vss必須被施 加於電晶體MN 1之本體。為了使運算放大器〇P 1產生 此一負的Va(^值,則必須供應一霣壓具有此一電位•亦 即Vsx。供應電壓Vsx可由一摞準的充電泵偏壓產生器所 產生。 本發明於第二圃之實施例之概述為,包含由電阻器R 1及R 2所構成之分壓電路之參考電壓產生器24產生參 考電壓信號Vref ,用於本例子中之η通道MO Sm晶髓 22,而該參考電壓Vd又等於所要的有软臨界霣壓 。該有效臨界電壓監視器26測量霣晶體MN1之 Vr « r r 的現在值並產生該監視霄颳信號ν««*η,而該監視 -17- 本紙張尺度適用中國國家標準(CNS ) Α4現格(210Χ297公釐〉 ----------装------------.^ (請先閎讀背面之注意事項再填寫本頁) 經濟部中央樣準局負工消费合作杜印製 ο, Α7 Β7 經濟部中央樣準局貝工消費合作杜印製 i、發明説明(15 ) 電壓信號Vm„rt於本例中為η通道電晶體22且等於Vreii 之現在值。該比較及回授電路2 8包含該理算放大器Ο Ρ 1並比較Vr β f (等於Vrd e ,)與Vme/l (等於Vre f f )並 將一正的或負的Va<u 值施加於電晶驩Μ N 1之本體及每 —電晶體2 2,Μ便將調整成等於Vrde,。 如上所述數百或數千個電晶體2 2之每一個的Vr e f f 值被調整係藉著將Vadj施加到每一電晶體2 2之本體而調 整其源體電颳Vsb。於一稹體霣路中,被加到一霄晶 體之本體係藉著將Vadj加到用Μ形成多個電晶體之矽盆内 。因此*藉著施加Vadj 至單一矽盆内即可將該施加 到許多個電晶體之本體。 前面亦描述過,該電晶體MN 1為諸電晶《22之一 取樣,因此電晶體MN 1之Vreff之現在值可作每一轚晶 體2 2之Vreff值之代表,或僅作為每一霣晶體2 2之 Vreff之近似值。所箱了解的是轚晶艚Μ N 1可能相似也可 能不相似於所有或任何一個霣晶體22。如果電晶體ΜΝ 1與所有電晶體22均相似*則霣晶體ΜΝ 1之Vr f會 與每一電晶ffi2 2 tVTe ff相等。反之,如果霣晶體MN 1並不與所有霄晶體2 2相似,則電晶«ΜΝ 1之V。f f 非常可能稍異於與其不相似之電晶體2 2。即使有一些甚 或大部分電晶體2 2與電晶體MN 1不相似,一單一之臨 界電壓調整裝置2 0即可用來正確地調整所有轚晶體2 2 之Vre f f值。 -1 8 - 本紙張尺度適用中®國家揉车(CNS ) Α4洗格(210X297公瘦) (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 線 Μ Β7 五、發明説明(l6·) 第三圖顯示出本發明之另一實施例用MM克服關於供 應電壓Vcc 改變之問題。裝置30是用來鋦整數百或數 千個P通道轚晶體3 2 2Vr 值,Μ使能因應由霣路所 接收到之Vcc實際值而加強霄晶體之性能。 裝置3 0在结構及操作上均十分類似於装置2 0。更 特定地說,一個分壓電路由分別有1百萬歐姆與5百萬歐 姆之電阻器R4及R5構成,被用來產生Vref 。一 P通 道電晶髓MP1 *其閜極與吸極相連,與一5百萬歃姆之 電阻器R6串聯。信號Vm))A 產生於電晶«ΜΡ 1之吸極 。一蓮算放大器OP 2於其反相_入孅接收Vref ,而於 其非反相輸入端接收vn(^ 。m〇n 互相比較, 而一調整霣壓信號Vadj 即被施加到每一霣晶«3 2之本 體及電晶體MP 1之本通,Μ便將e f f調整成Vrd β ,。 經濟部中央樣準局貝工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 银管如前所述,然而裝置3 Ο與裝置2 0之搡作上仍 有些差異•因為現在是ΚΡ通道罨晶體32及ΜΡ 1代替 η通道電晶體22及ΜΝ1。讀者當能回想對於一Ρ通道 加強型MOS電晶體,其閛源電壓Ves必須為負Μ便能感 應生出一通道。霣流只有在Ves低於一負Vr值•或說 Ves超過一正Vr 值時才會導通。而且,於一 P通道Μ 0 S電晶體中,一正的源觼電壓Vs Β會減少Vreff,而一負 的源«霄壓vsb會增加Vreif。 因為一 P通道MO S電晶腰之極性與一η通道MO S «晶體相反,因此霣晶臞ΜΡ 1之源極是連接到Vcc而非 -19- 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 經濟部中央揉準局員工消費合作杜印製 238424 A7 B7 五、發明説明(17.) 連接到Vss。電晶«ΜΡ 1之此種極性導致產生於 其吸極,且其值等於跨於電阻器R6之電壓(VR6 ), 而不等於電晶體MP1之VSG 。 因此·當大約1·0微 安培之W流流經電晶體ΜΡ1時,V7>eff 等於Vso ,而 Vmoh等於VA6或Vcc與Vreff之差,Vm(>A並不像第 二圖之裝置一樣,僅是等於 。 此外,VW 並不像第三圖之装置,僅是等於vrde, 。運算放大器Ο P 2之功能是動態地調整電晶體MP 1之 Vr e ff,直到Vre if等於Vr d β:。運算放大器0P2執行 此一功能去調整Vreff ·直到Vref 等於ν h 。如果 non
Vref 等於vrde,,則最後會等於ν^β,,如此即 導致VR 6 等於Vrde ,而非等於霣晶《 Μ P 1之Vse 。 因此,為了使vse最後等必須等於 Vcc與vrde,之差。vmeh 最後终於畲等於Vcc與vrde, 之差,如果V,ef 原來是等於▽0(;與77>(16,之差。如果 vr〇 ”被選擇為大约Vcc之1 5 %,則:
Vref = VcC — Vrde* = Vcc 一. i 5 Vc c =· 8 5 Vc c 將霄阻器R 4與R 5之值代入則:
Vr e f = Vcc (R5 / (R4 + R5)) =Vcc 5ΜΩ / (1ΜΩ + 5ΜΩ)) =-833/“ -20- 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) ---------^------ΐτ------A (請先閎讀背面之注意事項再填寫本頁) '3842 Α7 Β7 經濟部中央橾準局員工消費合作社印製 五、發明説明(IS.) 因此* vre f大約等於vcc之8 5 % ° 也可Μ說電晶體MP 1之VTiif是藉由蓮算放大器〇 P2之琨在值大於,導致Vr $等 vr 6 。如果 vre f f之現在值大於Vn β •,則ν·η〇»Ν會小於Vrej 。運算 放大器OP 2畲產生一負的調整®壓信號Vad·)並將其施 加於電晶體MP 1之本體上。負的會產生一正的VSB 而引起Vreff之減低。另一方面,如果之現在值小 於d e ·,則 Vm e會大於ν μ 。浬算放大器0 Ρ 2會產 生一正的調整電壓信號Vadj ,並將其施加到罨晶體ΜΡ 1 之本體。正的會產生一負的ν”而使Vreff增加。 装置3 0與装置2 0之另一差異在於蓮算放大器0 P 2於操作時需要供應電壓VPP 及Vss而非Vcc及Vsx。 供應電壓VPP 之電位高於Vcc。運算放大器0 P 2需要 一個比Vcc高之霣壓供應,以便能產生一負的值。此 種需要造成了電晶體MP1之源極被邃接到Vcc 。為了產 生一負VSB,一正的Vadj具有一高於Vcc之霣位必須被 施加於電晶體ΜΡ 1之本體。為了使運算放大器0 P 2產 生此一 ,它必須被供應一霣壓具有VPP之電位。 該供應電壓VPP可由一標準充電泵偏颳產生器所產生。 總结本發明第三圖之實施例可知,該臨界電懕調整裝 置3 0之垛作類似於臨界霣壓調整裝置2 0之操作,但仍 有些差異。由於P通道電晶體之相反極性(針對η通道而 言),因此其源掻通常需連接到Vce。為了配合電晶熥Μ -2 1- (請先閱讀背面之注項再填寫本頁) •裝. 訂 線· 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨ΟΧ25»7公釐) 經濟部中央樣準局員工消費合作社印製 S3S424 A7 B7 五、發明说明(议) P1之極性,必須等於Vee與v 之差而非僅
Vl>e d,,因此Vwh最後必須等於vee與Vh fi之差。 第四圔顯示出本發明之一實施例•用於克服闞於製程 改變及不一致之問題。睡界霣壓調整裝置4 0被用來調整 數百個或數千個η通道MOS霄晶體42之Vreff 。 為了分析之目的,先假設供應轚壓Vcc並不會明顧地 由規格值改變。如上所述,即使供應電壓Vcc並不會由其 規格值改變•如果Vr在製程中未能被正確地設定,則《 流洩漏或霣晶«被切換成等通之不潘定性均會發生。換句 話說•如果是在規格值之低點·則電流洩漏可能會是 個問題,而如果是在規格值之高點,則Ves有可能無 法達到Vj> 。 通常,装置4 0克服這些問題是藉著不斷地監視電晶 體MN2之Vrefi值,並且動態地調整該Vreff值至接近 規格值Vr 。藉著確靠近規格值Vr ,霣晶髏之 性能即可改善。而且,其它製程規格可被修正成更加改良 電晶體之性能。例如•因為有更嚴密控制,該有 效通道長度Leii 即可被減少*如此即可允許更高的平均 驅動電潦。 第四圖之装置4 0與第二圖之装置2 0間之唯一差異 僅在於該電阻器R2係由一二極體D 1所取代;否則,兩 個裝置20及40之探作是相同的。因此’於裝置40中 Vr e f 之值等於跨於二極fSDl之電壓而非等於電阻器 -22- 本紙張尺度適用中國國家橾準(CNS ) Μ現格(21〇X297公釐) ---------装------1T------Φ, (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消费合作杜印裂 238424 A7 _B7 _ 五、發明说明(2α) 尺2之霣壓。因為霣晶體ΜΝ2為一 η通道霄晶級,Vref 等於V ,。因此,VrcU *等於跨於二棰體D 1上之 〇 可K肯定的是跨於一二極β上之電壓類似於用在CM OS理輯電路之MOS電晶«之所要的Vr 。然而•有一 點須了解的是,一二極體只是一電路元件之例子•而該« 路元件可用來設定一預定電壓降並被用來設定。另 一點必須了解的是,當該裝置被實施於矽晶片時,一二極 體連接之雙極性電晶《可被用為二極體D 1 ° 應該注意的是因為跨於一二極體上之轚壓會保持非常 穗定(常數),因此,,亦即^會保持相當穩定 即使Vcc有所改變。 第五圖顯示出本發明之另一霣施例,用Μ兒服顒於製 程改變及不一致之問題。一臨界電壓調整裝置5 0被用來 調整數百個或數千個Ρ通道MOS電晶髑5 2之VTefi 。 第五圖所顯示之裝置5 0之结構及搡作等於第三疆之 裝置30,除了用一二極艚D2取代電阻器R4。因此, 裝置5 0使得P通道轚晶《ΜΡ 2之Vj<eff被調整成跨於 二極體02之霣壓(VflSu ) 〇 本發明之另一特徵是提供一方法用Μ將一MO S «晶 體之Vreff調成為Vrde*。首先,在η通道電晶髖之例子 中,一第一電壓信號被產生•而該第一《壓信號具有一霣 壓值大約等於所要的有效臨界電壓。於一 Ρ通道霣晶體的 -23- 本紙張尺度適用中國國家標準(CMS ) A4说格(210X:297公釐) ----------^.------ir------^ (請先«讀背面之注意事項再填寫本頁) 238424 A? B7 五、發明説明(21.) 例子中,該第一霣颳信號具有一18壓大約等於一供應霣jjg 與該所要的有效臨界電壓之差。接著,該MO Sfll晶β之 有效臨界霣壓即被拥量。 一第二霣壓信號具有一電壓大約等於所測得之有效臨 界電壓《即被產生。於一 Ρ通道電晶體之例子中,該第二 電壓信號大約等於該供應霣壓與所测得之有效睡界霄壓之 差。該第一霣壓信號接著與該第二電壓信號比較。該Μ0 S電晶«之有效臨界霣壓接著被調整,使得第二霣壓信號 大致等於第一霣壓信號。通常,該有效臨界霣壓係藉著改 變MO S霣晶«之涯»霣壓而被調整。 必須被了解的是闞於本發明上述實施例之各種不同的 改變也可用以實施本發明。下列之申謫專利範画定義了本 發明之範面,而埴些申請専利範園内所描述之结構及方法 埋有它們之等效取代等均應被申請專利範圃所涵蓋。 ----------^------1T------^ (請先W讀背面之注$項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 本紙張尺度適用中國國家橾牟(CNS ) A4規格(210X297公釐)
Claims (1)
- ABCD 六、申請專利範圍 1 ·—種装置用Μ調整一金氧半専« (MOS)電晶 體之有效臨界電壓,包含: 參考霣懕產生電路用Κ產生第一霣壓信號; 臨界霣壓監視霣路包含該MO S竃晶«且用Μ测量該 MO S電晶體之有效瞌界電懕,並且用Μ產生一第二霣Κ 信賊;及 回授電路將該第一電壓信虢與第二《懕信虢比較並且 調整該MO SII晶體之有效睡界霣懕,使得第一電壓信號 大致上等於第二霣壓信號。 2 ·如申謫専利範圓第1項所述之裝置,其中該第一 «壓信號具有一霣懕等於一供應電壓之第一部分值;及 第二霣®信號具有一電壓等於該供應霣壓之第二部分 值〇 3 ·如申請専利範疆第1項所述之装置,其中該參考 霣懕產生霣路包含: 一分屋霣路埋接於一供應霣壓與一節點間,而該節點 具有低於該供應霣壓之霄位。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 4 ·如申請專利範第3項所述之裝置,其中該分壓 霣路包含: 兩個串脚埋接之霣阻器; 其中該第一電壓信號產生於一節點,而該節點位於該 兩霣阻器之連接處。 5 ·如申請專利範園第3項所述之装置•其中該分壓 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 2 4 5 3 2 ABCD 經濟部中央標準局貝Η消費合作社印製 六、申請專利範圍 霣路包含: 一二極照;及 一電阻器與該二極《串脚連接; 其中第一電懕信號產生於一節點,而該節點就是二槿 艚與電阻器連接之點。 6 ·如申請專利範園第1項所述之裝置,其中該睡 界霣壓監視霣路包含: 一霣阻器與該MO S電晶《之吸極串賺速接;及 其中該MO S «晶體之Μ槿與其自身之吸極連接。 7 ·如申請専利範臛第6項所述之装置•其中: 串聯連接之MO «與霣阻器係被建接於一供應 電壓與一節點間,而該節點具有低霣位低於該供應霣壓; 及 該第二霣®信號係被產生於該MO S霣晶«之吸極。 8·如申請專利範園第7項所述之装置•其中該M0 S電晶體為一 η通道MO S電晶體。 9 ·如申謫專利範圍第7項所述之裝置,其中該Μ0 S電晶體為一 Ρ通道MO S電晶»。 1 0 ·如申請専利範園第1項所述之裝置,其中該回 授電路包含: 一理算放大器於其反相_入嬙接收該第一《壓信》· 並且於其非反相輸入鳙接收該第二霄壓信號;及 其中該埋算放大器之鴨出被用來調整該MO sm晶ffl 本紙張尺度適用中國國家標準(CNS)A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂C8 D8 六、申請專利範圍 之有效臨界電歷。 1 1 ·如申請専利範圃第1 0項所述之裝置,其中該 運算放大器之輸出被連接到該MO S «晶《之本《。 1 2 *如申謫專利範圃第1項所述之装置•其中該回 授霄路被用來調整多個MO S «晶«之每一俚之有效臨界 霣壓。 1 3 ♦如申謫專利範画第1 2項所述之裝置,其中諸 多届MO S電晶«之每一個的源臞霣懕係由該回授霣路所 調整。 1 4 · 一種装置用以調整一MO S霣晶《之有效臨界 電壓至一所要的有效睡界電壓•包含: 參考霄應產生電路用以產生第一電懕信號具有一《壓 大致上等於所要的有效臨界霣懕; 臨界霣壓監視霣路包含該MO S電晶體,以便测量該 MO S «晶«之有效臨界電壓,並且產生一第二電壓信號 具有一電壓值大致上等於該M0 5霣晶《被测得之有效臨 界電壓;及 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 回授電路用以比較該第一«壓信號與該第二《壓信號 ,並且調整該MO S電晶體之有效臨界電懕,使得該第二 霣壓信號大致上等於該第一霣壓信號。 15 ·如申請専利範圍第14項所述之装置,其中該 參考霣壓產生裝置包含: 兩個串聯埋接之電阻器埋接於一供應電壓及一節點之 本紙張尺度適用中國國家標準(CNS)A4规格(210X297公釐) 23S424 έΐ C8 D8 六、申請專利範圍 間,而該節點具有之電位低於該供應電® ;及 其中該第一電壓信號係產生於一節點上,而該節點為 該兩霣阻器之連接處。 1 6 ·如申請專利範園第1 4項所述之装置*其中該 參考電壓產生電路包含: 一二極》; 一m阻器與該二極體串聯連接; 其中該串聯連接之電阻器及二棰體係被連接於一供應 霄壓及一個較該供應轚壓具有較低霣位之筠點間*而該第 一霣壓信號被產生於一節點上*而該節點為二極«與«阻 器相連之處。 1 7 ·如申請專利範園第1 4項所述之裝置*其中該 臨界電壓監視電路包含: 一電阻器具有一埔埋接到該MO S霣晶Μ之吸極及另 一蟠連接到一供應霣壓; 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 其中該MO S電晶Η之閜極連接到其吸極,而其滙極 被連接到一個比該供應霣壓低之節點•該第二霣壓信號被 產生於該MO S電晶髑之吸極。 1 8 *如申謫専利範圈第1 7項所述之裝置,其中該 MO S電晶91為一 η通道MO S轚晶鱧。 1 9 ·如申謫專利範園第1 4項所述之装置*其中該 回授«路包含: 一運算放大器於其反相_入蝙接收該第一霣壓*而於 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ABCD 23S424 六、申請專利範圍 其非反相檢入端接收該第二霣懕信號; (請先閲讀背面之注意事項再填寫本頁) 其中該運算放大器之輸出被用來調整該MO S霄晶應 之有效臨界霣壓。 20 ·如申請專利範園第1 9項所述之装置,其中該 蓮算放大器之_出被連接到該MO Sf|晶體之本髖。 2 1 ·如申請専利範園第1 4項所述之裝置,其中該 所要的有效睡界«懕大致上等於一供應電壓之1 5%。 2 2 ·如申請専利範匾第1 4項所述之裝置•其中該 回授電路被用來調整多個MO S電晶體中之每一儷的有效 臨界罨壓。 2 3 ·如申請專利範圃第2 2項所述之装置,其中該 些MO S罨晶«中之每一個的源體《壓電位係被該回授霣 路所調整。 24 · —種裝置用以調整一 M0 5轚晶體之有效睢界 電壓至一所要的有效臨界電壓*包含: 參考電壓產生電路用以產生第一電壓信號具有一霣壓 大致上等於一供應霣壓與所要的有效臨界霣壓之差; 經濟部中央標準局員工消費合作社印製 臨界電颸監視霣路包含該MO S霣晶體,以便測鼉該 MO S電晶體之有效臨界電壓,並且產生一第二霣壓信號 具有一 «壓值大致上等於該供應霣JE與該MO S電晶體被 拥得之有效臨界霣壓;及 回授轚路用Μ比較該第一霣壓信號與該第二霣壓信號 *並且調整該MO 晶體之有效臨界轚壓•使得該第二 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ABCD 23S424 六、申請專利範圍 霉懕信號大致上等於該第一霣壓信號。 25 ·如申請專利範画第24項所述之裝置•其中該 參考轚壓產生裝置包含: 兩個串聪連接之®阻器連接於一供應電壓及一節點之 間,而該節點具有之電位低於該供應霣壓;及 其中該第一電壓信號係產生於一節點上,而該節點為 ^ 3阻器之連接處。 26 ·如申請専利範圃第24項所述之裝置,其中該 參考霣壓產生電路包含: 二極S ; 一電阻器與該二極賵串賺連接; 其中該串聯連接之«阻器及二極艚係被連接於一供應 «壓及一個較該供應S壓具有較低霣位之節點間,而該第 一霣壓信號被產生於一節點上,而該節點為二極嫌與霣姐 器相缠之處。 27 ♦如申請專利範画第24項所述之裝置,其中該 臨界電壓監視霣路包含: 一霣阻器具有一蠼連接到該MO S霄晶《之吸極;及 * \ 其中該MO S霣晶«之閛極連接到其吸極,而其源極 被連接到該供應電壓,該«姐器之另一端被埋接到一個比 該供應電壓低之節點•第二罨壓信號被產生於該MO S?| 晶«之吸播。 28 ·如申謫専利範圃第27項所述之裝置•其中該 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 訂' 經濟部中央標準局員工消費合作社印製 4 4 5 3 2 ABCD 經濟部中央標準局員工消費合作社印製 霣 界:的 S 授 臨驟要 ο 回 效步所 Μ 該 有之於 該 被 之下等 於 係 體如上 等 位 晶含致 .,上 電 ® 包大 壓致 壓 S 法值 電大 轚 ο 方壓 界值 8Μ該霣 臨壓 源 I , 一 效電 的 整颳有 有一 個 調電具 之有 1 來界號 «具 每 用臨信 晶號 之 法效JS霣信 中 方有電 S 壓 體 種的一 ;ο 電 晶 ~ 一 要第壓 Μ 二 電。 ·所一電該第 S 整 4 一生界量生 ο 調 3 至.產臨測產 Μ 所 壓 效 些路 電 有 六、申請專利範圍 MO S霄晶«為一 n通道MO SIS晶體。 \ 29 ·如申請専利範圃第24.項所述2裝置•其中該回 授電路包含: —運算放大器於其反相W入端接收該第一電壓,而於 其非反相输入皤接收软第二霣壓信號; 其中該理算放大器之输出被用來調整該M0 5霣晶Η 之有效氓界霣壓。 30 ·如申請専利範圃第29項所述之裝置,其中該 理算放大器之输出被連接到該MO S霄晶體之本Η。 3 1 ♦如申請専利範画第24項所述之装置,其中該 所要的有效臨界電壓大致上等於一供應電壓之1 5%。 32 ·如申請専利範圍第24項所述之装置,其中該 回授霣路被用來調整多個MO S®晶體中之每一個的有效 臨界霣壓。 33 ·如申請專利範園第32項所述之裝置,其中該 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁)ABCD 238424 六、申請專利範圍 電晶體被測得之有效臨界電懕; 比較第一電壓信號與第二電懕信號;及 調整該Μ 0 S ®晶髓之有效臨界電壓,使得第二轚壓 信號大致上等於第一霣壓信號。 3 5 ·如申請専利範画第34項所述之方法,其中該 調整步驟<係藉由改變該MO S電晶體之源頒霉壓霣位而達 成0 36 ·如申請專利範圔第34項所述之方法,其中該 調整步驟更包含一步驟用以調整多涸mo sm晶β之有效 臨界電壓。 3 7 ·—種方法用Κ諝整一 Μ0 5霣晶體之有效臨界 «壓成一想要的有效臨界電壓,該方法包含下列步Κ : 產生第一電壓信號具有一霣壓大致上等於一供應電壓 與所要的有效臨界電壓之差; 測量該MO S®晶《之有效臨界霣壓; 產生一第二霣壓信號具有一電壓大致上等於該供應電 壓與對該MO S «晶《所測得之有效臨界霣壓之差; 比較該第一霣壓信號與該第二電腔信號;及 調整該MO S電晶體之有效臨界電壓*使得該第二霣 懕信號大致上等於該第一電懕信號。 38 ·如申請専利範圍第37項所述之方法*其中該 調整步驟係藉著改變該MO S電晶》之源體電壓而被完成 〇 -8 - 本紙張尺度適用中國國家標準(CNS)A4规格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) ,11* 經濟部中央標準局員工消費合作社印製 4 4 δ 3 2 ABCD 六、申請專利範圍 39 .如申請專利範圃第37項所述之方法,其中該 調整步驟更包含一步驟用K調整多個MO S電體體之有效 臨界電壓。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/042,725 US5397934A (en) | 1993-04-05 | 1993-04-05 | Apparatus and method for adjusting the threshold voltage of MOS transistors |
Publications (1)
Publication Number | Publication Date |
---|---|
TW238424B true TW238424B (zh) | 1995-01-11 |
Family
ID=21923429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW083103390A TW238424B (zh) | 1993-04-05 | 1994-04-16 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5397934A (zh) |
EP (1) | EP0704072B1 (zh) |
JP (2) | JPH08508600A (zh) |
KR (1) | KR100314892B1 (zh) |
DE (1) | DE69408320T2 (zh) |
TW (1) | TW238424B (zh) |
WO (1) | WO1994023353A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI487100B (zh) * | 2011-09-13 | 2015-06-01 | Fsp Technology Inc | 電晶體之封裝方法 |
CN105191138A (zh) * | 2013-03-07 | 2015-12-23 | 非盈利Imec荷兰 | 用于检测和补偿晶体管失配的电路和方法 |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3110262B2 (ja) * | 1993-11-15 | 2000-11-20 | 松下電器産業株式会社 | 半導体装置及び半導体装置のオペレーティング方法 |
JP2874583B2 (ja) * | 1995-02-10 | 1999-03-24 | 日本電気株式会社 | 半導体装置の入力保護回路 |
JP3109560B2 (ja) * | 1995-02-10 | 2000-11-20 | 日本電気株式会社 | ばらつき補償技術による半導体集積回路 |
FR2734378B1 (fr) * | 1995-05-17 | 1997-07-04 | Suisse Electronique Microtech | Circuit integre dans lequel certains composants fonctionnels sont amenes a travailler avec une meme caracteristique de fonctionnement |
JPH09293789A (ja) * | 1996-04-24 | 1997-11-11 | Mitsubishi Electric Corp | 半導体集積回路 |
US5760631A (en) * | 1996-04-24 | 1998-06-02 | Winbond Electronics Corp. | Protection circuit for a CMOS integrated circuit |
US5939934A (en) * | 1996-12-03 | 1999-08-17 | Stmicroelectronics, Inc. | Integrated circuit passively biasing transistor effective threshold voltage and related methods |
US5883544A (en) * | 1996-12-03 | 1999-03-16 | Stmicroelectronics, Inc. | Integrated circuit actively biasing the threshold voltage of transistors and related methods |
US5834966A (en) * | 1996-12-08 | 1998-11-10 | Stmicroelectronics, Inc. | Integrated circuit sensing and digitally biasing the threshold voltage of transistors and related methods |
US5929695A (en) * | 1997-06-02 | 1999-07-27 | Stmicroelectronics, Inc. | Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods |
US6091283A (en) * | 1998-02-24 | 2000-07-18 | Sun Microsystems, Inc. | Sub-threshold leakage tuning circuit |
JP3164060B2 (ja) * | 1998-05-13 | 2001-05-08 | 日本電気株式会社 | 閾値測定機能を備える半導体集積回路 |
DE19911463C1 (de) * | 1999-03-15 | 2001-02-08 | Siemens Ag | Leseverstärkeranordnung mit Feldeffekttransistor mit kurzer Kanallänge und einstellbarer Einsatzspannung |
DE19950543C1 (de) * | 1999-10-20 | 2000-11-23 | Infineon Technologies Ag | Integrierte Schaltung mit Regelung der Einsatzspannungen ihrer Transistoren |
US6281731B1 (en) | 1999-10-27 | 2001-08-28 | International Business Machines Corporation | Control of hysteresis characteristic within a CMOS differential receiver |
JP2001306165A (ja) * | 2000-04-18 | 2001-11-02 | Seiko Instruments Inc | 電圧検出回路 |
US6252806B1 (en) * | 2000-05-26 | 2001-06-26 | International Business Machines Corporation | Multi-generator, partial array Vt tracking system to improve array retention time |
KR100494346B1 (ko) * | 2000-10-09 | 2005-06-13 | 주식회사 하이닉스반도체 | 자동 트리밍 기준 전압 발생기 |
US6487701B1 (en) | 2000-11-13 | 2002-11-26 | International Business Machines Corporation | System and method for AC performance tuning by thereshold voltage shifting in tubbed semiconductor technology |
US6429726B1 (en) * | 2001-03-27 | 2002-08-06 | Intel Corporation | Robust forward body bias generation circuit with digital trimming for DC power supply variation |
US6605981B2 (en) | 2001-04-26 | 2003-08-12 | International Business Machines Corporation | Apparatus for biasing ultra-low voltage logic circuits |
US6518827B1 (en) * | 2001-07-27 | 2003-02-11 | International Business Machines Corporation | Sense amplifier threshold compensation |
US6859102B2 (en) * | 2001-09-27 | 2005-02-22 | Powerq Technologies, Inc. | Amplifier circuit and method |
US6784744B2 (en) * | 2001-09-27 | 2004-08-31 | Powerq Technologies, Inc. | Amplifier circuits and methods |
US6731157B2 (en) * | 2002-01-15 | 2004-05-04 | Honeywell International Inc. | Adaptive threshold voltage control with positive body bias for N and P-channel transistors |
EP1529343A1 (en) * | 2002-08-08 | 2005-05-11 | Koninklijke Philips Electronics N.V. | Circuit and method for controlling the threshold voltage of transistors |
JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US6936898B2 (en) * | 2002-12-31 | 2005-08-30 | Transmeta Corporation | Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions |
CN100340062C (zh) * | 2003-02-25 | 2007-09-26 | 松下电器产业株式会社 | 半导体集成电路 |
JP4221274B2 (ja) * | 2003-10-31 | 2009-02-12 | 株式会社東芝 | 半導体集積回路および電源電圧・基板バイアス制御回路 |
JP2005166698A (ja) * | 2003-11-28 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US7236045B2 (en) * | 2005-01-21 | 2007-06-26 | Intel Corporation | Bias generator for body bias |
FR2890239B1 (fr) * | 2005-08-31 | 2008-02-01 | St Microelectronics Crolles 2 | Compensation des derives electriques de transistors mos |
US20080122519A1 (en) * | 2006-06-12 | 2008-05-29 | Nowak Edward J | Method and circuits for regulating threshold voltage in transistor devices |
JP2008059680A (ja) * | 2006-08-31 | 2008-03-13 | Hitachi Ltd | 半導体装置 |
US7667527B2 (en) * | 2006-11-20 | 2010-02-23 | International Business Machines Corporation | Circuit to compensate threshold voltage variation due to process variation |
US7545161B2 (en) * | 2007-08-02 | 2009-06-09 | International Business Machines Corporation | Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes |
US20090167420A1 (en) * | 2007-12-28 | 2009-07-02 | International Business Machines Corporation | Design structure for regulating threshold voltage in transistor devices |
JP5599983B2 (ja) | 2009-03-30 | 2014-10-01 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
JP5649793B2 (ja) * | 2009-03-30 | 2015-01-07 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
US7994846B2 (en) * | 2009-05-14 | 2011-08-09 | International Business Machines Corporation | Method and mechanism to reduce current variation in a current reference branch circuit |
US8552795B2 (en) * | 2009-10-22 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bias control circuit for system on chip |
US8416011B2 (en) * | 2010-11-08 | 2013-04-09 | Lsi Corporation | Circuit and method for generating body bias voltage for an integrated circuit |
KR20160132405A (ko) * | 2014-03-12 | 2016-11-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN106712754B (zh) * | 2015-08-04 | 2023-10-20 | 意法半导体研发(深圳)有限公司 | 用于mos的自适应本体偏置的动态阈值发生器 |
JP2017224978A (ja) * | 2016-06-15 | 2017-12-21 | 東芝メモリ株式会社 | 半導体装置 |
WO2018015791A1 (en) | 2016-07-22 | 2018-01-25 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Compensation device for compensating pvt variations of an analog and/or digital circuit |
TWI829663B (zh) * | 2018-01-19 | 2024-01-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置以及其工作方法 |
US11271566B2 (en) * | 2018-12-14 | 2022-03-08 | Integrated Device Technology, Inc. | Digital logic compatible inputs in compound semiconductor circuits |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4142114A (en) * | 1977-07-18 | 1979-02-27 | Mostek Corporation | Integrated circuit with threshold regulation |
JPS54148492A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Integrated circuit |
US4323846A (en) * | 1979-06-21 | 1982-04-06 | Rockwell International Corporation | Radiation hardened MOS voltage generator circuit |
JPS5672530A (en) * | 1979-11-19 | 1981-06-16 | Nec Corp | Semiconductor circuit |
JPS57199335A (en) * | 1981-06-02 | 1982-12-07 | Toshiba Corp | Generating circuit for substrate bias |
JPS60143012A (ja) * | 1984-10-24 | 1985-07-29 | Hitachi Ltd | 半導体集積回路装置 |
US4970413A (en) * | 1987-10-28 | 1990-11-13 | Gigabit Logic | VBB-feedback threshold compensation |
JP2809768B2 (ja) * | 1989-11-30 | 1998-10-15 | 株式会社東芝 | 基準電位発生回路 |
-
1993
- 1993-04-05 US US08/042,725 patent/US5397934A/en not_active Expired - Lifetime
-
1994
- 1994-04-04 EP EP94912943A patent/EP0704072B1/en not_active Expired - Lifetime
- 1994-04-04 WO PCT/US1994/003655 patent/WO1994023353A1/en active IP Right Grant
- 1994-04-04 KR KR1019950704337A patent/KR100314892B1/ko not_active IP Right Cessation
- 1994-04-04 JP JP6522441A patent/JPH08508600A/ja active Pending
- 1994-04-04 DE DE69408320T patent/DE69408320T2/de not_active Expired - Lifetime
- 1994-04-16 TW TW083103390A patent/TW238424B/zh not_active IP Right Cessation
-
2006
- 2006-08-21 JP JP2006224217A patent/JP2006319372A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI487100B (zh) * | 2011-09-13 | 2015-06-01 | Fsp Technology Inc | 電晶體之封裝方法 |
CN105191138A (zh) * | 2013-03-07 | 2015-12-23 | 非盈利Imec荷兰 | 用于检测和补偿晶体管失配的电路和方法 |
CN105191138B (zh) * | 2013-03-07 | 2017-12-08 | 非盈利Imec荷兰 | 用于检测和补偿晶体管失配的电路和方法 |
Also Published As
Publication number | Publication date |
---|---|
US5397934A (en) | 1995-03-14 |
DE69408320D1 (de) | 1998-03-05 |
WO1994023353A1 (en) | 1994-10-13 |
EP0704072B1 (en) | 1998-01-28 |
JP2006319372A (ja) | 2006-11-24 |
KR960702637A (ko) | 1996-04-27 |
KR100314892B1 (ko) | 2002-02-28 |
DE69408320T2 (de) | 1998-08-27 |
JPH08508600A (ja) | 1996-09-10 |
EP0704072A1 (en) | 1996-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW238424B (zh) | ||
US7764101B2 (en) | Schmitt-trigger-based level detection circuit | |
US6783274B2 (en) | Device for measuring temperature of semiconductor integrated circuit | |
TW583526B (en) | Bandgap reference voltage generator with a low-cost, low-power, fast start-up circuit | |
US8403559B2 (en) | Two-terminal semiconductor sensor device | |
US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
JP2002199702A (ja) | 出力電圧調整自在の電源コンバータ | |
US6452414B1 (en) | Low current power-on sense circuit | |
CN111505542B (zh) | 应力补偿控制电路及半导体传感器装置 | |
TWI301976B (en) | Internal voltage generating circuit in semiconductor memory device | |
TWI400464B (zh) | 具有外部測試電壓的電路 | |
TW490607B (en) | Digitally tunable voltage reference using a neuron MOSFET | |
WO2006090452A1 (ja) | 基準電圧発生回路 | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
US6771116B1 (en) | Circuit for producing a voltage reference insensitive with temperature | |
CN110058140B (zh) | 一种上电电压检测电路、电子器件以及物联网设备 | |
JP2007219901A (ja) | 基準電流源回路 | |
CN212989977U (zh) | 用于驱动背对背功率开关的功率开关控制器和电子电路 | |
CN105739586A (zh) | 一种电流基准源电路 | |
JP6763716B2 (ja) | 負荷電流検出回路 | |
JPH02228217A (ja) | 突入電流制御回路 | |
CN113437725B (zh) | 一种利用封装打线电阻实现过流保护的电路 | |
CN112863585B (zh) | 用于电子装置的差分熔丝读出电路 | |
JP2002099334A (ja) | 基準電圧発生回路 | |
JP2763788B2 (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |