KR100314892B1 - Mos트랜지스터의한계전압을조정하는장치및방법 - Google Patents

Mos트랜지스터의한계전압을조정하는장치및방법 Download PDF

Info

Publication number
KR100314892B1
KR100314892B1 KR1019950704337A KR19950704337A KR100314892B1 KR 100314892 B1 KR100314892 B1 KR 100314892B1 KR 1019950704337 A KR1019950704337 A KR 1019950704337A KR 19950704337 A KR19950704337 A KR 19950704337A KR 100314892 B1 KR100314892 B1 KR 100314892B1
Authority
KR
South Korea
Prior art keywords
voltage
mos transistor
threshold voltage
effective threshold
voltage signal
Prior art date
Application number
KR1019950704337A
Other languages
English (en)
Other versions
KR960702637A (ko
Inventor
리챠드 빌링스 머릴
도그.로버트 화렌코프
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR960702637A publication Critical patent/KR960702637A/ko
Application granted granted Critical
Publication of KR100314892B1 publication Critical patent/KR100314892B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

MOS 트랜지스터의 실효 한계 전압을 조정하는 장치 및 방법이 개시되어 있다. 기준전압 발생회로는 제 1 전압신호를 발생시키는데 사용된다. MOS 트랜지스터를 포함하는 한계 전압 감시회로는 상기 MOS 트랜지스터의 실효 한계 전압을 측정하고 제 2 전압신호를 발생시키는데 사용된다. 피드백 회로는 상기 제 2 전압신호와 상기 제 1 전압신호를 비교하고 상기 제 1 전압신호가 상기 제 2 전압 신호와 실질적으로 동일하도록 상기 MOS 트랜지스터의 실효 한계 전압을 조정한다. 상기 MOS 트랜지스터의 실효 한계 전압은 소오스 - 몸체 전압전위를 조정함으로써 조정된다. 상기 방법은 제 1 전압신호를 발생시키는 단계, MOS 트랜지스터의 실효 한계 전압을 측정하는 단계, 제 2 전압신호를 발생시키는 단계, 상기 제 2 전압 신호와 상기 제 1 전압 신호를 비교하는 단계, 및 상기 제 2 전압 신호가 상기 제 1 전압 신호와 실질적으로 동일하도록 상기 MOS 트랜지스터의 실효한계 전압을 조정하는 단계를 포함한다.

Description

MOS 트랜지스터의 한계 전압을 조정하는 장치 및 방법
발명의 배경
1.발명의 분야
본 발명은 금속 - 산화물 - 반도체 ( MOS ) 트랜지스터에 관한 것이며, 보다 구체적으로 기술하면, MOS 트랜지스터의 한계 전압을 조정하는 장치 및 방법에 관한 것이다.
2.관련기술에 대한 설명
금속산화물 반도체 전제 효과 트랜지스터 ( MOSFET )는 게이트 및 채널을 분리시키는데 얇은 유전 장벽을 사용한다. 게이트 단자에 인가된 제어 전압은 유전 장벽 양단에 전계를 유도하고 채널 영역에서의 자유 캐리어 농도를 변화시킨다. MOS 트랜지스터는 채널 영역의 도전 형태에 따라 P - 채널 또는 n - 채널 디바이스로서 분류된다.
MOS 트랜지스터는 또한 동작 모드에 따라 분류된다. 공핍 모드( depletion - mode ) MOS 트랜지스터에 있어서, 도통상태의 채널은 게이트 전압이 전혀 인가되지 않은 게이트하에서 존재한다. 인가된 게이트 전압은 채널의 일부를 " 공핍 " 또는 좁힘으로써 소오스 및 드레인 사이의 전류를 제어한다.
증가 모드 MOS 트랜지스터에 있어서, 0으로 인가되는 게이트에서는 소오스 및 트레인 사이에 도전 채널이 존재하지 않는다. 적절한 극성의 게이트-소 오스 바이어스가 인가되어 한계 전압 ( VT) 이상으로 증가되기 때문에, 국부화된 반전층은 게이트 바로 하부에 형성된다. 이러한 층은 소오스 및 드레인 사이의 도전 채널로서 사용된다. 게이트 - 소오스 바이어스가 부가적으로 증가되는 경우, 유도채널의 저항율은 감소되고, 소오스 및 드레인 사이의 전류 도통은 증가된다.
n - 채널 증가 모드 MOS 트랜지스터에 있어서, 게이트 - 소오스 전압( VGS)은 채널을 유도하기 위하여 양 (+) 이여야 한다. 상기 채널이 형성될때까지 어떠한 전류도 흐를수 없기때문에, VGS 가 양 (+) VT를 초과하는 경우에만 전류는 흐른다. p - 채널 증가 모드 MOS 트랜지스터에 있어서, 게이트 - 소오스 전압( VGS) 은 채널을 유도하기 위하여 음 (-) 이여야 한다. VGS가 음 (-) VT이하로 강하할 경우에만, 다시 말하면 VSG가 양 (+) VT를 초과하는 경우에 전류는 흐른다.
MOS 트랜지스터의 한계 전압( VT)의 값은 제조 공정사양, 즉, 채널 길이, 채널 폭, 도우핑등에 의해 부분적으로 결정된다. 따라서, VT는 제조시 바람직한 레벨로 세트될 수 있다.
수천개의 MOS 트랜지스터를 포함할 수 있는 집적회로에 있어서, 여러 회로는 트랜지스터를 온 ( on ) 및 오프 ( off ) 상태로 스위칭하기 위하여 각각의 트랜지스터의 게이트 - 소오스 전압 ( VGS)을 변화시키는데 사용된다. 일반적으로, VGS는 트랜지스터를 온상태로 스위칭하도록 VT이상으로 증가되고 트랜지스터를 오프상태로 스위칭하도록 VT이하로 감소된다. 개별 트랜지스터의 VGS를 변화시키는데 사용되는 회로는 집적회로에 공급되는 미리 결정된 공급 전압으로 동작하도록 구성된다.
비록 종래의 MOS 트랜지스터가 수천가지의 집적회로 용도에서 적절한 기능을 했지만, 현재에는 MOS 트랜지스터의 비효율성에 기여했던 한계 전압 ( VT) 선택과 관련된 적어도 2 가지 문제점이 있다,
VT선택과 관련된 제 1 문제점은 미리 결정된 공급 전압에 관한 것이다. 전압 공급원에 배치된 부하의 변동 및 여러 전압 공급원에 있어서의 불일치에 기인하여, 2 볼트만큼 낮게 되거나 5 볼트만큼 높게 되도록 3.3 볼트인 것으로 가정되어 있는 미리 결정된 공급 전압에 대하여는 너무나도 통상적이다. 따라서, 트랜지스터의 VT는, 트랜지스터가 2 - 5 볼트의 범위에 있는 공급 전압으로 동작가능하도록 선택되어야 한다.
그러나, 트랜지스터가 그와같이 넓은 공간 전압 범위에서 효율적으로 동작하도록 VT를 선택하는 것은 어렵다, 예를들면, 공급전압이 2 볼트일때 최적의 성능에 대해 트랜지스터의 VT가 낮게 선택되는 경우, 5 볼트 공급전압은 VGS가 VT보다 훨씬 더 높게 증가하게 한다. 선택된 VT가 5 볼트 공급과 관련된 동작에 대해 너무 낮을 수 있기때문에, 트랜지스터가 오프상태로 스위칭된다고 가정되는 경우 VGS는VT에 근접하거나 마치 VT와 동일할 수 있다, 따라서, VT가 너무 낮은 경우, 트랜지스터는, 오프상태로 된다고 가정되는 경우 전류 누설을 초래시키도록 약간 온상태로 될수 있다.
그 반면에, 공급 전압이 5 볼트일때 최적 성능 (즉, 오프상태에서의 낮은 누설) 에 대해 트랜지스터의 VT가 높게 선택되는 경우, 단지 2 볼트만의 공급 전압은 트랜지스터의 동작 범위에서 사용될수 있는 " 헤드룸 ( headroom ) " 의 양을 감소시킨다. 구체적으로 기술하면, 본원에서 사용되는 " 헤드룸 " 이라는 용어는 공급 전압과 VT사이의 차를 언급하는 것으로 의도되어 있다. 선택된 VT가 너무 높으면, 헤드룸이 감소되는데, 이는 트랜지스터를 온상태로 스위칭하도록 VGS가 VT보다 훨씬 높게된다는 보장이 없기 때문에 바람직스럽지 않다. 실로, VGS가 VT에 조차 이를 수 없으며, 그러한 경우에 트랜지스터가 온상태로 스위칭될 수 없는 경우가 있을 수 있다.
한계 전압 선택과 관련된 제 2 문제점은 MOS 트랜지스터의 제조공정에 관한 것이다. 채널 길이, 채널폭, 게이트 산화물 두께, 도우핑등 모두는 VT를 결정하도록 역할을 한다. 비록 현대 제조 기술은 VT가 꽤 정확하게 한정되게 하지만, 그럼에도 불구하고 제조 공정에서의 불일치는 개별 트랜지스터 사이의 VT변동을 야기시킨다,
VT가 정확하게 세트될 수 없다면, 비록 공급 전압이 그의 특정값으로부터 변동하지 않을지라도, 전류 누설 또는 감소된 헤드룸과 같은 문제점이 생길수 있다. 다시 말하면, VT가 사양의 낮은 부분에서 나타나면, 전류 누설이 문제일 수 있다. 그 반면에, VT가 사양의 높은 부분에서 나타나면, 헤드룸이 감소된다.
VT를 정확하게 제어할 수 없는 종래의 해결 방안은 아마도 도우핑 변동에 기인하여 VT가 사양의 낮은 부분에서 나타나는 경우 전류 누설이 사양범위내에서 존재하도록 과도하게 큰 채널길이 ( L ) 를 선택하는 단계를 지닌다. 그러나, 이러한 해결 방안은 과도하게 큰 채널길이가 사용되는 경우 평균 구동 전류가 전류 누설을 제어하도록 낮게 유지되어야 할 단점에 직면한다. 보다 높은 구동전류를 지니는 것이 보다 바람직스럽다.
전력 유지를 위하여 MOS 트랜지스터에 보다 낮은 전압을 사용하는 것이 점차로 보다 바람직스러워지고 있다. 공급 전압이 감소함에 따라, VT의 정확한 값에 관한 정확한 제어는 보다 중요하게 된다. VT값에 관한 정확한 제어는 보다 낮은 헤드룸이 사용가능하기 때문에 중요하다. 더군다나, VT가 정확하게 제어될 수 있다면, 트랜지스터는, 보다 높은 구동 전류를 허용하게 하는 공정 사양으로써 제조될 수 있다.
그러므로, MOS 트랜지스터 한계 전압 ( VT)선택과 관련된 문제를 해결하는장치 및/또는 방법이 필요하다.
발명의 개요
본 발명은 MOS 트랜지스터의 실효 한계 전압을 조정하는 장치를 제공한다. 기준 전압 발생 회로는 제 1 전압 신호를 발생시키는데 사용된다. MOS 트랜지스터를 포함하는 한계 전압 감시 회로는 MOS 트랜지스터의 실효 한계 전압을 측정하고 제 2 전압 신호를 발생시키는데 사용된다. 피드백 회로는 상기 제 2 전압 신호와 상기 제 1 전압 신호를 비교하고 MOS 트랜지스터의 실효 한계 전압을 조정함으로써 상기 제 1 전압 신호가 상기 제 2 전압 신호와 거의 동일하게 한다.
본 발명은 또한 MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 방법을 제공한다. n - 채널 MOS 트랜지스터의 실효 한계 전압을 조정하는데 사용될 수 있는 제 1 방법에 의하면, 바람직한 실효 한계 전압과 거의 동일한 전압을 지니는 제 1 전압 신호가 발생된다. 그 다음에, MOS 트랜지스터의 실효 한계 전압이 측정된다. MOS 트랜지스터의 측정된 실효 한계 전압과 거의 동일한 전압을 지니는 제 2 전압 신호는 그후에 발생된다. 상기 제 1 전압 신호는 상기 제 2 전압 신호와 비교되고 상기 MOS 트랜지스터의 실효 한계 전압은 조정됨으로써 상기 제 2 전압 신호가 상기 제 1 전압 신호와 거의 동일하게 한다.
p - 채널 MOS 트랜지스터의 실효 한계 전압을 조정하는데 사용할 수 있는 제 2 방법에 의하면, 제 1 전압 신호가 바람직한 실효 한계 전압과 공급 전압 사이의 차와 거의 동일한 전압을 지니고, 제 2 전압 신호가 MOS 트랜지스터의 측정된 실효 한계 전압과 공급 전압 사이의 차와 거의 동일한 전압을 지니는 것을 제외하고는상기 제 1 방법과 유사하다.
본 발명의 특징 및 이점에 대한 보다 양호한 이해는 본 발명의 원리가 사용된 예시적인 실시예를 보여주는 이하 발명의 상세한 설명 및 첨부된 도면을 참조하면 실현될 것이다.
제 1 도는 본 발명의 제 1 실시예에 따른 한계 전압 조정 장치를 예시하는 블록 다이어그램이다,
제 2 도는 제 1 도에 도시된 한계 전압 조정장치를 예시하는 회로도이다.
제 3 도는 본 발명의 제 2 실시예에 따른 한계 전압 조정장치를 예시하는 회로도이다.
제 4 도는 본 발명의 제 3 실시예에 따른 한계 전압 조정장치를 예시하는 회로도이다.
제 5도는 본 발명의 제 4 실시예에 따른 한계 전압 조정장치를 예시하는 회로도이다.
바람직한 실시예에 대한 상세한 설명
본 발명은 본원에서는 MOS 트랜지스터의 " 실효 한계전압 ( VTeff) " 으로서 언급되는 변수를 조정하는 장치 및 방법을 제공함으로써 상기에 기술된 한계 전압( VT) 선택과 관련된 2 가지 문제점을 극복한다. 본원에서 사용되는 " 한계 전압 " 및 " 실효 한계 전압 " 이라는 용어들의 의미는 약간 상이하다.
본원에서 사용되는 " 한계 전압 ( VT) " 이라는 용어는 트랜지스터 " 몸체 " 가 소오스와 동일한 전위에 결속되는 경우 전류가 트레인 및 소오스사이로 흐르기 시작하는 트랜지스터 게이트 - 소오스 전압 ( VGS) 을 언급하고자 의도되어 있다. 구체적으로 기술하면, 전류가 게이트의 바로 하부에 있는 얇은 표면 채널에 제한되어 있기 때문에 MOS 트랜지스터의 반도체 영역 대부분은 대개 불활성 상태이다. 이러한 트랜지스터 부분은 " 몸체 " 라고 불리우며 종종 소오스와 동일한 전위에 결속되어 있다. 상기 몸체가 소오스와 동일한 전위에 결속되어 있는 경우, 소오스 - 몸체 전압( VSB) = 0 볼트이다. 이러한 시나리오에서, 즉, 상기 몸체가 소오스와 동일한 전위에 결속되어 있는 경우, VT값은 상기에 기술된 제조 공정 사양에 의해 주로 결정된다.
그러나, 트랜지스터의 몸체에 인가된 전위를 변화시킴으로써 (즉, 소오스 - 몸체 전압 ( VSB) 을 변화시킴으로써), 비록 " 한계전압 ( VT) " 이 제조 공정 사양에 의해 이미 결정되어졌다 하더라도, 드레인 및 소오스 사이에 전류가 흐르기 시작하는 게이트 - 소오스 전압은 부가적으로 조정될 수 있다. 본원에서 사용되는 " 실효 한계전압 ( VTeff) " 이라는 용어는 어느 주어진 소오스 - 몸체 전압 ( VSB) 의 값에 대하여 드레인 및 소오스 사이로 대략 1.0 마이크로 암페아의 전류가 흐르는 VGS를 언급하고자 의도되어 있다.
그러므로, 트랜지스터의 실효 한계 전압 ( VTeff)은 몸체에 인가되는 전위를변화시킴으로써 조정될 수 있다. n - 채널 MOS 트랜지스터에 있어서, 양(+) VSB는 VTeff를 증가시키며, 음 (-) VSB는 VTeff를 감소시킨다. P - 채널 MOS 트랜지스터에 있어서, 양 (+) VSB는 VTeff를 감소시키며 음 (-) VSB는 VTeff를 증가시킨다.
일반적으로, 본 발명은 트랜지스터의 VTeff를 끊임없이 감시하고 집적회로에 의해 수신되는 공급 전압 ( Vcc ) 의 실제 값에 비추어 트랜지스터 성능을 개선시키는 값으로 VTeff를 동적으로 조정함으로써 공급 전압 변동에 관한 문제점을 극복한다. 제조공정 변동에 관한 문제점은 트랜지스터의 VTeff를 끊임없이 감시하고 특정화된 VT에 보다 근접한 값으로 VTeff를 동적으로 조정함으로써 극복된다.
제 1 도는 공급전압 변동에 관한 문제점을 극복하는데 사용되는 본 발명의 제 1실시예에 따른 한계 전압 조정장치 (20)를 예시한 것이다. 상기 장치(20)는 수백개 또는 수천개의 MOS 트랜지스터 (22)의 VTeff를 조정하는데 사용될 수 있다. 트랜지스터 (22) 의 VTeff는 각각의 트랜지스터 (22) 의 몸체에 인가되고, 다시금 각각의 트랜지스터 (22)의 VSB를 변화시키는 전위를 변화시킴으로써 조정된다, VTeff는 트랜지스터에 의해 수신되는 공급 전압 ( Vcc ) 의 실제값에 비추어 트랜지스터 성능을 개선시키는 값으로 조정된다.
상기 장치 (20)는 기준 전압 발생기 (24), 실효 한계 전압 모니터 (26), 및 비교 및 피드백 회로 (28) 를 포함한다. 이들 구성요소는 공급전압 ( Vcc ) 의 실제값에 비추어 VTeff의 바람직스러운 값, 트랜지스터 (22)의 VTeff의 현재값, 그리고 VTeff의 바람직스러운 값을 이루기 위하여 양 (+)또는 음 (-) 전위가 트랜지스터(22) 의 몸체에 인가되어야하는 지를 결정하도록 서로 기능을 한다. 제 1 도에 도시된 실시예에서, 트랜지스터 (22) 는 n - 채널 MOS 트랜지스터이다.
기준 전압 발생기 (24) 는 공급전압 ( Vcc ) 을 수신하고 Vcc 의 실제값에 비추어, VTeff의 바람직스러운 값, 본원에서는 " 바람직한 실효 한계 전압 ( VTedes)"으로서 언급되는 양을 결정한다. 이러한 결정이 내려진후에, 기준 전압 발생기 (24) 는 VTdes와 동일할 수 있거나 그러하지 않을 수 있는 기준 (또는 제 1)전압 신호 ( Vref) 를 발생시킨다. 구체적으로 기술하면, 트랜지스터 (22) 가, 제 1도에 도시된 실시예의 경우에서와 같이, n - 채널 MOS 트랜지스터인 경우, Vref는 VTdes와 대략적으로 동일하다. 그러나, 하기에 기술되는 바와같이, 트랜지스터 (22) 가 p - 채널 MOS 트랜지스터인 경우, Vref는 대개 공급전압 ( Vcc )과 VTdes사이의 차와 대략적으로 동일하다.
기준 전압 발생기 (24)는 Vcc 의 실제값에 비추어 VTdes를 결정한다. Vcc 의 실제값이 사양에서 요구되는 것보다 낮고 VTeff의 현재값이 너무 높으면, 트랜지스터 (22)는 온상태로 스위칭되는 것이 가능하지 않을 수 있다. 그러므로, 기준전압 발생기 (24)는, VT보다는 대개 작으며, 트랜지스터 (22)가 Vcc 의 낮은 값에 대해온상태로 스위칭되는 것이 가능하다는 것을 보장하는 VTdes의 값을 결정한다. 그 반면에, Vcc 의 실제값이 사양에서 요구되는 것보다 높으며 VTeff의 현재값이 너무 낮은 경우, 전류 누설이 과다해질수 있으며, 그러므로, 기준 전압 발생기 (24) 는, 대개 VT보다 크며, 트랜지스터 (22) 가 오프상태로 스위칭되는 경우 전류 누설을 감소시키는 VTdes의 값을 결정한다.
상기 분석으로부터 알수있는 바와같이, VTdes가 Vcc 의 작은 값에 대해 작으며 VTdes가 Vcc 의 큰 값에 대해 크다. 따라서, 기준전압 발생기 (24) 는 Vcc 의 실제값의 일부분과 동일하게 함으로써 VTdes를 결정한다. 전압 분할기 회로는, 제 2 도를 참조하여 하기에 상세하게 기술되겠지만, Vcc 의 일부분과 VTdes를 균등하게하는데 사용된다, 그 이외에도, 본 발명의 실시예가 Vcc 의 일부분과 동일하게 함으로써 VTdes를 결정하지만, VTdes는 또한 VCC 에 관계없이 결정될 수 있다는 점이 계획된다는 것을 이해하여야 한다. 예를들면, VTdes는 Vcc 가 변화하는 동안 일정하게 유지될수 있다.
기준전압 발생기 (24)에 의해 발생되는 기준 전압 신호 ( Vref)는 비교 및 피드백 회로(28)에 의해 수신된다. 제 1 도에 도시된 실시예에서, Vref는 VTdes와 동일하다.
실효 한계 전압 모니터 (26) 는 트랜지스터 (22) 의 VTeff의 현재값을 측정하고 그러한 측정에 응답하여 감시 (또는 제 2) 전압 신호 ( Vmon) 를 발생시킨다. 또한 비교 및 피드백 회로 (28) 에 의해서도 수신되는 감시 전압 신호 ( Vmon) 는 VTeff의 현재값과 동일할수도 그러하지 않을수도 있다. 구체적으로 기술하면, 제 1 도에 도시된 실시예의 경우에서와 같이 트랜지스터 (22) 가 n - 채널 MOS 트랜지스터인 경우, Vmon은 VTeff의 현재 값과 대략적으로 동일하게 된다. 그러나, 하기에 기술되는 바와 같이, 트랜지스터 (22) 가 p - 채널 MOS 트랜지스터인 경우, Vmon은 대개 VTeff의 현재값과 공급전압 ( Vcc ) 사이의 차와 대략적으로 동일하게 된다.
제 2 도를 참조하여 하기에 보다 상세히 기술되겠지만, 실효 한계전압 모니터 (26) 는 트랜지스터 (22) 중 하나를 샘플로서 사용하고 그의 VTeff를 측정함으로써 트랜지스터 (22) 의 VTeff를 측정한다.
비교 및 피드백 회로(28)는, VTdes를 이루기 위하여 양(+)또는 음(-) 조정 전위 ( Vadj) 가 트랜지스터 (22) 의 몸체에 인가되어야 하는지를 결정하고, 그러한 결정에 응답하여 상기 전위 ( Vadj)를 인가한다. 이러한 결정은 서로에 대하여 기준 전압신호 ( Vref) 및 감시 전압신호 ( Vmon) 를 비교함으로써 내려진다.
제 1 도에 도시된 실시예의 경우에서와 같이, 트랜지스터 (22)가 n - 채널MOS 트랜지스터인 경우, Vmon은 Vteff의 현재값과 동일하며 Vref는 VTdes와 동일하다. Vmon이 Vref보다 큰 전위를 지니는 경우, VTeff의 현재값은 VTdes보다 크다, 이러한 시나리오에서, VTeff는 감소되어야 하며, 비교 및 피드백 회로 (28)는, 음 (-)소오스 - 몸체 전압 ( VSB)을 형성하기위하여 트랜지스터(22) 각각의 몸체에 양 (+) Vadj를 인가시킨다. Vmon이 Vref보다 작은 전위를 지니는 경우, VTeff의 현재값은 VTdes보다 작다. 이러한 시나리오에서, VTeff 는 증가되어야 하며, 비교 및 피드백 회로 (28) 는, 양 (+) 소오스 - 몸체 전압 ( VSB) 을 형성하도록 트랜지스터 (22) 각각의 몸체에 음 (-) Vadj를 인가시킨다.
조정전위 ( Vadj)는 또한 실효 한계 전압 모니터 (26)에도 피드백된다. Vadj신호는, 트랜지스터 (22)의 VTeff의 현재값을 측정함에 있어서 실효 한계 전압 모니터 (26) 에 의해 샘플로서 사용되는 트랜지스터의 VTeff를 조정하는데 사용된다. 따라서, 샘플 트랜지스터의 VTeff는 트랜지스터 (22) 와 동일한 방식으로 갱신된다. 이러한 피드백 루프는 트랜지스터 (22) 의 VTeff의 현재31의 끈임없는 감시를 용이하게 한다.
제 2 도는 제 1 도에 도시된 장치 (20) 를 구현하는데 사용되는 회로를 예시한 것이다. 기준 전압 발생기 (24) 는 직렬 접속된 저항 (R1, R2) 으로 구성된 전압 분할기 회로를 포함한다. 저항 (R1, R2)은 각각 5㏁ 및 1㏁ 의 값을 지니는 것이 바람직스럽다, 저항 (R1, R2) 은 공급전압 ( Vcc ) 및 또 다른 공급전압 ( Vss ) 사이에 접속되어 있다.
공급전압 ( Vss ) 은 Vcc 보다 낮은 전위를 지닌다. 본원의 분석을 위하여, Vss 가 접지전위와 동일하며, 따라서 기준 전압 발생기 (24)및 실효 한계 전압 모니터 (26)에 인가되는 " 공급전압 " 이 Vcc 의 값이라고 가정되어 있다.
Vss 가 접지전위와는 다른 것과 동일할 경우, 기준 전압 발생기 (24) 및 실효 한계 전압 모니터 (26) 에 인가되는 " 공급전압 " 은 Vcc 및 Vss 사이의 전위차이다.
상기에 기술한 바와같이, 기준 전압 발생기 (24)는 VTdes의 값을 결정하며, VTdes의 값은 Vcc 의 일부분이다. VTdes의 이상적인 값은 Vcc 의 대략 15 % 이라고 생각되지만, 이러한 백분율은 여러 회로용도에 이상적이지 않을 수 있으며 본 발명은 이러한 백분율의 수정이 보다 효과적인 결과를 초래시키는 다른 상항을 포함하도록 의도되어 있다는 것을 잘 이해해야 한다.
상기에 설명한 바와같이, 트랜지스터 (22)가 n - 채널 MOS 트랜지스터인 경우, Vref는 대략적으로 VTdes와 동일하다. 결국
Vref= VTdes
= 0.15 Vcc
= Vcc (R2/(R1 + R2))
가 된다. R1및 R2에 대한31을 이러한 등식에 대입시키면, 결국
Vref= Vcc (1㏁/(5㏁ + 1㏁))
= 0.166 Vcc
가 된다. 따라서, 저항(R1, R2)으로 구성된 전압 분할기 회로는 대략적으로 Vcc 의 15 % 와 동일한 Vref의 값을 생성시킨다.
실효 한계 전압 모니터 (26)는 드레인에 접속된 게이트 및 상기 드레인과 직렬로 접속된 저항 (R3) 을 지니는 n - 채널 MOS 트랜지스터 (MN1) 를 포함한다. 저항(R3)은 5㏁의 값을 지니는 것이 바람직스럽다. 저항(R3)및 트랜지스터(MN1) 는 Vcc 및 Vss 사이에 직렬로 접속되어 있다.
실효 한계 전압 모니터 (26) 는 트랜지스터 (MN1) 의 VTeff의 현재31을 측정함으로써 트랜지스터 (22)의 VTeff의 현재값을 측정한다. 하기에 기술되겠지만, 트랜지스터 (MN1) 의 VTeff의 현재값은 트랜지스터 (22) 각각의 VTeff또는 단지 트랜지스터 (22) 각각의 VTeff의 근사치만을 나타낼수 있다.
VTeff의 현제값은 VGS를 측정함으로써 측정된다. 구체적으로 기술하면, 트랜지스터 (MN1)가 드레인에 접속된 게이트를 지니기때문에, 게이트 - 소오스 전압 ( VGS) 은 드레인 - 소오스 전압 ( Vns ) 과 동일하다, 결국 VGS가 Vcc 및 저항 (R3) 양단에 걸린 전압 강하( VR3)사이의 차와 동일하게 된다. 그러므로, 대략적으로1.0 마이크로 암페아의 전류가 드레인으로부터 소오스 흐르는 경우 트랜지스터 (MN1) 의 VTeff의 현재값은 VGS와 동일하다.
상기에 기술한 바와같이, 실효 한계 전압 모니터 (26) 는 또한 VTeff측정에 응답하여 감시 (또는 제 2) 전압 신호 ( Vmon) 를 발생시킨다. Vmon은 MN1 의 드레인에서 발생된다. 즉, Vmon은 트레인 및 Vss 사이의 전위차이다. 비교 및 피드백 회로 (28) 에 의해 수신되는 Vmon은 VTeff의 현재값과 동일할수도 그러하지도 않을 수도 있다. n - 채널 MOS 트랜지스터의 VTeff를 조정하는 제 2 도에 도시된 실시예에 대하여, 대략 1.0 마이크로 암페아의 전류가 드레인으로부터 소오스로 흐르는 경우 VTeff 와 동일한 VGS 와 Vmon 이 동일하다.
비교 및 피드백 회로 (28) 는 연산증폭기 (OP1) 를 포함한다. 연산증폭기 (OP1)는 반전 입력에서는 Vref 를, 그리고 비반전 입력에서는 Vmon을 수신함으로써 Vmon과 Vref를 비교한다. 대개, 연산증폭기 (OP1) 및 트랜지스터의 몸체로의 피드백 루프는 저항 (R1, R2)사이의 노드에 걸린 전압( Vref)이 트랜지스터(HN1) 의 트레인에 걸린 전압 ( Vmon) 과 동일할때까지 트랜지스터 (MN1) 의 VTeff를 동적으로 조정한다.
구체적으로 기술하면, Vmon이 Vref보다 큰 전위를 지니는 경우, 즉 VTeff>VTdes인 경우, 연산증폭기 (OP1) 는, 트랜지스터 (22) 의 몸체와 아울러트랜지스터(MN1)의 몸체에 인가되는 양(+)의조정 전압신호( Vadj)를 발생시킨다. 양(+) 의 Vadj는 VTeff가 감소되게 하는 음 (-) 의 VSB를 야기시킨다. Vmon이 Vref보다 작은 전위를 지니는 경우, 즉 VTeff< VTdes인 경우, 연산 증폭기(OP1)는, 트랜지스터 (22)의 몸체와 아울러 트랜지스터 (HN1)의 몸체에 인가되는 음(-)의 조정 전압 신호( Vadj)를 발생시킨다. 음(-)의 Vadj는, VTeff가 증가되게하는 양 (+) 의 VSB를 야기시킨다.
트랜지스터 (MN1)의 VTeff가 조정됨에 따라, 이는 VTdes에 보다 근접해진다. 비교 및 피드백 회로 (28)는 Vmon과 Vref를 비교하여 트랜지스터(MN1) 의 VTeff를 조정하도록 Vadj를 피드백시키는 동작을 계속한다. 결국, VTeff는 VTdes와 동일하게 되며, 트랜지스터 (22) 의 성능이 개선된다.
연산증폭기 (OP1) 에는 2개의 상이한 공급 전압 ( Vcc, Vsx )이 공급된다. 공급 전압 ( Vsx ) 은 Vss 보다 낮은 전위를 지닌다. 연산증폭기 (OP1) 는 양(+) 의 VSB 를 형성하도록 Vss 보다 낮은 전위를 갖는 공급 전압을 수신하여야 한다. 상기에 설명된 바와같이, 본원의 분석을 위해 Vss 가 접지전위와 동일하다고 가정되었다. 트랜지스터 (HN1)의 소오스는 Vss 에 접속되어 있다. 양(+)의 VSB를 형성하기 위하여, Vss 보다 낮은 전위를 지니는 음 (-) 의 Vadj는 트랜지스터 (MN1)의 몸체에 인가되어야 한다. 연산증폭기 (OP1)가 그러한 음 (-)의 Vadj를 발생시키기위하여, 상기 연산증폭기 (OP1)에는 이러한 전위, 즉 Vsx 를 지니는 공급 전압이 공급되어야 한다. 공급 전압 ( Vsx ) 은 표준 전하펌프 바이어스 발생기에 의해 발생될 수 있다.
제 2 도에 도시된 본 발명의 실시예를 요약하면, 저항 (R1, R2) 으로 구성된 전압 분할기 회로를 포함하는 기준 전압 발생기는, n - 채널 MOS 트랜지스터 (22) 의 경우에는 바람직한 실효 한계 전압 ( VTdes) 과 동일한 기준 전압신호 ( Vref) 를 발생시킨다. 실효 한계 전압 모니터 (26) 는 트랜지스터 (MN1) 의 현재값을 측정하고, n - 채널 MOS 트랜지스터 (22)의 경우에는 VTeff의 현재값과 동일한 감시전압 신호 ( Vmon) 를 발생시킨다. 연산증폭기 (OP1) 를 포함하는 비교 및 피드백 회로 (28) 는 Vmon( VTeff와 동일함) 과 Vref( VTdes와 동일함 ) 를 비교하고 VTdes와 동일하도록 VTeff를 조정하기 위하여 트랜지스터 (22) 각각 뿐만 아니라 트랜지스터(MN1) 의 몸체에 양 (+) 또는 음 (-) 의 Vadj를 인가한다.
상기에 언급된 바와같이, 수백개 또는 수천개의 트랜지스터 (22) 각각의 VTeff는 소오스 - 몸체 전압 ( VSB) 을 조정하기 위하여 트랜지스터 (22) 각각의 몸체에 Vadj를 인가함으로써 조정된다. 집적회로에서, Vadj는, 여러 트랜지스터가 형성되는 실리콘 튜브에 Vadj를 인가함으로써 트랜지스터의 몸체에 인가된다.
따라서, 단일의 실리콘 튜브에 Vadj를 인가함으로써, Vadj는 여러 트랜지스터의 몸체에 인가된다.
또한 상기에 언급된 바와같이, 트랜지스터 (MN1) 는 트랜지스터 (22) 중 하나의 샘플이며 트랜지스터 (MN1) 의 VTeff의 현재값은 트랜지스터 (22) 각각의 VTeff또는 단지 트랜지스터 (22) 각각의 VTeff의 근사치만을 나타낼수 있다. 트랜지스터 (MN1) 는 트랜지스터 (22) 중 어느 하나 또는 모두와 정합될 수도 그러하지 않을 수도 있다는 점을 이해하여야 한다. 트랜지스터 (MN1) 가 트랜지스터 (22) 모두와 정합되는 경우, 트랜지스터 (MN1)의 VTeff는 트랜지스터 (22)각각의 VTeff와 동일한 것이다. 그 반면에, 트랜지스터 (MN1) 가 트랜지스터 (22) 모두와 정합되지 않는 경우, 트랜지스터 (MN1)의 VTeff는 아마도 정합되지 않은 트랜지스터 (22)와는 약간 상이하다. 비록 트랜지스터 (22)의 약간이나 심지어는 대부분이 트랜지스터 (MN1)와 정합되지 않을지라도, 단일의 한계 전압 조정장치 (20)는 트랜지스터 (22) 모두의 VTeff를 정착하게 조정하는데 사용될 수 있다.
제 3 도는 공급 전압 ( Vcc ) 변동에 관한 문제점을 극복하는데 사용되는 본 발명의 또다른 실시예를 예시한 것이다. 장치 (30)는 수백개 또는 수천개의 p - 채널 MOS 트랜지스터 (32) 각각의 VTeff를, 회로에 의해 수신되는 Vcc 의 실제간에 대해 트랜지스터 성능을 향상시키는 값으로 조정하는데 사용된다,
장치 (30) 는 장치 (20) 와 구성 및 동작상 매우 유사하다. 구체적으로 기술하면, 각각 1㏁ 및 5㏁ 의 값을 지니는 2 개의 저항 (R4, R5) 으로 구성된 전압 분할기 회로는 Vref를 생성시키는데 사용된다. 드레인에 접속된 게이트를 지니는 p - 채널 트랜지스터(MP1)는 5㏁의 값을 지니는또다른 저항(R6)과 직렬로 접속되어 있다 신호( Vmon)는 트랜지스터 (MP1)의 트레인에서 발생된다.
연산중폭기 (OP2) 는 반전 입력에서는 Vref를, 그리고 비반전 입력에서는 Vmon을 수신한다. Vref및 Vmon은 서로 비교되고 조정 전압 신호( Vadj)는 트랜지스터 (32)각각의 몸체와 아울러 트랜지스터 (MP1)의 몸체에 인가되어, VTdes로 VTeff를 조정한다.
그러나, 상기에 인지되어 있지 않지만, n - 채널 트랜지스터 (22, MN1)대신에 p - 채널 트랜지스터 (32, MP1)를 사용하는것으로부터 유래되는 장치 (20) 및 장치(30) 의 동작 사이의 차이점이 존재한다. 독자는 p - 채널 증가 모드 MOS 트랜지스터에 대해 게이트 - 소오스 전압 ( VGS) 이 채널을 유도하기 위하여 음 (-) 이어야 한다는 것을 생각해낼 것이다. VGS가 음 (-) 의 VT이하로 강하할 경우에만, 또는 다시 말하면 VSG가 양 (+) 의 VT를 초과하는 경우에, 전류가 흐른다. 더군다나, p - 채널 MOS 트랜지스터에서, 양 (+)의 소오스 - 몸체 전압 ( VSB) 은 VTeff를 증가시킨다.
p - 채널 MOS 트랜지스터의 극성이 n - 채널 MOS 트랜지스터와는 반대이기때문에, 트랜지스터 (MP1)는 Vss 라기 보다는 오히려 Vcc 에 접속된 소오스를 지닌다. 트랜지스터 (MP1)의 이러한 배향은 결국 MP1의 드레인에서 발생되는 Vmon이 트랜지스터 (MP1)의 VSG보다는 오히려 저항(R6) 양단에 걸린 전압( VR6)과 동일해지게 한다. 따라서, 대략 1.0 마이크로 암페아의 전류가 트랜지스터 (MP1) 를 통해 흐르는 경우, VTeff는 VSG와 동일하고 Vmon은 Vcc 및 VTeff사이의 차 또는 VR6와 동일하지만, 제 2도의 장치에서와 같이 Vmon은 단순히 VTeff와 동일하지는 않다.
그 이외에도, 제 2 도의 장치에서와 같이 Vref는 단순히 VTdes와 동일하지는 않다. 연산증폭기 (OP2)의 기능은, 트랜지스터 (MP1)의 VTeff가 VTdes와 동일해질 때까지 트랜지스터(MP1)의 VTeff를 동적으로 조정하는 것이다. 연산증폭기 (OP2) 는 Vref가 Vmon과 동일해질때까지 VTeff를 조정하는 이와같은 기능을 수행한다. Vref가 VTdes와 동일한 경우, Vmon은 결과적으로 VTdes와 동일하게 되는데, 이는 결국 VR6가 트랜지스터 (MP1) 의 VSG보다는 오히려 VTdes와 동일해지게 한다,
그러므로, VSG가 결과적으로 VTdes와 동일하게 하기위하여, Vmon은 Vcc 와 VTdes사이의 차와 동일해지게 이루어져야 한다. Vref가 초기에 Vcc 와 VTdes사이의 차와 동일해지는 경우 Vmon은 결과적으로 Vcc 와 VTdes사이의 차와 동일하다. VTdes가 Vcc 의 대략 15 % 이도록 선택되는 경우, 결국
Vref= Vcc - VTdes
= Vcc - 0.15 Vcc
= 0.85 Vcc
가 된다. 저항(R4, R5)에 대한값을 이러한 등식에 대입시키면,
Vref= VCC(R5/(R4 + R5))
= Vcc (5㏁/(1㏁ + 5㏁))
= 0.833 Vcc
가 된다. 따라서, Vref는 Vcc 의 85 %와 대략 동일하다.
트랜지스터 (MP1) 의 VTeff가 연산증폭기 (OP2) 에 의해 " 간접적으로 " VTdes로 조정되어 VR5및 VR6가 동일해지게 한다라고 말할수 있다. VTeff의 현재값이 VTdes보다 큰 경우, Vmon은 Vref보다 작다. 연산증폭기 (OP2) 는 음(-) 의 조정 전압신호 ( Vadj) 를 발생시키고 이를 트랜지스터 (MP1) 의 몸체에 인가시킨다. 음 (-) 의 Vadj는, VTeff가 감소되게 하는 양 (+) 의 VSB를 형성한다. 그 반면에, VTeff의 현재값이 VTdes보다 작은 경우, Vmon은 Vref보다 크다. 연산증폭기 (OP2) 는 양 (+) 의 조정 전압 신호 ( Vadj)를 발생시키고 이를 트랜지스터 (MP1) 의 몸체에 인가시킨다. 양 (+) 의 Vadj는 VTeff가 증가되게 하는 음 (-) 의 VSB를 형성한다.
장치 (20) 및 장치 (30) 사이의 또다른 차이점은 Vcc 및 Vsx 라기 보다는 오히려 동작에 대해 공급전압 ( Vpp, Vss ) 을 필요로 한다는 점이다. 공급전압 (Vpp ) 은 Vcc 보다 큰 전위를 지닌다. 연산증폭기 (OP2) 는 음 (-) 의 VSB를 형성하기 위하여 Vcc 보다 큰 전위를 지니는 공급 전압을 필요로 한다. 이러한 필요성은 Vcc 에 접속되어 있는 트랜지스터 (MP1)의 소오스의 결과이다.
음 (-)의 VSB를 형성하기 위하여, Vcc 보다 큰 전위를 지니는 양 (+) 의 Vadj는 트랜지스터 (MP1)의 몸체에 인가되어야 한다. 연산증폭기 (OP2)가 그러한 양 (+)의 Vadj를 발생시키기위하여, 연산증폭기 (OP2)에는 이러한 전위, 즉, Vpp 를 지니는 공급 전압이 공급되어야 한다. 공급전압 ( Vpp ) 은 표준 전하 펌프 바이어스 발생기에 의해 발생될 수 있다.
제 3 도에 도시된 본 발명의 실시예를 요약하면, 한계 전압 조정장치 (30)의 동작은 한계 전압 조정장치 (20)의 동작과 유사하지만, 약간의 차이점이 있다. p - 채널 트랜지스터(MP1) 의 반대 극성때문에, 소오스는 대개 Vcc 에 결속되어 있다. 트랜지스터 (MP1)의 배향을 수용하기 위하여, Vmon이 결국 Vcc 와 VTeff사이의 차와 동일하도록 단순히 VTdes보다는 오히려 Vcc 와 VTdes사이의 차와 동일하여야 한다.
제 4 도는 제조공정 변동 및 불일치에 관한 문제점을 극복하는데 사용되는 본 발명의 한 실시예를 예시한 것이다. 한계 전압 조정장치(40)는 수백개 또는 수천개의 n - 채널 MOS 트랜지스터 (42) 의 VTeff를 조정하는데 사용된다.
본원의 분석을 위하여, 공급전압( Vcc )이 특정화된 값으로부터 상당히 변화하지 않는다고 가정된다. 상기에 설명된 바와같이, VT가 제조공정시 정확하게 세트될수 없는 경우, 비록 공급전압 ( Vcc )이 특정화된 값으로부터 변화하지 않더라도, 온상태로 스위칭하기 위한 트랜지스터의 무능력 또는 전류 누설이 생길수 있다. 바꾸어 말하면, VT가 사양의 낮은 부분에서 나타나는 경우, 전류 누설이 문제일 수 있으며, VT가 사양의 높은 부분에서 나타나는 경우, VGS는 VT에 도달할 수 없다.
대개, 장치 (40) 는 트랜지스터 (MN2) 의 VTeff를 끊임없이 감시하고 특정화된 VT에 보다 근접한 값으로 VTeff를 동적으로 조정함으로써 이들 문제점을 극복한다. VTeff가 특정화된 VT에 보다 근접하게 함으로써, 트랜지스터 성능이 개선된다. 더군다나, 다른 제조공정 사양은 성능을 부가적으로 개선시키도록 수정될 수 있다. 예를들면, 보다 완벽하게 제어된 VTeff때문에, 실효 채널길이 ( Leff)는 보다 높은 평균 구동 전류를 허용하도록 감소될 수 있다.
제 2 도의 장치 (20)와 제 4도의 장치 (40)사이의 유일한 차이점은 저항(R2) 이 다이오드 (D1) 로 대체된다는 점이다. 그 이외에는 두장치 (20, 40) 의 동작이 동일하다. 따라서, 장치 (40)에 있어서, Vref 는 저항 (R2) 대신에 다이오드 (D1) 양단의 전압과 동일하다. 트랜지스터 (MN2) 가 n - 채널 트랜지스터이기 때문에, Vref는 VTdes와 동일하다. 그러므로, VTdes는 다이오드(D1) 양단의 전압과 동일하다.
다이오드 양단의 전압이 CMOS 논리 회로에서 사용되는 MOS 트랜지스터에 대한 바람직한 VT와 유사하다고 생각된다. 그러나, 다이오드는 VTdes를 세트시키는데사용될수 있는 회로요소 또는 회로요소들의 바로 한 예이다라는 점을 잘 이해하여야 한다. 또한 장치가 실리콘에서 구현되는 경우, 다이오드 접속형 바이폴라 트랜지스터가 다이오드 (D1) 로서 사용될 수 있다는 점도 잘 이해하여야 한다.
다이오드양단의 전압이 비교적 일정한 상태이기 때문에, VTdes, 즉, VD1은 Vcc 에서의 변동이 있는 경우에도 조차 비교적 일정한 상태이라는 점에 유념해야 한다.
제 5 도는 제조공정 변동 및 불일치에 관한 문제점을 극복하는데 사용되는 본 발명의 또다른 실시예를 예시한 것이다. 한계 전압 조정장치 (50) 는 수백개 또는 수천개의 p - 채널 MOS 트랜지스터 (52) 의 VTeff를 조정하는데 사용된다.
제 5 도에 도시된 장치 (50)의 구성 및 동작은 저항 (R4) 대신에 다이오드(D2) 를 사용하는 것을 제외하고는, 제 3 도에 도시된 장치 (30) 와 동일하다. 따라서, 장치 (50)는 p - 채널 트랜지스터 (MP2) 의 VTeff가 다이오드 (D2) 양단의 전압(VD2) 로 조정되게 한다.
본 발명의 또다른 태양은 MOS 트랜지스터의 VTeff를 VTdes로 조정하는 방법이다. 우선, n - 채널 트랜지스터의 경우에, 제 1 전압신호는 바람직한 실효한계 전압과 대략적으로 동일한 전압을 지니도록 발생된다. p - 채널 트랜지스터의 경우에, 제 1 전압 신호는 공급 전압 및 바람직한 실효 한계 전압 사이의 차와 대략적으로 동일한 전압을 지닌다. 다음에, MOS 트랜지스터의 실효 한계 전압이 측정된다.
측정된 실효 한계 전압과 대략적으로 동일한 전압을 지니는 제 2 전압 신호는 그후에 발생된다. p - 채널 트랜지스터의 경우에, 제 2 전압신호는 공급전압 및 측정된 실효 한계 전압 사이의 차와 대략적으로 동일하다. 제 1 전압 신호는 그후에 제 2 전압신호와 비교된다. MOS 트랜지스터의 실효 한계 전압은 제 2 전압신호가 제 1 전압신호와 실질적으로 동일하도록 조정된다. 대개, 실효 한계 전압은 MOS 트랜지스터의 소오스 - 몸체 전압 전위를 변화시킴으로써 조정된다.
본원에 기술된 본 발명의 실시예에 대한 여러 변형예는 본 발명을 실시하는데 사용될수 있다는 점을 이해하여야 한다. 첨부된 청구범위는 본 발명의 범위를 한정하며 이들 청구범위에 내재하는 구조 및 방법 그리고 그들의 등가 범위는 본 발명의 범위에 포함되고자 의도한 것이다.

Claims (39)

  1. MOS 트랜지스터의 실효 한계 전압 조정 장치에 있어서,
    제 1 전압신호를 발생시키는 기준 전압 발생회로;
    상기 MOS 트랜지스터의 게이트 및 소오스 간에 측정된 게이트 - 소오스 전압의 변화를 측정하고, 상기 게이트 - 소오스 전압과 선형 수학적 관계를 가지는 제 2 전압 신호를 발생시키는 MOS 트랜지스터를 포함하는 한계 전압 감시 회로; 및
    상기 제 1 전압 신호를 상기 제 2 전압 신호에 비교하고, 상기 제 1 전압 신호가 상기 제 2 전압 신호와 실질적으로 동일하도록 MOS 트랜지스터의 실효 한계 전압을 조정하는 피드백 회로를 포함하는 것을 특징으로 하는 MOS 트랜지스터의 실효 한계 전압 조정 장치.
  2. 제 1 항에 있어서, 상기 제 1 전압신호는 공급전압의 제 1 의 일부분과 동일한 전압을 지니며, 상기 제 2 전압 신호는 공급전압의 제 2 의 일부분과 동일한 전압을 지니는 MOS 트랜지스터의 실효 한계 전압 조정 장치.
  3. 제 1항에 있어서, 상기 기준전압 발생회로는 공급전압 및 상기 공급전압보다 낮은 전위를 지니는 노드 사이에 접속된 전압 분할기 회로를 포함하는 MOS 트랜지스터의 실효한계 전압 조정 장치.
  4. 제 3 항에 있어서, 상기 전압 분할기 회로는 2개의 직렬 접속저항을 포함하고, 상기 제 1 전압신호는 상기 2 개의 저항이 서로 접속되어 있는 노드에서 발생되는 MOS 트랜지스터의 실효 한계 전압 조정 장치.
  5. 제 3항에 있어서, 상기 전압 분할기 회로는 다이오드 및 상기 다이오드와 직렬로 접속된 저항을 포함하고, 상기 제 1 전압 신호는 상기 다이오드가 상기 저항에 접속되어 있는 노드에서 발생되는 MOS 트랜지스터의 실효한계 전압조정 장치.
  6. 제 1 항에 있어서, 상기 한계 전압 감시회로는 MOS 트랜지스터의 드레인과 직렬로 접속된 저항을 포함하고, 상기 MOS 트랜지스터는 드레인에 접속된 게이트를 지니는 MOS 트랜지스터의 실효 한계 전압 조정장치.
  7. 제 6 항에 있어서, 상기 직렬 접속 MOS 트랜지스터 및 상기 저항은 공급전압 및 상기 공급전압보다 낮은 전위를 지니는 노드 사이에 접속되어 있으며, 상기 제 2 전압신호는 MOS 트랜지스터의 드레인에서 발생되는 MOS 트랜지스터의 실효 한계 전압 조정장치.
  8. 제 7 항에 있어서, 상기 MOS 트랜지스터는 n - 채널 MOS 트랜지스터인 MOS 트랜지스터의 실효 한계 전압 조정 장치.
  9. 제 7 항에 있어서, 상기 MOS 트랜지스터는 p - 채널 MOS 트랜지스터인 MOS 트랜지스터의 실효 한계 전압 조정 장치.
  10. 제 1 항에 있어서, 상기 피드백 회로는 반전 입력에서는 상기 제 1 전압 신호를, 그리고 비반전 입력에서는 상기 제 2 전압 신호를 수신하는 연산증폭기를 포함하며, 상기 연산증폭기의 출력은 MOS 트랜지스터의 실효 한계 전압을 조정하는데 사용되는 MOS 트랜지스터의 실효 한계 전압 조정 장치.
  11. 제 10 항에 있어서, 상기 연산증폭기의 출력은 MOS 트랜지스터의 몸체에 접속되어 있는 MOS 트랜지스터의 실효 한계 전압 조정 장치.
  12. 제 1 항에 있어서, 상기 피드백 회로는 복수개의 MOS 트랜지스터 각각의 실효 한계 전압을 조정하는데 사용되는 MOS 트랜지스터의 실효한계 전압조정 장치.
  13. 제 12 항에 있어서, 상기 복수개의 MOS 트랜지스터 각각의 소오스 - 몸체 전압 전위는 상기 피드백 회로에 의해 조정되는 MOS 트랜지스터의 실효 한계 전압 조정 장치.
  14. 바람직한 실효 한계 전압과 대략적으로 동일한 전압을 지니는 제 1 전압 신호를 발생시키는 기준 전압 발생회로.
    MOS 트랜지스터의 실효 한계 전압을 측정하고 상기 측정된 MOS 트랜지스터의 실효 한계 전압과 대략적으로 동일한 전압을 지니는 제 2 전압 신호를 발생시키는 MOS 트랜지스터를 포함하는 한계 전압 감시 회로, 및
    상기 제 2 전압신호와 상기 제 1 전압신호를 비교하고, 상기 제 2 전압신호가 상기 제 1 전압신호와 실질적으로 동일하도록 상기 MOS 트랜지스터의 실효한계 전압을 조정하는 피드백 회로를 포함하는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  15. 제 14 항에 있어서, 상기 기준 전압 발생회로는 공급 전압 및 상기 공급전압보다 낮은 전위를 지니는 노드 사이에 접속된 2 개의 직렬 접속 저항을 포함하고, 상기 제 1 전압 신호는 상기 2개의 저항이 서로 접속되어 있는 노드에서 발생되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  16. 제 14 항에 있어서, 상기 기준 전압 발생회로는 다이오드 및 상기 다이오드와 직렬로 접속된 저항을 포함하고, 상기 직렬 접속 저항 및 다이오드는 공급 전압 및 상기 공급 전압보다 낮은 전위를 지니는 노드 사이에 접속되어 있으며, 상기 제 1 전압 신호는 상기 다이오드가 상기 저항에 접속되어 있는 노드에서 발생되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  17. 제 14 항에 있어서, 상기 한계 전압 감시회로는 상기 MOS 트랜지스터의 드레인에 접속된 한 단자 및 공급 전압에 접속된 타단자를 지니는 저항을 포함하고, 상기 MOS 트랜지스터는 드레인에 접속된 게이트 및 상기 공급전압보다 낮은 전위를 지니는 노드에 접속된 소오스를 지니며, 상기 제 2 전압 신호는 상기 MOS 트랜지스터의 드레인에서 발생되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  18. 제 17 항에 있어서, 상기 MOS 트랜지스터는 n - 채널 MOS 트랜지스터인, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  19. 제 14 항에 있어서, 상기 피드백 회로는 반전 입력에서는 상기 제 1 전압 신호를, 그리고 비반전 입력에서는 상기 제 2 전압 신호를 수신하는 연산증폭기를 포함하고, 상기 연산증폭기의 출력은 상기 MOS 트랜지스터의 실효 한계 전압을 조정하는데 사용되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  20. 제 19 항에 있어서, 상기 연산증폭기의 출력은 상기 MOS 트랜지스터의 몸체에 접속되어 있는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  21. 제 14 항에 있어서, 상기 바람직한 실효 한계 전압은 공급전압의 15 % 와 대략적으로 동일한, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  22. 제 14항에 있어서 상기 피드백 회로는 복수개의 MOS 트랜지스터 각각의 실효 한계 전압을 조정하는데 사용되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  23. 제 22 항에 있어서, 상기 복수개의 MOS 트랜지스터 각각의 소오스 - 몸체 전압 전위는 상기 피드백 회로에 의해 조정되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  24. 공급 전압 및 바람직한 실효 한계 전압 사이의 차와 대략적으로 동일한 전압을 지니는 제 1 전압신호를 발생시키는 기준 전압 발생회로.
    MOS 트랜지스터의 실효 한계 전압을 측정하고 상기 공급 전압 및 상기 측정된 MOS 트랜지스터의 실효 한계 전압 사이의 차와 대략적으로 동일한 전압을 지니는 제 2 전압 신호를 발생시키는 MOS 트랜지스터를 포함하는 한계 전압 감시회로, 및
    상기 제 2 전압신호와 상기 제 1 전압신호를 비교하고 상기 제 2 전압신호가 상기 제 1 전압신호와 실질적으로 동일하도록 상기 MOS 트랜지스터의 실효 한계 전압을 조정하는 피드백 회로
    를 포함하는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효한계 전압으로 조정하는 장치.
  25. 제 24 항에 있어서, 상기 기준 전압 발생회로는 상기 공급전압 및 상기 공급전압보다 낮은 전위를 지니는 노드 사이에 접속된 2 개의 직렬 접속 저항을 포함하고, 상기 제 1 전압신호는 상기 2개의 저항이 서로 접속되어 있는 노드에서 발생되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  26. 제 24 항에 있어서, 상기 기준 전압 발생회로는 다이오드 및 상기 다이오드와 직렬로 접속된 저항을 포함하고, 상기 직렬 접속 저항 및 다이오드는 상기 공급전압 및 상기 공급전압보다 낮은 전위를 지니는 노드 사이에 접속되어 있으며, 상기 제 1 전압 신호는 상기 다이오드가 상기 저항에 접속되어 있는 노드에서 발생되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  27. 제 24 항에 있어서, 상기 한계 전압 감시회로는 상기 MOS 트랜지스터의 드레인에 접속된 한 단자를 지니는 저항을 포함하고, 상기 MOS 트랜지스터는 드레인에 접속된 게이트 및 상기 공급 전압에 접속된 소오스를 지니며, 상기 저항의 타단자는 상기 공급전압보다 낮은 전위를 지니는 노드에 접속되어 있고, 상기 제 2 전압 신호는 상기 MOS 트랜지스터의 드레인에서 발생되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  28. 제 27 항에 있어서, 상기 MOS 트랜지스터는 p - 채널 MOS 트랜지스터인, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  29. 제 24 항에 있어서, 상기 피드백 회로는 반전 입력에서는 상기 제 1 전압신호를, 그리고 비반전 입력에서는 상기 제 2 전압신호를 수신하는 연산증폭기를 포함하고, 상기 연산증폭기의 출력은 상기 MOS 트랜지스터의 실효 한계전압을 조정하는데 사용되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  30. 제 29 항에 있어서, 상기 연산증폭기의 출력은 상기 MOS 트랜지스터의 몸체에 접속되어 있는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  31. 제 24 항에 있어서, 상기 바람직한 실효 한계 전압은 상기 공급전압의 15 % 와 대략적으로 동일한, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  32. 제 24 항에 있어서, 상기 피드백 회로는 복수개의 MOS 트랜지스터 각각의 실효 한계 전압을 조정하는데 사용되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  33. 제 32 항에 있어서, 상기 복수개의 MOS 트랜지스터 각각의 소오스 - 몸체 전압 전위는 상기 피드백 회로에 의해 조정되는, MOS 트랜지스터의 실효 한계전압을 바람직한 실효 한계 전압으로 조정하는 장치.
  34. 바람직한 실효 한계 전압과 대략적으로 동일한 전압을 지니는 제 1 전압 신호를 발생시키는 단계.
    MOS 트랜지스터의 실효 한계 전압을 측정하는 단계,
    상기 측정된 MOS 트랜지스터의 실효 한계 전압과 대략적으로 동일한 전압을 지니는 제 2 전압신호를 발생시키는 단계,
    상기 제 2 전압신호와 상기 제 1 전압신호를 비교하는 단계, 및
    상기 제 2 전압신호가 상기 제 1 전압신호와 실질적으로 동일하도록 상기 MOS 트랜지스터의 실효 한계 전압을 조정하는 단계
    를 포함하는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 방법.
  35. 제 34 항에 있어서, 상기 조정단계는 상기 MOS 트랜지스터의 소오스 - 몸체 전압전위를 변화시킴으로써 달성되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 방법.
  36. 제 34 항에 있어서, 상기 조정단계는 복수개의 MOS 트랜지스터의 실효 한계 전압을 조정하는 단계를 부가적으로 포함하는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 방법.
  37. 공급전압 및 바람직한 실효 한계 전압 사이의 차와 대략적으로 동일한 전압을 지니는 제 1 전압신호를 발생시키는 단계,
    MOS 트랜지스터의 실효 한계 전압을 측정하는 단계,
    상기 공급전압 및 상기 측정된 MOS 트랜지스터의 실효 한계 전압 사이의 차와 대략적으로 동일한 전압을 지니는 제 2 전압 신호를 발생시키는 단계,
    상기 제 2 전압신호와 상기 제 1 전압신호를 비교하는 단계, 및
    상기 제 2 전압신호가 상기 제 1 전압신호와 실질적으로 동일하도록 상기 MOS 트랜지스터의 실효 한계 전압을 조정하는 단계
    를 포함하는 MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 방법.
  38. 제 37 항에 있어서, 상기 조정단계는 상기 MOS 트랜지스터의 소오스 - 몸체전압전위를 변화시킴으로써 달성되는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 방법.
  39. 제 37 항에 있어서, 상기 조정단계는 복수개의 MOS 트랜지스터의 실효한계 전압을 조정하는 단계를 부가적으로 포함하는, MOS 트랜지스터의 실효 한계 전압을 바람직한 실효 한계 전압으로 조정하는 방법.
KR1019950704337A 1993-04-05 1994-04-04 Mos트랜지스터의한계전압을조정하는장치및방법 KR100314892B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/042725 1993-04-05
US08/042,725 1993-04-05
US08/042,725 US5397934A (en) 1993-04-05 1993-04-05 Apparatus and method for adjusting the threshold voltage of MOS transistors
PCT/US1994/003655 WO1994023353A1 (en) 1993-04-05 1994-04-04 Apparatus and method for adjusting the threshold voltage of mos transistors

Publications (2)

Publication Number Publication Date
KR960702637A KR960702637A (ko) 1996-04-27
KR100314892B1 true KR100314892B1 (ko) 2002-02-28

Family

ID=21923429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704337A KR100314892B1 (ko) 1993-04-05 1994-04-04 Mos트랜지스터의한계전압을조정하는장치및방법

Country Status (7)

Country Link
US (1) US5397934A (ko)
EP (1) EP0704072B1 (ko)
JP (2) JPH08508600A (ko)
KR (1) KR100314892B1 (ko)
DE (1) DE69408320T2 (ko)
TW (1) TW238424B (ko)
WO (1) WO1994023353A1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110262B2 (ja) * 1993-11-15 2000-11-20 松下電器産業株式会社 半導体装置及び半導体装置のオペレーティング方法
JP2874583B2 (ja) * 1995-02-10 1999-03-24 日本電気株式会社 半導体装置の入力保護回路
JP3109560B2 (ja) * 1995-02-10 2000-11-20 日本電気株式会社 ばらつき補償技術による半導体集積回路
FR2734378B1 (fr) * 1995-05-17 1997-07-04 Suisse Electronique Microtech Circuit integre dans lequel certains composants fonctionnels sont amenes a travailler avec une meme caracteristique de fonctionnement
US5760631A (en) * 1996-04-24 1998-06-02 Winbond Electronics Corp. Protection circuit for a CMOS integrated circuit
JPH09293789A (ja) * 1996-04-24 1997-11-11 Mitsubishi Electric Corp 半導体集積回路
US5939934A (en) * 1996-12-03 1999-08-17 Stmicroelectronics, Inc. Integrated circuit passively biasing transistor effective threshold voltage and related methods
US5883544A (en) * 1996-12-03 1999-03-16 Stmicroelectronics, Inc. Integrated circuit actively biasing the threshold voltage of transistors and related methods
US5834966A (en) * 1996-12-08 1998-11-10 Stmicroelectronics, Inc. Integrated circuit sensing and digitally biasing the threshold voltage of transistors and related methods
US5929695A (en) * 1997-06-02 1999-07-27 Stmicroelectronics, Inc. Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods
US6091283A (en) * 1998-02-24 2000-07-18 Sun Microsystems, Inc. Sub-threshold leakage tuning circuit
JP3164060B2 (ja) * 1998-05-13 2001-05-08 日本電気株式会社 閾値測定機能を備える半導体集積回路
DE19911463C1 (de) * 1999-03-15 2001-02-08 Siemens Ag Leseverstärkeranordnung mit Feldeffekttransistor mit kurzer Kanallänge und einstellbarer Einsatzspannung
DE19950543C1 (de) * 1999-10-20 2000-11-23 Infineon Technologies Ag Integrierte Schaltung mit Regelung der Einsatzspannungen ihrer Transistoren
US6281731B1 (en) 1999-10-27 2001-08-28 International Business Machines Corporation Control of hysteresis characteristic within a CMOS differential receiver
JP2001306165A (ja) * 2000-04-18 2001-11-02 Seiko Instruments Inc 電圧検出回路
US6252806B1 (en) * 2000-05-26 2001-06-26 International Business Machines Corporation Multi-generator, partial array Vt tracking system to improve array retention time
KR100494346B1 (ko) * 2000-10-09 2005-06-13 주식회사 하이닉스반도체 자동 트리밍 기준 전압 발생기
US6487701B1 (en) 2000-11-13 2002-11-26 International Business Machines Corporation System and method for AC performance tuning by thereshold voltage shifting in tubbed semiconductor technology
US6429726B1 (en) * 2001-03-27 2002-08-06 Intel Corporation Robust forward body bias generation circuit with digital trimming for DC power supply variation
US6605981B2 (en) 2001-04-26 2003-08-12 International Business Machines Corporation Apparatus for biasing ultra-low voltage logic circuits
US6518827B1 (en) * 2001-07-27 2003-02-11 International Business Machines Corporation Sense amplifier threshold compensation
US6859102B2 (en) * 2001-09-27 2005-02-22 Powerq Technologies, Inc. Amplifier circuit and method
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6731157B2 (en) * 2002-01-15 2004-05-04 Honeywell International Inc. Adaptive threshold voltage control with positive body bias for N and P-channel transistors
WO2004015867A1 (en) * 2002-08-08 2004-02-19 Koninklijke Philips Electronics N.V. Circuit and method for controlling the threshold voltage of transistors
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
JP3838655B2 (ja) * 2003-02-25 2006-10-25 松下電器産業株式会社 半導体集積回路
JP4221274B2 (ja) * 2003-10-31 2009-02-12 株式会社東芝 半導体集積回路および電源電圧・基板バイアス制御回路
JP2005166698A (ja) * 2003-11-28 2005-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路
US7236045B2 (en) * 2005-01-21 2007-06-26 Intel Corporation Bias generator for body bias
FR2890239B1 (fr) 2005-08-31 2008-02-01 St Microelectronics Crolles 2 Compensation des derives electriques de transistors mos
US20080122519A1 (en) * 2006-06-12 2008-05-29 Nowak Edward J Method and circuits for regulating threshold voltage in transistor devices
JP2008059680A (ja) * 2006-08-31 2008-03-13 Hitachi Ltd 半導体装置
US7667527B2 (en) * 2006-11-20 2010-02-23 International Business Machines Corporation Circuit to compensate threshold voltage variation due to process variation
US7545161B2 (en) * 2007-08-02 2009-06-09 International Business Machines Corporation Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes
US20090167420A1 (en) * 2007-12-28 2009-07-02 International Business Machines Corporation Design structure for regulating threshold voltage in transistor devices
JP5649793B2 (ja) * 2009-03-30 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5599983B2 (ja) 2009-03-30 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7994846B2 (en) * 2009-05-14 2011-08-09 International Business Machines Corporation Method and mechanism to reduce current variation in a current reference branch circuit
US8552795B2 (en) * 2009-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bias control circuit for system on chip
US8416011B2 (en) * 2010-11-08 2013-04-09 Lsi Corporation Circuit and method for generating body bias voltage for an integrated circuit
TWI487232B (zh) * 2011-09-13 2015-06-01 Fsp Technology Inc 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
EP2965427A1 (en) * 2013-03-07 2016-01-13 Stichting IMEC Nederland Circuit and method for detection and compensation of transistor mismatch
KR20160132405A (ko) * 2014-03-12 2016-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN106712754B (zh) * 2015-08-04 2023-10-20 意法半导体研发(深圳)有限公司 用于mos的自适应本体偏置的动态阈值发生器
JP2017224978A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体装置
EP3488527A1 (en) 2016-07-22 2019-05-29 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Compensation device for compensating pvt variations of an analog and/or digital circuit
TWI829663B (zh) 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
JPS54148492A (en) * 1978-05-15 1979-11-20 Nec Corp Integrated circuit
US4323846A (en) * 1979-06-21 1982-04-06 Rockwell International Corporation Radiation hardened MOS voltage generator circuit
JPS5672530A (en) * 1979-11-19 1981-06-16 Nec Corp Semiconductor circuit
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
JPS60143012A (ja) * 1984-10-24 1985-07-29 Hitachi Ltd 半導体集積回路装置
US4970413A (en) * 1987-10-28 1990-11-13 Gigabit Logic VBB-feedback threshold compensation
JP2809768B2 (ja) * 1989-11-30 1998-10-15 株式会社東芝 基準電位発生回路

Also Published As

Publication number Publication date
US5397934A (en) 1995-03-14
EP0704072A1 (en) 1996-04-03
WO1994023353A1 (en) 1994-10-13
TW238424B (ko) 1995-01-11
JPH08508600A (ja) 1996-09-10
JP2006319372A (ja) 2006-11-24
EP0704072B1 (en) 1998-01-28
DE69408320D1 (de) 1998-03-05
KR960702637A (ko) 1996-04-27
DE69408320T2 (de) 1998-08-27

Similar Documents

Publication Publication Date Title
KR100314892B1 (ko) Mos트랜지스터의한계전압을조정하는장치및방법
KR101012566B1 (ko) 전압 레귤레이터
US6791396B2 (en) Stack element circuit
KR100322527B1 (ko) 밴드갭 전압기준회로
US7479822B2 (en) Current drive circuit reducing VDS dependency
US6956429B1 (en) Low dropout regulator using gate modulated diode
US6989692B1 (en) Substrate-sensing voltage sensor for voltage comparator with voltage-to-current converters for both reference and input voltages
US5990671A (en) Constant power voltage generator with current mirror amplifier optimized by level shifters
US7599416B2 (en) Laser diode driving circuit
US5672993A (en) CMOS current mirror
US6388507B1 (en) Voltage to current converter with variation-free MOS resistor
US6586919B2 (en) Voltage-current converter
US6060871A (en) Stable voltage regulator having first-order and second-order output voltage compensation
US20050189954A1 (en) Method for optimizing the accuracy of an electronic circuit
US7091712B2 (en) Circuit for performing voltage regulation
US20230185321A1 (en) Current-monitor circuit for voltage regulator in system-on-chip
KR19990055505A (ko) 백바이어스 전압레벨 검출기
US11695406B2 (en) Overcurrent protection circuit and load driving device
KR20030057884A (ko) 저전압 검출기
US20010005129A1 (en) Voltage regulator with a ballast transistor and current limiter
US7834609B2 (en) Semiconductor device with compensation current
WO1998032062A1 (en) Device and method for determining the size of a current
EP0971280A1 (en) Voltage regulator and method of regulating voltage
US20150145538A1 (en) Circuits and methods for measuring a current
US6262592B1 (en) Voltage adjusting circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 13

EXPY Expiration of term